JPH04109643A - Tab回路の製造方法 - Google Patents
Tab回路の製造方法Info
- Publication number
- JPH04109643A JPH04109643A JP2411543A JP41154390A JPH04109643A JP H04109643 A JPH04109643 A JP H04109643A JP 2411543 A JP2411543 A JP 2411543A JP 41154390 A JP41154390 A JP 41154390A JP H04109643 A JPH04109643 A JP H04109643A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conductive
- trace
- electroplating
- conductive part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 45
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000009713 electroplating Methods 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000012360 testing method Methods 0.000 abstract description 31
- 238000007747 plating Methods 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000011888 foil Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000009972 noncorrosive effect Effects 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 244000228957 Ferula foetida Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
[0001]
本発明は、一般にテープキャリアボンディング(TAB
)回路に関し、特にめっきされた製品を試験するための
方法を備えるTAB回路の金属めっきのための方法に関
するものである。 [0002]
)回路に関し、特にめっきされた製品を試験するための
方法を備えるTAB回路の金属めっきのための方法に関
するものである。 [0002]
新規で高度なマイクロエレクトロニクス・デバイスの急
速な発展により、改良された回路取付構造に対応するニ
ーズが生じている。現在使用されている回路取付構造の
1つのタイプは、テープキャリアボンディング回路(t
ape automated b。 nded circuit)と呼ばれ、一般に1−TA
B J回路として知られている。 、[0003] TAB回路は、1960年代半ばにはじめて研究開発さ
れた。1984年11月の「Hybrid’ C1rc
uit TechnologyJの15〜21頁に記載
されたように、(”The Ba5ics of Ta
peAutomated Bonding”) 、TA
B回路は、典型的には、大きなリール上に保持される薄
膜キャリヤ・テープを用いることにより構Ii、される
。テープは、8〜70mmの様々な幅を有し、その厚さ
は約5m1lsである。個別の回路パッケージを形成す
るために用いられるテープ各部の長さは、製造する回路
形式に依存し、選択的に多様である。テープは、ポリイ
ミド、および/またはエポキシ・ガラス化合物(epo
xy−glass composition)などの様
々な異なる誘電体物質より製造することができる。ポリ
イミドは、高い機械的強度を有し、比較的高い温度に耐
えることができ、銅と同様な大きな線形膨張係数を有す
ることから好適である。また、吸湿(moisture
absorption)係数も比較的小さい(約3%
)。 [0004] TAB回路を構成するために数多くの方法が用いられて
いる。ある方法(「三層プロセス」として知られている
)では、既知の接着剤を用いてテープにボンディングさ
れる、銅または銅合金より製造されることが好ましい薄
い導電箔(thin、 c。 ncJuctive foil)の使用を伴う。この箔
は、好適な実施例では約1.4m1lsの厚さである。 加えて、化学的エツチングまたはパンチおよびダイス・
アセンブリの使用時を含む他の従来の手段により、各部
の中心またはテープの「フレーム」に開口部またはウィ
ンドウを物理的に形成する。箔は、次にエツチングされ
、ウィンドウまで伸びるビーム型内部リード線を有する
導電性プリント回路パターンを生成する。 [0005] 別の製造方法は、一般に「二層プロセス」として知られ
ており、金属(例えば、銅)のベース層が、テープに直
接スパッタリングされるかそうでなければテープ上に蒸
着される。次に金属(銅等)の無電解浴にテープ支持体
をくぐらせ、支持体表面と第1金属層上に超薄膜の金属
層とディポシットサせる。前述のウィンドウの形成液に
、金属の上側層をフォトレジストの薄層で覆い、そして
、イメージ形成及び現像され、金属パターンを露出させ
る。パターン化された支持体を、電解浴の中に通し、そ
こで露出金属パターンに金属層をさらにめっきする。1
984年12月のJElectronic Packa
ging and Production Jの第34
〜30頁に記載されるように、レジスト材料を与え、続
いてエツチングを行なうことにより完成品が製造される
。 [0006] すでに述べたように、回路パターンを形成するために使
用する金属は、通常、銅または銅合金を必要とする。こ
の材料は腐食する傾向があり、回路の動作特性に悪影響
を及ぼすことがある。表面腐食を防止するために、回路
パターンに通常非腐食性金属(例えば、金、パラジウム
、および/またはロジウム等)がめっきされる。好適な
実施例では、非腐食性金属を回路パターンに電気めっき
する。電気めっきは従来からのプロセスで、これは一般
に回路を金属溶液の浴の中に浸してから、回路に電流を
通すことにより遠戚される。回路に電流を印加すると同
時に、逆電荷の電流を金属溶液に印加する。その結果、
溶液からの金属が回路にめっきされる。すでに述べたよ
うに、電流を回路に印加することができるように、すべ
ての回路トレースをショートして、完全なめっきを施す
ことが重要である。 [0007] めっき後、選択した電子デバイス(例、IC)をウィン
ドウの中に配置させ、回路の内部リード線をデバイス上
の接点領域にボンディングすることにより固定させる。 [00081 しかし、生産プロセス中のできるだけ早い段階に、TA
B回路を2つのパラメータについて試験しなければなら
ない。これらは、1)電気的オープン(open)、お
よび2)電気的ショー) (short)である。電気
的オープン試5験では、各回路トレースの一方の端部か
ら他端部に連続した導電経路があるがどうかを決定する
。電気的ショート試、験では、互いにショートした2つ
以上のトレースがあるがどぅがを決定する。電気的ショ
ートは、前述のトレース画定プロセス(trace”e
fi n i ngprocess)中に起こることが
ある。特に、2つ以上のトレース間に金属のブリッジが
残っている場合に、ショートが起こる。 [0009] しかしながら、TAB回路のオープンショート試験は、
従来から困難かつ労力のいるプロセスである。例えば、
オープン試験を行うためには、各トレースの両端部を物
理的に接触させなければならない。これには、ウィンド
ウに伸びるトレース端部を含む(例、リード線)。リー
ド線は細いし傷つき易いので、損傷を受けるおそれがあ
る(物理的変形)。その結果、オープン試、験を全て回
避するか、電子デバイスを回路に設けた後で終了させる
。電子デバイスの設置後オープンが検出されたならば、
ユニット全体(デバイスを含む)を廃棄しなければなら
ない。 [0010] ショート試験を行なうためには、電気めっき手順中にシ
ョートしたすべてのトレースはショートしないようにし
なければならない。本願明細書に述べる従来の非ショー
ト方法では、個別のTAB回路を製造プロセスで使用し
た長いストリップから外すことが要求される。これも、
時間がかかり労力を要するプロセスである[0011] 本発明は、TAB回路のトレースを電気めっきするため
の新規な改良方法を示すものである。この方法は、従来
技術のめっき方法と比べて格段の効率向上をもたらし、
前述の試験手順を非常に簡素化する。 [0012]
速な発展により、改良された回路取付構造に対応するニ
ーズが生じている。現在使用されている回路取付構造の
1つのタイプは、テープキャリアボンディング回路(t
ape automated b。 nded circuit)と呼ばれ、一般に1−TA
B J回路として知られている。 、[0003] TAB回路は、1960年代半ばにはじめて研究開発さ
れた。1984年11月の「Hybrid’ C1rc
uit TechnologyJの15〜21頁に記載
されたように、(”The Ba5ics of Ta
peAutomated Bonding”) 、TA
B回路は、典型的には、大きなリール上に保持される薄
膜キャリヤ・テープを用いることにより構Ii、される
。テープは、8〜70mmの様々な幅を有し、その厚さ
は約5m1lsである。個別の回路パッケージを形成す
るために用いられるテープ各部の長さは、製造する回路
形式に依存し、選択的に多様である。テープは、ポリイ
ミド、および/またはエポキシ・ガラス化合物(epo
xy−glass composition)などの様
々な異なる誘電体物質より製造することができる。ポリ
イミドは、高い機械的強度を有し、比較的高い温度に耐
えることができ、銅と同様な大きな線形膨張係数を有す
ることから好適である。また、吸湿(moisture
absorption)係数も比較的小さい(約3%
)。 [0004] TAB回路を構成するために数多くの方法が用いられて
いる。ある方法(「三層プロセス」として知られている
)では、既知の接着剤を用いてテープにボンディングさ
れる、銅または銅合金より製造されることが好ましい薄
い導電箔(thin、 c。 ncJuctive foil)の使用を伴う。この箔
は、好適な実施例では約1.4m1lsの厚さである。 加えて、化学的エツチングまたはパンチおよびダイス・
アセンブリの使用時を含む他の従来の手段により、各部
の中心またはテープの「フレーム」に開口部またはウィ
ンドウを物理的に形成する。箔は、次にエツチングされ
、ウィンドウまで伸びるビーム型内部リード線を有する
導電性プリント回路パターンを生成する。 [0005] 別の製造方法は、一般に「二層プロセス」として知られ
ており、金属(例えば、銅)のベース層が、テープに直
接スパッタリングされるかそうでなければテープ上に蒸
着される。次に金属(銅等)の無電解浴にテープ支持体
をくぐらせ、支持体表面と第1金属層上に超薄膜の金属
層とディポシットサせる。前述のウィンドウの形成液に
、金属の上側層をフォトレジストの薄層で覆い、そして
、イメージ形成及び現像され、金属パターンを露出させ
る。パターン化された支持体を、電解浴の中に通し、そ
こで露出金属パターンに金属層をさらにめっきする。1
984年12月のJElectronic Packa
ging and Production Jの第34
〜30頁に記載されるように、レジスト材料を与え、続
いてエツチングを行なうことにより完成品が製造される
。 [0006] すでに述べたように、回路パターンを形成するために使
用する金属は、通常、銅または銅合金を必要とする。こ
の材料は腐食する傾向があり、回路の動作特性に悪影響
を及ぼすことがある。表面腐食を防止するために、回路
パターンに通常非腐食性金属(例えば、金、パラジウム
、および/またはロジウム等)がめっきされる。好適な
実施例では、非腐食性金属を回路パターンに電気めっき
する。電気めっきは従来からのプロセスで、これは一般
に回路を金属溶液の浴の中に浸してから、回路に電流を
通すことにより遠戚される。回路に電流を印加すると同
時に、逆電荷の電流を金属溶液に印加する。その結果、
溶液からの金属が回路にめっきされる。すでに述べたよ
うに、電流を回路に印加することができるように、すべ
ての回路トレースをショートして、完全なめっきを施す
ことが重要である。 [0007] めっき後、選択した電子デバイス(例、IC)をウィン
ドウの中に配置させ、回路の内部リード線をデバイス上
の接点領域にボンディングすることにより固定させる。 [00081 しかし、生産プロセス中のできるだけ早い段階に、TA
B回路を2つのパラメータについて試験しなければなら
ない。これらは、1)電気的オープン(open)、お
よび2)電気的ショー) (short)である。電気
的オープン試5験では、各回路トレースの一方の端部か
ら他端部に連続した導電経路があるがどうかを決定する
。電気的ショート試、験では、互いにショートした2つ
以上のトレースがあるがどぅがを決定する。電気的ショ
ートは、前述のトレース画定プロセス(trace”e
fi n i ngprocess)中に起こることが
ある。特に、2つ以上のトレース間に金属のブリッジが
残っている場合に、ショートが起こる。 [0009] しかしながら、TAB回路のオープンショート試験は、
従来から困難かつ労力のいるプロセスである。例えば、
オープン試験を行うためには、各トレースの両端部を物
理的に接触させなければならない。これには、ウィンド
ウに伸びるトレース端部を含む(例、リード線)。リー
ド線は細いし傷つき易いので、損傷を受けるおそれがあ
る(物理的変形)。その結果、オープン試、験を全て回
避するか、電子デバイスを回路に設けた後で終了させる
。電子デバイスの設置後オープンが検出されたならば、
ユニット全体(デバイスを含む)を廃棄しなければなら
ない。 [0010] ショート試験を行なうためには、電気めっき手順中にシ
ョートしたすべてのトレースはショートしないようにし
なければならない。本願明細書に述べる従来の非ショー
ト方法では、個別のTAB回路を製造プロセスで使用し
た長いストリップから外すことが要求される。これも、
時間がかかり労力を要するプロセスである[0011] 本発明は、TAB回路のトレースを電気めっきするため
の新規な改良方法を示すものである。この方法は、従来
技術のめっき方法と比べて格段の効率向上をもたらし、
前述の試験手順を非常に簡素化する。 [0012]
本発明の目的は、改良TAB回路およびその回路を製造
する方法を提供することにある。 [0013] 本発明の別の目的は、改良TAB回路およびその回路を
製造するために新規で効率的な電気めっき手順を用いる
方法を提供することにある。 [0(04] 本発明の別の目的は、改良TAB回路、および非常に効
率的な方法で回路トレースを効率よく電気的にショート
サせる新規で効率的な電気めっき手順を用いるTAB回
路の製造方法を提供することにある。 [0015] 本発明のさらに別の目的は、改良TAB回路および電気
的ショートおよびオープン試験を容易に行うことが可能
なTAB該回路の製造方法を提供することにある。 [0016]
する方法を提供することにある。 [0013] 本発明の別の目的は、改良TAB回路およびその回路を
製造するために新規で効率的な電気めっき手順を用いる
方法を提供することにある。 [0(04] 本発明の別の目的は、改良TAB回路、および非常に効
率的な方法で回路トレースを効率よく電気的にショート
サせる新規で効率的な電気めっき手順を用いるTAB回
路の製造方法を提供することにある。 [0015] 本発明のさらに別の目的は、改良TAB回路および電気
的ショートおよびオープン試験を容易に行うことが可能
なTAB該回路の製造方法を提供することにある。 [0016]
本発明は、後続の回路試験を容易にするTAB回路トレ
ース・パターンのための改良電気めっき方法に関するも
のである。典型的なTAB回路は、多数の導電性トレー
スをその上に有し、各トレースは個別リード線で終端す
る支持体を含む。すべてのリード線は、支持体を介して
、内側方向に開口領域またはウィンドウにまで伸びてい
る。ウィンドウは、集積回路(IC)またはトレース・
リードに電気的に接続された他のデバイスを受は入れる
ように設計される。 [0017] 電子デバイスを取り付ける前にトレースおよびリード線
を電気めっきするためには、すべてのトレースを一緒に
ショートしなければならない。本発明では、これを達成
するためには、ウィンドウに伸びるリード線をすべて一
緒に接続する。 本発明の一実施例では、TAB回路のトレース・パター
ンを形威し、その一部はウィンドウ内に位置する導電領
域を含む。導電領域は、一体構造として1つのステップ
で形成されるので、リード線と一体形成して接続される
。電気的オープンを試験するためには、前述のように各
リード線と接触させる必要はないが、その代りにリード
線から離れた距離で導電領域と接触させることができる
。これは、リード線が損傷する可能性を最小限にする。 ショート試験を行うためには、単一の手段、好ましくは
パンチ・アセンブリまたは同様な装置を用いて、導電領
域を続いて除去する。 [0018] 他の実施例では、TAB回路のウィンドウ内に配置する
ための大きさに作った導電材料の別の部分に、リード線
を取り付ける。試験を行うためリード線を非ショートす
るには、パンチ・プレスなどを再び使用して、リード線
を導電材料部分から切断する。 [0019] 本願明細書に述べる方法は、電気めっき/試験プロセス
を容易にさせ、TAB回路設計技術の進歩を表すもので
ある。本発明のこれらおよび他の目的、特徴、および利
点については、以下の好適な実施例および添付図面で詳
述する。 [0020]
ース・パターンのための改良電気めっき方法に関するも
のである。典型的なTAB回路は、多数の導電性トレー
スをその上に有し、各トレースは個別リード線で終端す
る支持体を含む。すべてのリード線は、支持体を介して
、内側方向に開口領域またはウィンドウにまで伸びてい
る。ウィンドウは、集積回路(IC)またはトレース・
リードに電気的に接続された他のデバイスを受は入れる
ように設計される。 [0017] 電子デバイスを取り付ける前にトレースおよびリード線
を電気めっきするためには、すべてのトレースを一緒に
ショートしなければならない。本発明では、これを達成
するためには、ウィンドウに伸びるリード線をすべて一
緒に接続する。 本発明の一実施例では、TAB回路のトレース・パター
ンを形威し、その一部はウィンドウ内に位置する導電領
域を含む。導電領域は、一体構造として1つのステップ
で形成されるので、リード線と一体形成して接続される
。電気的オープンを試験するためには、前述のように各
リード線と接触させる必要はないが、その代りにリード
線から離れた距離で導電領域と接触させることができる
。これは、リード線が損傷する可能性を最小限にする。 ショート試験を行うためには、単一の手段、好ましくは
パンチ・アセンブリまたは同様な装置を用いて、導電領
域を続いて除去する。 [0018] 他の実施例では、TAB回路のウィンドウ内に配置する
ための大きさに作った導電材料の別の部分に、リード線
を取り付ける。試験を行うためリード線を非ショートす
るには、パンチ・プレスなどを再び使用して、リード線
を導電材料部分から切断する。 [0019] 本願明細書に述べる方法は、電気めっき/試験プロセス
を容易にさせ、TAB回路設計技術の進歩を表すもので
ある。本発明のこれらおよび他の目的、特徴、および利
点については、以下の好適な実施例および添付図面で詳
述する。 [0020]
本発明は、電気めっきおよびTAB回路試、験のための
改良方法に関するものである。図1に典型的なTAB回
路10を示す。TAB回路■0は、テープ支持体12を
含み、好ましくは、ポリエステル、ポリイミド、または
エポキシガラス化合物から戊る。テープ支持体12は、
その中が選択的で様々なサイズの備えるウィンドウ14
を含む。このウィンドウ14は、集積回路(IC)また
は他の電子デバイス(図示せず)を受は入れる大きさに
作られている。 [0021] テープ支持体12はまたその上にトレース・パターン1
6の形式の少なくとも1つの導電金属層を含む。トレー
ス・パターン16は、典型的には、周知の接着剤を用い
て、薄い導電金属箔を支持体12(厚さ1.4m1ls
銅等)に付着させることにより形ti、、すれる。この
箔は、次に従来の方法を用いてエツチングされ、トレー
ス・パターン16が生成される。トレース・パターン形
成については、例えば、1984年11刀の「Hybr
id C1rcuit Technology J第1
5〜21頁に詳細に記述されている。しかし、トレース
・パターン16を生成するための他の方法もあり、本願
発明では1つの特定の方法に限定されるものではない。 [0022] 図1では、トレース・パターン16は、選択的な可変量
の導電パッド20を含み、各パッド20はリード線22
に導電的に接続される。パッド20は、トレース・パタ
ーン16から戊る個々のトレースを介してリード線22
と連通している。図1に示すように、リード線22はウ
ィンドウ14の外側方向に伸びている。好適な実施例で
は、各リード線22は幅約0.01inch、約そして
0.038inchだけウィンドウニ4中に 伸長して
いるが、これらは所望の値に変更することが可能である
。リード線22は、後で行なわれるICまたは他の類似
デバイスの設置に適合している。 [0023] リード線22およびトレース・パターン16は、通常、
銅(または他の腐食性金属)より製造されるので、実質
的に不活性金属(金等)の保護コーティングを従来より
付着させている。これは一般に既知の電気めっきプロセ
スにより達成され、基本的に、選択した金属溶液の中に
トレース・パターン16を浸し、パターンに電流を印加
し、逆電荷の電流を溶液に通すことを必要とする。これ
により、溶液からの金属がトレース・パターン16にめ
っきされる。すでに述べたように、電気めっきは従来の
プロセスである。使用する実際の電流および関与する金
属溶液は、回路のサイズ、回路を形成するために使用す
る材料、回路を使用する予定の所望のアプリケーション
などの数多くの要因に従い、選択的に変更する場合があ
る。 本発明に適用可能な電気めっきの基本的方法については
、Metals and PlasticsPubl
1cations発行の「Metal Fininis
hing j (Michael Murphy−ed
itor;vol、3゜No、 IA(Jan、 98
5)及びMaGraw−Hi 11. Inc、発行の
JElectroplating:Fundament
als of]an 5urface Finishi
ng J (1978)に記載されている。したがって
、本発明は特定の電気めっき方法に限定されることもな
く、様々な周知のプロセスを用いることができる。 [0024] トレース・パターン16の電気めっきを達成するため、
個別トレースの全てヲー緒にショートし、電流がその間
を流れるようにしなければならない。図1は、従来技術
に従って、トレースをショートにするための方法を示す
。特に、バス・ストリップ30が、テープ支持体12の
一体形成部分として設けられている。バス・ストリップ
30には、導電金属(トレース・パターン16の形成に
用いられたものと同じ金属)がコーティングされ、導電
経路31を介して各パッド20と電気的に連絡されてい
る。バス・ストリップ30は、トレース・パターン16
のすべてのトレースを、電気めっきプロセスのために一
緒にショートさせることができる。 [0025] しかし、電気めっき後および選択した電子デバイスの取
付前に、回路10のオープン試験を行うため、すでに述
べたようにリード線22と接触させなければならない。 これは、しばしばリード線22の物理的変形が生じ、回
路製造のすぐ後の段階で問題をもたらす。そのため、オ
ープン試、験は、通常、デバイスをTAB回路に取り付
けるまではたいてい行わない。 [0026] ショート試験では、トレースをショートさせないために
、バス・ストリップ30を回路IOから物理的に取外さ
なければならない。これは、図1に示すように、バス・
ストリップ30を取外すこと(trimming of
f)により遠戚される。 [0027] バス・ストリップ30を使用する際、トレース・パター
ン16をバス・ストリップ30に接続するために必要な
トレース構成を達成するために、テープ支持体12を物
理的に大きくすることが要求される。また、個々のTA
B回路10は、すでに述べたように、通常に長いストリ
ップに一緒に取り付けられる。この手順は、回路10の
取扱を極めて容易にする。しかし、バス・ストリップ3
0を個別TAB回路10から取り外すためには、回路I
Oの各々を、生産効率を劣化させるストリップから分離
させなければならない問題がある。 [0028] 本発明は、TAB回路の電気的トレースをショートさせ
るための改良方法を示すものである。図2では、本発明
の一実施例が示されている。テープ支持体42、ウィン
ドウ44、およびトレース・パターン46を有する。T
AB回路40を示す。TAB回路40を形成するために
使用する材料は、1つを例外として図1のTAB回路1
0を構成するために使用する材料と同じである。これは
、ウィンドウ44部分において、トレース46の各々は
リード線50の一方の端部で終端するすべてのリード線
5oは、図2に示すようにウィンドウ44の大部分を占
める実質的に平坦な導電部60に一体形成される。リー
ド線50は、図1に示すリード線よりも長いことが望ま
しい(約10%増しの長さ)。各トレース46の他方の
端部は導電パッド59で終端する。 [0029] 好適な実施例では、導電部60は、リード線61および
導電経路62を介して、支持体42の各側に沿う細い導
電線63に接続している。この導電線63は、電気めっ
きを大量生産方式で行うことのできるように、ストリッ
プのすべての回路を一緒に導電接続するために、各回路
40の全長にわたり伸びている。 [0030] 導電部60、リード線50、導電経路62および線63
は、すべて、トレース画定プロセス中に1つの一体構造
として形ti、、すれる。例えば、トレース46を作成
するときには(エツチング箔などを用いて)、導電部6
0をウィンドウ44の範囲内に受は入れる大きさにして
、リード線50および導電部60が一体構造として形成
される。 [0031] 図2の構造では、すべてのリード線50は、導電部60
を介して、効率的にショートされ互いに導電的に連結し
ている。導電部60は、電気めっきプロセスの間ウィン
ドウ44上に位置する。これにより、迅速かつ効率的な
電気めっきのために、電流がすべてのトレース46中を
流れることができる。 [0032] トレース46の電気めっき後に、回路40をオープンお
よびショートの試1験が行なわれる。オープン試験は、
パッド59のいずれか1つから導電部60までの電気的
導通を試験することにより、各トレースに対して行われ
る。リード線50との個別の接触が要求されることはな
く、試験電流は、導電部60上のいずれかで、望ましく
は損傷を防ぐためにリード線50から離れた箇所に通す
ことができる。この手順により、全ストップ上の多数の
回路すべてを分離することなく試験することができる。 また、各回路は、電子デバイスを取り付ける前に試験す
ることができる。 [0033] ショート試験は、1つのトレースからそのすぐ隣の他の
トレースへの電気的導通の検査も伴うものである。はと
んどの場合、各トレースには左右にそれぞれ1つずつの
隣接トレースがある。1つのトレースから隣接トレース
に電流が流れる場合には、ショートが存在している。し
かし、ショートを試験するためには、導電部60(トレ
ースをショートさせるために以前に使用したもの)を除
去しなけれけばならない。除去を遠戚するためには、適
切なサイズのパンチおよびダイス・セットの使用が望ま
しい。典型的なパンチおよびダイス・セットを図4に示
す。 [0034] 特に、パンチおよびダイス・セットには、開口部72を
有する頑丈なダイス70がある。鋭い直角エツジ77の
あることが望ましいヘッド76を有するパンチ部材74
も設けられている。ヘッド76は、ダイス70の開口部
72を通過する大きさに作られている。本発明に従えば
、導電部60は、導電部60よりも物理的に大きな開口
部72(上または下)と直接アライメントされ、回路4
0がダイス70に対して置かれる。図4の実施例では、
ヘッド76を導電部60の方に押し込み、導電部60は
リード線50から切断され、開口部72から導電部60
を押し出して取り外す。このようにして、導電部60を
1つの操作で取り外すことができ、それにより迅速かつ
効率的な方法でリード線50を非ショートさせる。また
、リード線50の物理的損傷の可能性を最小限に押さえ
ストリップ形状のTAB回路において非ショート・プロ
セスを可能する。最後に、図1のバス・ストリップ30
に関与するトレース形状は要求きれないので、これまで
に述べた材料および手順の使用によりTAB回路の全サ
イズを小さくすることができる。これにより、生産コス
トが下がり、1つの保持/ディスペンシング(stor
age/dispensing) ・リール上にさらに
多くのTAB回路を置くことができる。 [0035] 本発明の別の実施例を図3に示す。図2の実施例に関し
てすでに述べたすべてのコンポーネントおよび材料は、
1つを例外として、同じである。これは、導電部60は
含まれない。電気めっきのなめにリード線50をショー
トさせるためには、導電金属(例、銅)から戒るショー
ト・パネル80を、溶接、はんだ付け、または他の周知
のプロセスにより、リード線50および61の端部に固
着させる。好ましい実施例では、パネル80はウィンド
ウ44よりも小さいので、リード線50に適切に取り付
けることができる。また、リード線50は図1に示すも
のよりもわずかに長いので(例、約10%増しの長さ)
、パネル80に関する取付および取外しが容易にできる
。試験を行うためには、すでに述べたパンチおよびダイ
ス・プロセスを用いるか、パネル80を定置に固定する
ためにはんだが用いられている場合には選択的に加熱す
ることにより、リード線を取り外すことができる。 [0036]
改良方法に関するものである。図1に典型的なTAB回
路10を示す。TAB回路■0は、テープ支持体12を
含み、好ましくは、ポリエステル、ポリイミド、または
エポキシガラス化合物から戊る。テープ支持体12は、
その中が選択的で様々なサイズの備えるウィンドウ14
を含む。このウィンドウ14は、集積回路(IC)また
は他の電子デバイス(図示せず)を受は入れる大きさに
作られている。 [0021] テープ支持体12はまたその上にトレース・パターン1
6の形式の少なくとも1つの導電金属層を含む。トレー
ス・パターン16は、典型的には、周知の接着剤を用い
て、薄い導電金属箔を支持体12(厚さ1.4m1ls
銅等)に付着させることにより形ti、、すれる。この
箔は、次に従来の方法を用いてエツチングされ、トレー
ス・パターン16が生成される。トレース・パターン形
成については、例えば、1984年11刀の「Hybr
id C1rcuit Technology J第1
5〜21頁に詳細に記述されている。しかし、トレース
・パターン16を生成するための他の方法もあり、本願
発明では1つの特定の方法に限定されるものではない。 [0022] 図1では、トレース・パターン16は、選択的な可変量
の導電パッド20を含み、各パッド20はリード線22
に導電的に接続される。パッド20は、トレース・パタ
ーン16から戊る個々のトレースを介してリード線22
と連通している。図1に示すように、リード線22はウ
ィンドウ14の外側方向に伸びている。好適な実施例で
は、各リード線22は幅約0.01inch、約そして
0.038inchだけウィンドウニ4中に 伸長して
いるが、これらは所望の値に変更することが可能である
。リード線22は、後で行なわれるICまたは他の類似
デバイスの設置に適合している。 [0023] リード線22およびトレース・パターン16は、通常、
銅(または他の腐食性金属)より製造されるので、実質
的に不活性金属(金等)の保護コーティングを従来より
付着させている。これは一般に既知の電気めっきプロセ
スにより達成され、基本的に、選択した金属溶液の中に
トレース・パターン16を浸し、パターンに電流を印加
し、逆電荷の電流を溶液に通すことを必要とする。これ
により、溶液からの金属がトレース・パターン16にめ
っきされる。すでに述べたように、電気めっきは従来の
プロセスである。使用する実際の電流および関与する金
属溶液は、回路のサイズ、回路を形成するために使用す
る材料、回路を使用する予定の所望のアプリケーション
などの数多くの要因に従い、選択的に変更する場合があ
る。 本発明に適用可能な電気めっきの基本的方法については
、Metals and PlasticsPubl
1cations発行の「Metal Fininis
hing j (Michael Murphy−ed
itor;vol、3゜No、 IA(Jan、 98
5)及びMaGraw−Hi 11. Inc、発行の
JElectroplating:Fundament
als of]an 5urface Finishi
ng J (1978)に記載されている。したがって
、本発明は特定の電気めっき方法に限定されることもな
く、様々な周知のプロセスを用いることができる。 [0024] トレース・パターン16の電気めっきを達成するため、
個別トレースの全てヲー緒にショートし、電流がその間
を流れるようにしなければならない。図1は、従来技術
に従って、トレースをショートにするための方法を示す
。特に、バス・ストリップ30が、テープ支持体12の
一体形成部分として設けられている。バス・ストリップ
30には、導電金属(トレース・パターン16の形成に
用いられたものと同じ金属)がコーティングされ、導電
経路31を介して各パッド20と電気的に連絡されてい
る。バス・ストリップ30は、トレース・パターン16
のすべてのトレースを、電気めっきプロセスのために一
緒にショートさせることができる。 [0025] しかし、電気めっき後および選択した電子デバイスの取
付前に、回路10のオープン試験を行うため、すでに述
べたようにリード線22と接触させなければならない。 これは、しばしばリード線22の物理的変形が生じ、回
路製造のすぐ後の段階で問題をもたらす。そのため、オ
ープン試、験は、通常、デバイスをTAB回路に取り付
けるまではたいてい行わない。 [0026] ショート試験では、トレースをショートさせないために
、バス・ストリップ30を回路IOから物理的に取外さ
なければならない。これは、図1に示すように、バス・
ストリップ30を取外すこと(trimming of
f)により遠戚される。 [0027] バス・ストリップ30を使用する際、トレース・パター
ン16をバス・ストリップ30に接続するために必要な
トレース構成を達成するために、テープ支持体12を物
理的に大きくすることが要求される。また、個々のTA
B回路10は、すでに述べたように、通常に長いストリ
ップに一緒に取り付けられる。この手順は、回路10の
取扱を極めて容易にする。しかし、バス・ストリップ3
0を個別TAB回路10から取り外すためには、回路I
Oの各々を、生産効率を劣化させるストリップから分離
させなければならない問題がある。 [0028] 本発明は、TAB回路の電気的トレースをショートさせ
るための改良方法を示すものである。図2では、本発明
の一実施例が示されている。テープ支持体42、ウィン
ドウ44、およびトレース・パターン46を有する。T
AB回路40を示す。TAB回路40を形成するために
使用する材料は、1つを例外として図1のTAB回路1
0を構成するために使用する材料と同じである。これは
、ウィンドウ44部分において、トレース46の各々は
リード線50の一方の端部で終端するすべてのリード線
5oは、図2に示すようにウィンドウ44の大部分を占
める実質的に平坦な導電部60に一体形成される。リー
ド線50は、図1に示すリード線よりも長いことが望ま
しい(約10%増しの長さ)。各トレース46の他方の
端部は導電パッド59で終端する。 [0029] 好適な実施例では、導電部60は、リード線61および
導電経路62を介して、支持体42の各側に沿う細い導
電線63に接続している。この導電線63は、電気めっ
きを大量生産方式で行うことのできるように、ストリッ
プのすべての回路を一緒に導電接続するために、各回路
40の全長にわたり伸びている。 [0030] 導電部60、リード線50、導電経路62および線63
は、すべて、トレース画定プロセス中に1つの一体構造
として形ti、、すれる。例えば、トレース46を作成
するときには(エツチング箔などを用いて)、導電部6
0をウィンドウ44の範囲内に受は入れる大きさにして
、リード線50および導電部60が一体構造として形成
される。 [0031] 図2の構造では、すべてのリード線50は、導電部60
を介して、効率的にショートされ互いに導電的に連結し
ている。導電部60は、電気めっきプロセスの間ウィン
ドウ44上に位置する。これにより、迅速かつ効率的な
電気めっきのために、電流がすべてのトレース46中を
流れることができる。 [0032] トレース46の電気めっき後に、回路40をオープンお
よびショートの試1験が行なわれる。オープン試験は、
パッド59のいずれか1つから導電部60までの電気的
導通を試験することにより、各トレースに対して行われ
る。リード線50との個別の接触が要求されることはな
く、試験電流は、導電部60上のいずれかで、望ましく
は損傷を防ぐためにリード線50から離れた箇所に通す
ことができる。この手順により、全ストップ上の多数の
回路すべてを分離することなく試験することができる。 また、各回路は、電子デバイスを取り付ける前に試験す
ることができる。 [0033] ショート試験は、1つのトレースからそのすぐ隣の他の
トレースへの電気的導通の検査も伴うものである。はと
んどの場合、各トレースには左右にそれぞれ1つずつの
隣接トレースがある。1つのトレースから隣接トレース
に電流が流れる場合には、ショートが存在している。し
かし、ショートを試験するためには、導電部60(トレ
ースをショートさせるために以前に使用したもの)を除
去しなけれけばならない。除去を遠戚するためには、適
切なサイズのパンチおよびダイス・セットの使用が望ま
しい。典型的なパンチおよびダイス・セットを図4に示
す。 [0034] 特に、パンチおよびダイス・セットには、開口部72を
有する頑丈なダイス70がある。鋭い直角エツジ77の
あることが望ましいヘッド76を有するパンチ部材74
も設けられている。ヘッド76は、ダイス70の開口部
72を通過する大きさに作られている。本発明に従えば
、導電部60は、導電部60よりも物理的に大きな開口
部72(上または下)と直接アライメントされ、回路4
0がダイス70に対して置かれる。図4の実施例では、
ヘッド76を導電部60の方に押し込み、導電部60は
リード線50から切断され、開口部72から導電部60
を押し出して取り外す。このようにして、導電部60を
1つの操作で取り外すことができ、それにより迅速かつ
効率的な方法でリード線50を非ショートさせる。また
、リード線50の物理的損傷の可能性を最小限に押さえ
ストリップ形状のTAB回路において非ショート・プロ
セスを可能する。最後に、図1のバス・ストリップ30
に関与するトレース形状は要求きれないので、これまで
に述べた材料および手順の使用によりTAB回路の全サ
イズを小さくすることができる。これにより、生産コス
トが下がり、1つの保持/ディスペンシング(stor
age/dispensing) ・リール上にさらに
多くのTAB回路を置くことができる。 [0035] 本発明の別の実施例を図3に示す。図2の実施例に関し
てすでに述べたすべてのコンポーネントおよび材料は、
1つを例外として、同じである。これは、導電部60は
含まれない。電気めっきのなめにリード線50をショー
トさせるためには、導電金属(例、銅)から戒るショー
ト・パネル80を、溶接、はんだ付け、または他の周知
のプロセスにより、リード線50および61の端部に固
着させる。好ましい実施例では、パネル80はウィンド
ウ44よりも小さいので、リード線50に適切に取り付
けることができる。また、リード線50は図1に示すも
のよりもわずかに長いので(例、約10%増しの長さ)
、パネル80に関する取付および取外しが容易にできる
。試験を行うためには、すでに述べたパンチおよびダイ
ス・プロセスを用いるか、パネル80を定置に固定する
ためにはんだが用いられている場合には選択的に加熱す
ることにより、リード線を取り外すことができる。 [0036]
【発明の効果】
本願明細書に記述した本発明は、TAB回路の電気めっ
きおよび続いて行われる試験のための改良方法である。 本発明は、以前に用いたプロセスと比べて格段に高い生
産効率をもたらし、TAB回路構造に付膓亘するコスト
を最小限に押さえることができる。 [0037] 本発明の好ましい実施例について本明細書に記述したが
、本発明の範囲を逸脱することなく、適切な変更を行う
ことは当業者にとって明らかである。
きおよび続いて行われる試験のための改良方法である。 本発明は、以前に用いたプロセスと比べて格段に高い生
産効率をもたらし、TAB回路構造に付膓亘するコスト
を最小限に押さえることができる。 [0037] 本発明の好ましい実施例について本明細書に記述したが
、本発明の範囲を逸脱することなく、適切な変更を行う
ことは当業者にとって明らかである。
【図1】
従来の方法で製造されたTAB回路の平面図である。
【図2】
本発明の一実施例であるTAB回路の平面図である。
【図3】
本発明の他の実施例であるTAB回路の平面図である。
【図4】
本発明に用いられるパンチ及びダイス装置の概略図であ
る。
る。
10、40 : TAB回路
22.50: リード線
12.42:テープ支持体
14.44:ウィンドウ
16、46: トレース・パターン
20.59:導電パッド
30:バス・ストリップ
60:導電部
62:導電経路
80ニジヨード・パネル
76:ヘッド
70:ダイス
72:開口部
【図1】
【図2】
【図3】
【図4】
Claims (2)
- 【請求項1】次の(イ)から(ニ)より成るTAB回路
の製造方法。 (イ)少なくとも1つの導電性金属層と貫通する開口部
を備えるフレキシブルな支持体を設け、 (ロ)前記金属層を選択的に除去し、前記支持体上に導
電トレース・パターンを形成させ、前記トレース・パタ
ーンを前記開口部に伸びる複数のリード線で終端させ、 (ハ)前記開口部に前記金属層の前記開口部より小さい
領域を残し、その上に電気めっきを施すため、前記リー
ド線全てをショートさせるために前記金属層領域を全て
の前記リード線と導通させ、 (ニ)前記トレース・パターン上に金属コーティングを
設けるため電気めっきを行ない、前記金属層領域を電気
めっきのあいだ前記開口部上にそのまま残す。 - 【請求項2】請求項第1項記載のTAB回路の製造方法
はさらに電気めっき処理後、前記金属領域を前記リード
線から取外すことを含むことを特徴とするTAB回路の
製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US454808 | 1982-12-30 | ||
US07/454,808 US4944850A (en) | 1989-12-18 | 1989-12-18 | Tape automated bonded (tab) circuit and method for making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04109643A true JPH04109643A (ja) | 1992-04-10 |
JP2857496B2 JP2857496B2 (ja) | 1999-02-17 |
Family
ID=23806197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2411543A Expired - Fee Related JP2857496B2 (ja) | 1989-12-18 | 1990-12-18 | Tab回路の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4944850A (ja) |
JP (1) | JP2857496B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260168A (en) * | 1989-10-13 | 1993-11-09 | The Foxboro Company | Application specific tape automated bonding |
EP0448702B1 (en) * | 1989-10-13 | 1995-08-09 | The Foxboro Company | Application specific tape automated bonding |
JPH04181749A (ja) * | 1990-11-16 | 1992-06-29 | Sumitomo Metal Mining Co Ltd | 2層tab製造用フォトマスク |
US5521425A (en) * | 1990-12-21 | 1996-05-28 | Hewlett-Packard Company | Tape automated bonded (TAB) circuit |
FR2678428B1 (fr) * | 1991-06-27 | 1993-09-03 | Bull Sa | Support et element de support de circuits integres et leur procede de fabrication. |
US5133118A (en) * | 1991-08-06 | 1992-07-28 | Sheldahl, Inc. | Surface mounted components on flex circuits |
JP3132269B2 (ja) * | 1993-11-17 | 2001-02-05 | 松下電器産業株式会社 | アウターリードボンディング装置 |
US6090749A (en) * | 1997-03-31 | 2000-07-18 | Hewlett-Packard Company | Method for applying clear, vivid, and water-fast printed images to a susbtrate |
US6045215A (en) * | 1997-08-28 | 2000-04-04 | Hewlett-Packard Company | High durability ink cartridge printhead and method for making the same |
US6062679A (en) * | 1997-08-28 | 2000-05-16 | Hewlett-Packard Company | Printhead for an inkjet cartridge and method for producing the same |
US6155675A (en) | 1997-08-28 | 2000-12-05 | Hewlett-Packard Company | Printhead structure and method for producing the same |
US6155676A (en) * | 1997-10-16 | 2000-12-05 | Hewlett-Packard Company | High-durability rhodium-containing ink cartridge printhead and method for making the same |
US6179413B1 (en) | 1997-10-31 | 2001-01-30 | Hewlett-Packard Company | High durability polymide-containing printhead system and method for making the same |
US6012807A (en) * | 1998-03-06 | 2000-01-11 | Hewlett-Packard Company | Ink containment unit for use in an ink delivery system |
US6372526B1 (en) * | 1998-04-06 | 2002-04-16 | Semiconductor Components Industries Llc | Method of manufacturing semiconductor components |
US6227651B1 (en) | 1998-09-25 | 2001-05-08 | Hewlett-Packard Company | Lead frame-mounted ink jet print head module |
JP3512655B2 (ja) * | 1998-12-01 | 2004-03-31 | シャープ株式会社 | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ |
JP3952129B2 (ja) * | 1999-02-18 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器 |
US6290331B1 (en) | 1999-09-09 | 2001-09-18 | Hewlett-Packard Company | High efficiency orifice plate structure and printhead using the same |
US6130688A (en) * | 1999-09-09 | 2000-10-10 | Hewlett-Packard Company | High efficiency orifice plate structure and printhead using the same |
US6527370B1 (en) | 1999-09-09 | 2003-03-04 | Hewlett-Packard Company | Counter-boring techniques for improved ink-jet printheads |
US6478418B2 (en) | 2001-03-02 | 2002-11-12 | Hewlett-Packard Company | Inkjet ink having improved directionality by controlling surface tension and wetting properties |
US6497479B1 (en) | 2001-04-27 | 2002-12-24 | Hewlett-Packard Company | Higher organic inks with good reliability and drytime |
US6586683B2 (en) * | 2001-04-27 | 2003-07-01 | International Business Machines Corporation | Printed circuit board with mixed metallurgy pads and method of fabrication |
AU2003273262A1 (en) * | 2002-09-05 | 2004-03-29 | Paul A. Kurth | Tool for placement of pacemakr leads |
FR2847761B1 (fr) * | 2002-11-27 | 2005-02-04 | Framatome Connectors Int | Dispositif de metallisation de formes imprimees munies de pistes conductrices d'electricite et procede de metallisation associe |
US7371970B2 (en) * | 2002-12-06 | 2008-05-13 | Flammer Jeffrey D | Rigid-flex circuit board system |
JP3751938B2 (ja) * | 2002-12-09 | 2006-03-08 | 日東電工株式会社 | Tab用テープキャリアおよびその製造方法 |
KR101682416B1 (ko) * | 2009-06-29 | 2016-12-05 | 비디오제트 테크놀러지즈 인코포레이티드 | 내용매성을 가지는 열구동 방식 잉크젯 프린트 헤드 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380042A (en) * | 1981-02-23 | 1983-04-12 | Angelucci Sr Thomas L | Printed circuit lead carrier tape |
US4806409A (en) * | 1987-05-20 | 1989-02-21 | Olin Corporation | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby |
-
1989
- 1989-12-18 US US07/454,808 patent/US4944850A/en not_active Expired - Lifetime
-
1990
- 1990-12-18 JP JP2411543A patent/JP2857496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2857496B2 (ja) | 1999-02-17 |
US4944850A (en) | 1990-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04109643A (ja) | Tab回路の製造方法 | |
US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
US5629239A (en) | Manufacture of semiconductor connection components with frangible lead sections | |
KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
US6420659B1 (en) | Flexible wiring board pieces and wiring sheets | |
EP0396248B1 (en) | Electrical pin and method for making same | |
EP0250146A1 (en) | Palladium plated lead frame for integrated circuit | |
US8471155B2 (en) | Metal plugged substrates with no adhesive between metal and polyimide | |
JPH0658926B2 (ja) | 動的チツプ・バーン・イン可能なテープ構造 | |
JPS61244057A (ja) | 端子接続構造およびその接続方法 | |
US6274822B1 (en) | Manufacture of semiconductor connection components with frangible lead sections | |
JPS5815945B2 (ja) | リ−ドフレ−ムハンドウタイソウチ | |
US11935821B2 (en) | Quad flat no-lead package with wettable flanges | |
US5529682A (en) | Method for making semiconductor devices having electroplated leads | |
JP2902728B2 (ja) | 片面めっき方法 | |
JP2693747B2 (ja) | セラミック基板およびその製造方法 | |
JPH0846112A (ja) | 半導体装置の製造方法 | |
JP2667491B2 (ja) | 電気ピンの製造方法 | |
JP3005841B2 (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
JPS5921175B2 (ja) | リ−ドフレ−ムの製造方法 | |
JPH05136212A (ja) | Tab用テープキヤリアの製造方法 | |
JP2717728B2 (ja) | リードフレームの製造方法 | |
JP2734184B2 (ja) | Tab用テープキャリア | |
JPH0314225B2 (ja) | ||
JPH04240759A (ja) | ピン構造体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |