JPH0846112A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0846112A
JPH0846112A JP6179189A JP17918994A JPH0846112A JP H0846112 A JPH0846112 A JP H0846112A JP 6179189 A JP6179189 A JP 6179189A JP 17918994 A JP17918994 A JP 17918994A JP H0846112 A JPH0846112 A JP H0846112A
Authority
JP
Japan
Prior art keywords
plating
lead
lead frame
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6179189A
Other languages
English (en)
Inventor
Yaichi Tanaka
弥一 田中
Eiichi Kobayashi
栄一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6179189A priority Critical patent/JPH0846112A/ja
Publication of JPH0846112A publication Critical patent/JPH0846112A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半田レスの外装メッキを提供すると共に、電池
腐食をも防止することができる半導体装置の製造方法を
提供する。 【構成】リードフレームに部分的にメッキを施して内装
メッキ工程6とし、ダイボンド工程8、ワイヤボンド工
程9、モールド工程10を施す。モールドした後直ちに
個々の半導体素子に分離するカットベンド工程13を行
い、続いて外装メッキ工程12を施すことによりリード
先端部分をメッキ層で被覆する。カットベンド後に外装
メッキを施すことにより、リード先端の切断面を全てメ
ッキ金属で被覆する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特にリードフレームの
半田メッキを廃止した半導体集積回路の製造方法に関す
る。
【0002】
【従来の技術】集積回路のリードフレームに対しては、
半導体チップの接着性、及びボンディングワイヤの接着
性を円滑に行うために、表面に内装メッキとしての金メ
ッキまたは銀メッキを施すことが多い。この場合、メッ
キする範囲によってリードフレームの全面にメッキを施
す全面メッキ法と、半導体チップのチップ搭載部分とボ
ンディングワイヤの接着部分にのみメッキを施す部分メ
ッキ法とに分類され、後者の方が使用する貴金属の絶対
量が少ないのでコスト適に望ましいとされている(たと
えば、特公昭63ー49382号)。半導体集積回路装
置の製造は、このような内装メッキを施したリードフレ
ームに、ダイボンド、ワイヤボンド、および樹脂モール
ド工程を施して行われる。
【0003】上記の内装メッキに対し、樹脂モールド後
に樹脂の外部に導出されたリードに対して行うメッキを
外装メッキと言う(リードフィニッシュとも言う)。外
装メッキは半導体装置を実装する際に実装基板の接続端
子とリードとの電気的接続を容易ならしめる目的で施す
もので、材料としては安価で信頼性の高い半田が多用さ
れており、手法としては単体トランジスタなどのピンピ
ッチが大きいものに適用される半田ディップ法と、大規
模集積回路等のピンピッチの狭い半導体装置に適用され
る半田メッキ法が一般的である。半田ディップ法は極め
て厚い膜圧の半田をコーティングするため、ピンピッチ
の狭いリードフレームではブリッジが生じて実用的でな
いので、半田メッキ法が使用されている。
【0004】ところで、近年環境問題が急浮上している
ことから、半田に含まれるPbもその対象となりつつあ
る。従って半導体装置製造の分野においても、半田レス
の外装メッキを実現することが急務になりつつある。他
方、特にピン数の多いASIC,マイコン等の分野で
は、各社リードタイムを短縮することが急務になってい
る。短縮する一つの手法として、リードフレームの全面
に金属メッキを施して内装、外装メッキとし、樹脂モー
ルド後のリードフィニッシュを省略する検討も始まって
いる。工程を一つ減らせば、その分工期を短縮できる、
というものである。
【0005】これらの事情を受け、半田にとって代わる
外装メッキ材料として、その耐食性と信頼性の点で、A
u、Ag、Pd等の貴金属類が注目されている。特にP
dはAuに比較してコストが安く、Agマイグレーショ
ンの心配がない等の優れた特徴を有するので、現在多様
の手法が検討されているものである。
【0006】
【発明が解決しようとする課題】しかしながら、ダイボ
ンド前に施す金属メッキをもってリードフィニッシュと
することは、リードフレームの状態から個別の半導体素
子にカットベンドした後で、リードフレームの素材が切
断面に露出することを意味する。このことは、リードフ
レームの素材と被覆金属との間で金属間電界が生じ、水
分の介在によって電界腐食が進行することを意味する。
半田メッキでは前記電界が小さいので電界腐食の発生は
殆どないが、貴金属類では前記電界が大きいので腐食の
進行が進行が極めて速い。また、進行の度合いはリード
フレームの素材によっても左右され、銅系の素材より
は、微細加工に適した鉄系の素材の方が前記電界が大き
いので腐食の進行も速い。
【0007】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、内装メッキと外装メッキとを別
個に施すものとし、樹脂モールドおよびリードフレーム
のカットベンド後にリードフィニッシュを行うことによ
り、電界腐食の発生を防止した半導体装置の製造方法を
提供するものである。
【0008】
【作用】本発明によれば、カットベンド後にリードフィ
ニッシュを行うので、切断面を全て金属メッキで覆うこ
とができる。従って、外気からリードフレームの素材を
遮断できるので、電界腐食の発生を完全に防止できる。
【0009】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1は本発明による製造フローと従
来の製造フローとを比較するためのフロー図である。図
1(A)は本発明の製造フローを、図1(B)は内装メ
ッキと外装メッキ(半田メッキ)との組み合わせによる
第1の従来の製造フロー、図1(C)はPd等の全面メ
ッキを施すことにより外装メッキ(半田メッキ)を省い
た第2の従来の製造フローを各々示している。
【0010】図2はQFP(クァッド・フラット・パッ
ケージ)型半導体装置に使用されるリードフレームを示
す平面図、図3は組立工程を終了した状態でのリードの
先端部を示す斜視図であり、図3(A)が従来の装置
を、図3(B)が本発明の装置を示す。以下、本発明の
製造フローを従来のフローと比較しつつ説明する。
【0011】先ずリードフレームを準備する。リードフ
レームは、一定厚みの板状材料をエッチング又は打ち抜
き加工(1)することにより所望形状のパターンに形成
したものである。材料はCu系の合金か、又は鉄系の合
金(42アロイ等)である。銅系の素材は熱伝導率に優
れるのでパワー系の半導体装置に適しており、鉄系のリ
ードフレームは微細加工が可能であることから、多ピン
又は表面実装用などのピンピッチが狭い半導体装置に適
しているという特徴を各々有する。その構造を図2に示
す。半導体チップを固着するためのタブ部(2)と、チ
ップと外部との電気的接続をとるためのリード(3)群
と、これらを保持するための枠体(4)、およびタブ部
(2)を枠体(4)に保持するための吊りリード(5)
からなる。尚、図2ではリードフレームの一部しか図示
していないが、実際は図2と同じパターンが複数個並列
に形成された短冊状のフレームである。
【0012】続いて、内装メッキ工程(6)を施してリ
ードフレームの表面にダイボンド及びワイヤボンド用の
金属メッキを施す。メッキする領域は、図2の図示一点
鎖線(7)に示すように、半導体チップを搭載するタブ
部(2)と、タブ部(2)に近接するリード(3)の先
端部を含むボンディングエリアの表面である。メッキ材
料は、Au、Ag、Pdなどの貴金属類類である。この
メッキは半導体チップとタブ部(2)との電気的接続を
容易ならしめるほか、半導体チップ表面のパッドとリー
ド(3)先端部とをワイヤボンディングする際の電気的
接続を容易ならしめるものである。尚、素材との密着性
その他により、リードフレーム全体に又は前記ボンディ
ングエリアに部分的にNiメッキ等を施してから前記貴
金属メッキを施しても良い。
【0013】以上がリードフレームの製造フローであ
る。以降は、半導体装置の製造フローになる。先ず半導
体チップをタブ部(2)に固着するダイボンド工程
(8)を行う。タブ部(2)上にAgペースト等のソル
ダ材料を供給し、タブ部(2)を加熱しつつ半導体チッ
プを載置し、これを固着する。
【0014】続いて、固着した半導体チップ上のボンデ
ィングパッドとリード(3)とを接続するワイヤボンド
工程(9)を行う。Au、Alなどの細線により前記ボ
ンディングパッドとリード先端部を接続する。続いて、
固着した半導体チップを含み主要部を熱硬化性樹脂によ
り封止するモールド工程(10)を行う。リードフレー
ムを金型にセットし、図2の図示一点鎖線(11)の部
分を封止する。
【0015】以上までの工程は、図1(B)に示した第
1の従来の工程と特に変わるところはない。しかし以下
の工程が異なる 図1(B)のフローでは、モールド工程(10)の後に
リード(3)の外装メッキ工程(12)を配置してい
た。外装メッキ工程(10)は樹脂の外部に露出するリ
ード(3)の表面に実装用の金属メッキを施す工程であ
るが、本発明の製造方法では図1(A)に示すようにモ
ールド工程(10)の後直ちにカットベンド工程(1
3)に移行する。
【0016】カットベンド工程(13)は、個々の半導
体装置を図2の図示一点鎖線(14)の位置で枠体から
分離するための工程で、多くは、樹脂の外部に露出した
リード(3)を実装用に折り曲げる(リードフォーミン
グ)工程を伴う。その後、本願の特徴とするように、樹
脂の外部に露出したリード(3)に金属メッキを施す外
装メッキ工程(12)を行う。個々の半導体装置が分離
した状態でメッキを行うので、メッキ手法は電極が不要
な無電界メッキ(化学メッキ)とする。材料はAu、A
g、またはPd等の貴金属である。
【0017】その後、試験測定工程(15)を行って組
立工程が終了する。図1(A)のフローと図1(B)の
フローとで完成後のリード(3)の先端部を比較すると
図3(A)(B)に示すとおりになる。すなわち、図1
(B)の製造フローでは外装メッキ工程(12)の後に
カットベンド工程(13)を配置するので、リード先端
の切断面(16)に図3(B)に示すようにリードフレ
ームの素材が露出するのに対し、本発明のフローで製造
することにより、図3(A)に示すようにリードの切断
面(16)を外装メッキ工程(12)で形成した金属メ
ッキで全面を被覆することができる。外装メッキとして
半田メッキを用いることができればこの手法で何等問題
はないが、外装メッキとして貴金属類を用いなければな
らない状況下においては、素材が露出することは電池腐
食を発生させるという点で致命的である。
【0018】すなわち本発明の製造方法によれば、カッ
トベンド工程(13)による切断面(16)が貴金属メ
ッキ層により被覆されるので、切断面(16)にリード
フレーム素材が露出せず、リードフレームの素材を外気
から遮断できる。よってリードフレームの素材とメッキ
金属との間に金属間電界があっても、外気の水分などが
介在できないので、電池腐食の発生を完全に防止でき
る。
【0019】切断面(16)にリードフレーム素材を露
出しない点は、図1(C)の方法と比較しても同じであ
る。図1(C)の工程は全面内装メッキ(17)をもっ
て外装メッキに代えるものであるが、カットベンド後に
素材が露出することから、電池腐食は避けられない。
尚、無電界メッキは膜厚の制御性が高い反面、メッキ速
度が1時間当たり1〜2μと遅い方式である。一方、信
頼性の高い接合をとるために半田メッキでは数μもの厚
メッキが必要とされるのに対し、Pdは同じ信頼性を得
るために少ない膜厚で済む。たとえば、Pdの0.1μ
は半田の10μに相当する。従って、外装メッキとして
Pdを選択すると、製造工程に要する時間を短縮できる
というメリットがある。
【0020】また、本発明の方法は、図1(C)の方法
に比べて、メッキに要する貴金属類の全体量を減らせる
というメリットがある。しかも、内装メッキとして安価
なAgメッキを施せば、さらにコストダウンが可能であ
る。
【0021】
【発明の効果】以上に説明した通り、本発明によれば、
半田に変わる外装メッキを提供できるので、環境問題に
対して寄与できる利点を有する。また、カットベンド後
に外装メッキを施すフローとしたので、リードフレーム
の素材を露出することが無く、よってリードフレームの
素材とメッキ金属との間で発生する電池腐食を完全に防
止できる利点を有する。さらに、図1(C)の手法と比
較して、高価な貴金属メッキを内装と外装とに分離した
ので、貴金属の使用量を減らしてコストダウンが可能で
ある利点を有する。さらに、外装メッキとしてPdメッ
キと無電界メッキとの組み合わせを用いれば、外装メッ
キに要する処理時間を極めて短くできるので、図1
(C)の手法と比較しても全体の製造に要する時間を同
等のレベルにまで短縮することができる。
【図面の簡単な説明】
【図1】本発明を説明するための工程フロー図
【図2】リードフレームを示す平面図
【図3】リードの先端部を示す斜視図

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】リードフレームにダイボンド工程、ワイヤ
    ボンド工程およびモールド工程を施す工程と、 前記リードフレームをカットベンドして個々の素子に分
    離する工程と、 前記カットしたリードの切断面を含みモールド樹脂の外
    部に露出するリード表面に外装メッキとしての貴金属メ
    ッキを施す工程と、を具備することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】前記貴金属メッキがPd又はPd合金、A
    u又はAu合金、Ag又はAg合金、のうちの一つであ
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】前記貴金属メッキが化学メッキによること
    を特徴とする請求項1記載の半導体装置の製造方法。
  4. 【請求項4】前記リードフレームのタブ部とリードのボ
    ンディングエリアに内装メッキを施してあることを特徴
    とする請求項1記載の半導体装置の製造方法。
  5. 【請求項5】前記内装メッキと外装メッキとがPd又は
    Pdアロイメッキであることを特徴とする請求項4記載
    の半導体装置の製造方法。
  6. 【請求項6】前記内装メッキがAgメッキ、前記外装メ
    ッキがPdまたはPdアロイメッキであることを特徴と
    する請求項4記載の半導体装置の製造方法。
JP6179189A 1994-07-29 1994-07-29 半導体装置の製造方法 Pending JPH0846112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6179189A JPH0846112A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6179189A JPH0846112A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0846112A true JPH0846112A (ja) 1996-02-16

Family

ID=16061500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6179189A Pending JPH0846112A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0846112A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325291B1 (ko) * 1999-03-22 2002-02-21 김영환 적층형 반도체 패키지용 리드프레임의 구조 및 이를 이용한 적층형 반도체 패키지의 제조방법
DE10301480A1 (de) * 2003-01-16 2004-08-05 Infineon Technologies Ag Gehäuse, insbesondere für Halbleiter-Bauelemente, Halbleiter-Bauelement-Pin, sowie Verfahren zur Herstellung von Pins

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325291B1 (ko) * 1999-03-22 2002-02-21 김영환 적층형 반도체 패키지용 리드프레임의 구조 및 이를 이용한 적층형 반도체 패키지의 제조방법
DE10301480A1 (de) * 2003-01-16 2004-08-05 Infineon Technologies Ag Gehäuse, insbesondere für Halbleiter-Bauelemente, Halbleiter-Bauelement-Pin, sowie Verfahren zur Herstellung von Pins
DE10301480B4 (de) * 2003-01-16 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiter-Bauelement-Pins
US7060534B2 (en) 2003-01-16 2006-06-13 Infineon Technologies Ag Housing for semiconductor devices, semiconductor device pin, and method for the manufacturing of pins

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
KR101026586B1 (ko) 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
US20070243665A1 (en) Palladium-Spot Leadframes for High Adhesion Semiconductor Devices and Method of Fabrication
US7788800B2 (en) Method for fabricating a leadframe
JPH0917932A (ja) Icパッケージ
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JPH04109643A (ja) Tab回路の製造方法
JP2000277672A (ja) リードフレーム及びその製法と半導体デバイス
EP0384586A2 (en) High reliability plastic package for integrated circuits
JPH0846112A (ja) 半導体装置の製造方法
KR100591235B1 (ko) 반도체 장치
JPH09195068A (ja) リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
JP2634341B2 (ja) 圧力センサ用リードフレームおよびその製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JPH08274242A (ja) 半導体装置とその製造方法
JPH02250364A (ja) リードフレーム及びその製造方法
JPH08274233A (ja) 半導体装置とその製造方法
EP0730296A2 (en) Leadframe for plastic-encapsulated semiconductor device, semiconductor device using the same, and manufacturing method for the leadframe
JPS6276744A (ja) 集積回路用容器
JPH10284640A (ja) 半導体装置用ステム
JPH0362959A (ja) リードフレームの製造方法
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPH11251484A (ja) チップサイズ型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080107

FPAY Renewal fee payment

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

FPAY Renewal fee payment

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100107

EXPY Cancellation because of completion of term
FPAY Renewal fee payment

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 10