JP2667491B2 - 電気ピンの製造方法 - Google Patents

電気ピンの製造方法

Info

Publication number
JP2667491B2
JP2667491B2 JP1049266A JP4926689A JP2667491B2 JP 2667491 B2 JP2667491 B2 JP 2667491B2 JP 1049266 A JP1049266 A JP 1049266A JP 4926689 A JP4926689 A JP 4926689A JP 2667491 B2 JP2667491 B2 JP 2667491B2
Authority
JP
Japan
Prior art keywords
pin
layer
plating layer
brazing
pin member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1049266A
Other languages
English (en)
Other versions
JPH02228055A (ja
Inventor
▲けい▼一 中村
勉 大島
敏彦 鍛代
勝則 福田
Original Assignee
日本エー・エム・ピー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本エー・エム・ピー株式会社 filed Critical 日本エー・エム・ピー株式会社
Priority to JP1049266A priority Critical patent/JP2667491B2/ja
Publication of JPH02228055A publication Critical patent/JPH02228055A/ja
Application granted granted Critical
Publication of JP2667491B2 publication Critical patent/JP2667491B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電気ピンの製造方法に関し、さらに詳しく
は、主として、モノシリックICやハイブリッドICなどに
おけるチップ素子とパッケージ基板との間の電極間の接
続をはかるマイクロ入出力ピンの製造方法に関する。
(従来技術とその課題) 従来一般に、モノシリックICやハイブリッドICなどに
おけるパッケージ基板へのチップの実装は、パッケージ
基板の所定位置にチップを装着し、該基板のプリント回
路とチップ電極とをワイヤボンディングにより接続する
手段により行われている。
しかるところ、最近、ICのハイブリッド化が進み、高
機能密度化、軽薄短小化、これらの民生機器への適用な
どがはかられ、これらの利用が急速に拡張される傾向に
あり、こうしたことにともない、チップ自体の面付けに
よる軽薄短小化、低コスト化などが強く要求される状況
にある。
しかしながら、前記ワイヤボンディング手段による
と、パッケージ基板とチップとの各電極関に金線などか
らなるリード線を橋架してロウ付けしなければならない
ため、チップパッケージングの処理作業効率が低いう
え、これらチップ、基板における占有面積が大きくな
り、前記要求を満足させることが困難であり、しかも伝
送速度がおそいといった課題がある。
前記要求を満足させるうえで有効な手段の一つとし
て、チップとパッケージ基板との各電極を直接ロウ付け
する一体化構成が考えられる。この場合、前記各電極間
を接続する超小型の入出力ピンが望ましい。
本発明の目的は、主として、この種のICにおけるチッ
プのパッケージ基板への直付け接続による軽薄短小化、
低コスト化、伝送速度を速めるなどの点で最適であるマ
イクロ入出力ピンの製造方法を提供することにある。
(課題を解決するための手段) 前記電気ピンはその複数個を所定ピッチで直立に配列
するとともにこれらの該ピン部材の周面からその長さ方
向と直交する方向へ延びる連結部材でその配列状態を保
持してあることが好ましい。このように構成することに
より、前記ピン部材群を適宜の配置部材で保持した状態
でチップ素子やプリント基板などのキャリヤへの直付け
作業を容易ならしめる。
こうした電気ピンの製造方法としては数実施態様があ
り、実施例の項で詳述する。各実施態様は、基本的に
は、つぎのとおりである。
金属基板部材を形成し、該金属基板部材の片面にその
長さ方向に沿って所定間隔で形成した溝に金属ロッド部
材を配置する。複数の前記金属基板部材の前記金属ロッ
ド部材を配置した面とそれらの反対面を接合して積層構
造体を形成する。前記積層構造体を、所定長さに、か
つ、前記金属ロッド部材の長さ方向と直交するように切
断して、金属板部材およびピン部材群を有する加工体を
形成する。こうして得た加工体をエッチング加工するこ
とで前記電気ピンを容易に得ることができる。
以上の如く、本発明が特徴とするところは、電気ピン
の製造方法において、周面に第1メッキ層を有するピン
部材の長さと実質的に同じ厚さに形成した金属製の板体
に前記ピン部材が所定間隔で厚さ方向に貫通し配列され
た加工体を形成する工程と、前記加工体における前記ピ
ン部材の両端部周面の前記第1メッキ層をエッチングし
て凹陥部を形成し、該凹陥部に第2メッキ層を形成する
工程と、前記ピン部材の両端部及び前記第2メッキ層に
ロウ層を付着させて径大の頭部を形成する工程と、前記
ピン部材及び前記頭部を残して前記板体をエッチングし
て前記第1メッキ層と共に所定厚さになるまで除去する
工程とを含むこと、にある。
(実施例) 添付図面を参照して本発明の実施例を説明すると、以
下のとおりである。
第1図および第2図において、本発明にかかる電気ピ
ンを例示してある。このピン1は、導電性ピン部材2
と、該ピン部材の両端部に該ピン部材よりも径大である
導電性ヘッド部材3とからなる。ピン部材2は、銅また
はその合金などの導電性材料で、たとえば、長さL約0.
6〜0.9mm、径D約0.1mmに形成してある。ヘッド部材3
は、ピン部材2の端部の周面を一体に覆うように形成し
たメッキ層(第2メッキ層)4と、該端部の端面および
該メッキ層の端面を一体に覆うように形成したロウ層5
とからなる。メッキ層4は、たとえば、銅で、また、ロ
ウ層5は、たとえば、金と錫の合金で、それぞれ形成し
てある。ピン部材2およびヘッド部材3の横断面は、実
質的に円形状であることが好ましいが、その他の形状で
あってもよい。
第3図において、前記ピン1群の配列状態を例示して
ある。このピン1群は、所定個数からなり、所定ピッチ
で起立し配列してある。この配列状態は、各ピン部材2
の長さ方向のほぼ中央部に位置してその周面からその長
さ方向と直交して延びる連結部材23で保持してある。連
結部材23は、ピン部材2とは材質が異なっていてエッチ
ングで除去することが可能な金属から形成してあること
が好ましい。
第4図に示すように、前記構成を有するピン1は、た
とえば、一方のキャリヤ部材としてのICチップ6の電極
と他方のキャリヤ部材としてのポリマセラミックなどの
高熱伝導材からなるセラミック基板7のプリント電極と
の間にヘッド部材3を介在する状態で配置し、加熱圧着
処理下に、前記ロウ層5を介してICチップ6とセラミッ
ク基板7への直付けを行うのに用いることができる。こ
の図示例のチップパッキングは、ICチップ6を樹脂層8
で封入し、これにキャップ9を被嵌し、基板7に外部リ
ード10を取り付けてある。
第5図ないし第23図において、前記ピン1の製造工程
の実施例を示してある。
第5図および第6図において、導電性材料、たとえ
ば、鉄系材料で高さ(厚さ)Hの基板部材11を形成し、
該基板部材の上面に所定深さを有する所要数の条溝12を
ピッチPで列設する。高さHおよびッピッチPは、前記
ピン1の配置ピッチ(たとえば約0.6mm)と実質的に同
じに設定する。条溝12は、図示してないが、図示のV状
のほか、U状、半円弧状などの形状に形成することがで
きる。前記ピン1の配置ピッチは、前記ICチップ6およ
び前記セラミック基板7の電極のそれを意味する。
第7図において、条溝12に沿ってロッド部材22を配置
する。ロッド部材22の周面には金メッキ層(図示せず)
を極薄に形成する。この金メッキ層を有するロッド部材
22は、前記ピン1のピン部材2と同質・同径である。こ
のロッド部材22の金メッキ層の周面に後記エッチング液
で侵される金属、たとえば、鉄、亜鉛などのメッキ層
(第1メッキ層)13を比較的厚く形成する。条溝12への
ロッド部材22の配置は、該ロッド部材の周面、すなわ
ち、メッキ層13の周面を導電性または絶縁性接着剤(図
示せず)を介して条溝12に沿って接着することでなす。
ロッド部材22を条溝12に配置することでその配列ピッチ
を確実に保持する。
第8図ないし第10図において、ロッド部材22を配置し
た適宜数の基板部材11を導電性または絶縁性接着剤(図
示せず)を介して一体に接合して積層構造体114を形成
する。この積層構造体を垂直方向、すなわち、ロッド部
材22の長さ方向と直角に交差する方向に、かつ、前記ピ
ン部材2の長さLと同長さLに切断して、板部材11′お
よび所定数の前記ピン部材2を有する加工体14を形成す
る。
第11図において、加工体14の上下面を、たとえば、ゴ
ム系の電気絶縁性ホトレジスト層15で所定厚さに被着す
る。
第12図において、加工体14の上下面におけるピン部材
2の端面および各々の該ピン部材の端面の間の中間面に
位置するホトレジスト層域を露光域15a,15a′とし、露
光域15aまたは15a′の周辺に位置するホトレジスト層域
を未露光域15bとするパターン16を配置して、光源17で
パターン露光する。このパターン露光によって露光域15
a,15a′のホトレジスト層15を硬化させる。
第13図において、前記未露光域(未硬化域)15bを洗
浄し、あるいは、エッチングまたはスクライビングなど
の方法で除去する。
第14図において、第13図に示す工程におけるエッチン
グまたはスクライビングなどの方法による未露光域15b
の除去と同時に、加工体14の上下面からそれぞれ若干く
ぼむ凹陥部18をメッキ層13の端部に形成してピン部材2
の端部の周面を露出し、露光域15a,15a′のホトレジス
ト層域を残す。
第15図において、前記凹陥部18に導電性材料、たとえ
ば、銅でメッキしてメッキ層4を形成する。この場合、
メッキ層4は、前記凹陥部18に位置し、ピン部材2また
はロッド部材22を前記条溝12に固着するための前記接着
剤、すなわち、メッキ層13の周面に付着した前記接着剤
面には接触しないから、メッキ層4の定着性が前記接着
剤によって低くなることなどのおそれを未然に防止する
ことができる。
第16図において、前記ホトレジスト層の露光域(硬化
域)15a,15a′をエッチングまたはスクライビングなど
の方法で除去する。
第17図において、再び、加工体14の上下面を、たとえ
ば、ゴム系の電気絶縁性材料からなるホトレジスト層19
で被着する。
第18図において、加工体14の上下面におけるピン部材
2およびメッキ層4の端面に位置するホトレジスト層域
を未露光域19bとし、ピン部材2の端面およびメッキ層
4の端面の周辺に位置するホトレジスト層域を露光域19
aとするパターン20を配置し、光源21でパターン露光す
る。この露光によって露光域19aを硬化させる。
第19図において、前記未露光域(未硬化域)19bを洗
浄して、あるいは、エッチングまたはスクライビングな
どの方法で除去してピン部材2およびメッキ層4の端面
を露出する。
第20図において、ピン部材2およびメッキ層4の両端
面に、たとえば、錫のロウ層5aをメッキで形成する。
第21図において、さらに、ロウ層5a上に、たとえば、
金のロウ層5bをメッキで形成する。
第22図において、前記ホトレジスト層の露光域(硬化
域)19aをエッチングまたはスクライビングなどの方法
で除去したのち、両ロウ層5a,5bを加熱して合金化する
ことにより、前記ヘッド部材3の一部を構成するロウ層
5を形成する。たとえば、錫のロウ層5aは約20重量%、
金のロウ層5bは約80重量%がロウ材としての特性から好
ましい。
第23図において、メッキ層4および前記合金化したロ
ウ層5を有する前記加工体14を、たとえば、塩化第一鉄
のエッチング液中に浸漬し電解エッチングし、前記ヘッ
ド部材3の材料を侵食させることなく、前記板部材11′
および前記メッキ層13を侵食させ、該板部材および該メ
ッキ層が所定薄さになるまでエッチングする。その結
果、薄くなった板部材11′およびメッキ層13からなる連
結部材23で保持したピン1群を得ることができる。
前記連結状態を保っているピン1群は、たとえば、そ
れらの一端部を、ケースまたは板体などの配置部外に取
り外し可能に保持したのち、たとえば、電気エッチング
によって前記連結部材12を除去する。そして、たとえ
ば、前記配置部材をパッキング材としてIC組付自動機に
かけ、第3図に例示し既述したように、ICチップの電極
とポリマセラミックなどの高熱伝導材からなるセラミッ
ク基板のプリント電極との間に配置し、直付けを行うこ
とができる。連結部材23は、図示例では、ピン1群のほ
ぼ中央部に位置しているが、前記配置部材への保持方法
などの理由から、該ピン群の上端または下部近傍に位置
するように、前記板部材11′をエッチングすることがで
きる。
第24図ないし第28図において、前記ピン1の別の実施
例を示してある。この実施例においては、既述した第1
図ないし第16図までの工程を経るが、既述した第17図な
いし第22図に示す工程に替えて、耐熱性材料から作った
開口パターン治具24を使用する。
第24図において、ピン部材2およびメッキ層13の上下
端面を残して加工体14の上下面を被覆する開口パターン
治具24を配置し、ピン部材2およびメッキ層4の上下端
面に金および錫からなるロウ5′を配置する。
第25図において、ロウ5′を加熱して合金化すること
によって前記ヘッド部材3の一部を構成するロウ層5′
を形成する。
第26図において、第25図に示す工程を経た加工体14を
上下逆にし、第24図に示す工程と同様にピン部材2およ
びメッキ層4の端面域に金および錫からなるロウ5″を
配置する。
第27図において、第25図に示す工程と同様に処理して
ロウ層5″を形成する。この場合、後に処理するロウ層
5″はロウ層5′よりも融点が低いものを使用すること
が好ましい。このように融点を異ならせるには、たとえ
ば、金および錫の配合割合を異ならせるなでの種々の方
法を採ることができる。このように融点を異ならせるこ
とにより、ロウ層5″の加熱時に既に完成しとロウ層
5′を変形、崩壊するおそれを未然に防止することがで
きる。
第28図において、加工体14から開口パターン治具24を
取り外し、第23図に関して既述した工程へ移行する。
図示の両実施例が最も好ましいが、つぎの実施例も好
適である。これらの実施例は、図示してないが、つぎの
既述から当業者には容易に理解されよう。
図示の両実施例においては、ピン部材2またはロッド
部材22の周面にメッキ層13を形成したが、該メッキ層を
形成しなくてもよい。この場合には、前記凹陥部18は前
記板部材11′の上下面に形成する。
また、前記ホトレジスト層15を形成し、前記パターン
16および前記光源17を使用すること、および、前記ホト
レジスト層19を形成し、前記パターン20および光源21を
使用することに替えて、たとえば、開口パターン治具を
前記加工体14の上下面に配置し、該開口で囲まれる加工
体14の当該面域にレジスト材を塗布してレジスト層を形
成し、必要に応じて、該レジスト層を光線を照射する以
外の加熱などの方法で乾燥して硬化させ、所定工程にお
いてエッチングまたはスクライビングなどの方法で該レ
ジスト層を除去してもよい。もとより、この方法は、前
記メッキ層13を形成しない前記方法にも適用することが
できる。
(発明の効果) 本発明にかかる製造方法によって得られる電気ピンに
よれば、モノシリックIC、ハイブリッドICなどにおける
チップ素子のパッケージ基板への直付け、しかも微細付
けが可能となり、この種の集積回路の軽薄短小化、低コ
スト化をはかり、伝送特性を高めるうえで、きわめて有
効である。
電気ピンのヘッド部材の一部を構成するロウ層は、ピ
ン部材の端部の周面に位置するメッキ層でロウ層形成面
がそれだけ拡大しているので、ピンへの固定強度が該メ
ッキ層を形成してない場合に比べて高い。
また、直立に配列して連結部材で保持してある電気ピ
ン群は、その配列ピッチをチップ素子やプリント基板な
どのキャリヤ部材の電極のそれと一致させることができ
るとともに、適宜の配置部材にそのピッチのまま保持し
て連結部材を除去することができる。したがって、たと
えば、その保持状態で組付自動装置にかけてピン群を一
挙にキャリヤ部材に配置して該ピン群のロウ層を介して
ロウ付けすることができる。
本発明にかかる製造方法によれば、ロウ層を含むヘッ
ド部材を有する電気ピンを容易かつ同時に多数個取りす
ることができる。しかも、エッチング処理技術自体は従
来よく知られた習熟技術を用いることができるので、処
理装置の構成が比較的容易であるとともに、製品の品質
管理が容易で、高品質の製品を得ることができる。
【図面の簡単な説明】
第1図は、本発明にかかる電気ピンの一例の斜視図。 第2図は、前記ピンの縦断面図。 第3図は、前記ピン群を配列連結した状態の斜視図。 第4図は、前記ピンの使用例の断面図。 第5図〜第23図は、本発明製造方法の一例を工程処理順
に示す概略説明図であり、 そのうち、第5図〜第9図は、加工体の形成工程の斜視
図、 第10図〜第23図は、前記加工体の加工工程の断面図。 第24図〜第28図は、前記加工体の加工工程の別例を示す
断面図。 1:ピン 2:ピン部材 3:頭部(ヘッド部材) 4:第2メッキ層 5:ロウ層 11′:板体(金属板部材) 13:第1メッキ層 14:加工体 18:凹陥部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】周面に第1メッキ層を有するピン部材の長
    さと実質的に同じ厚さに形成した金属製の板体に前記ピ
    ン部材が所定間隔で厚さ方向に貫通し配列された加工体
    を形成する工程と、 前記加工体における前記ピン部材の両端部周面の前記第
    1メッキ層をエッチングして凹陥部を形成し、該凹陥部
    に第2メッキ層を形成する工程と、 前記ピン部材の両端部及び前記第2メッキ層にロウ層を
    付着させて径大の頭部を形成する工程と、 前記ピン部材及び前記頭部を残して前記板体をエッチン
    グして前記第1メッキ層と共に所定厚さになるまで除去
    する工程と、 を含むことを特徴とする電気ピンの製造方法。
JP1049266A 1989-03-01 1989-03-01 電気ピンの製造方法 Expired - Lifetime JP2667491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1049266A JP2667491B2 (ja) 1989-03-01 1989-03-01 電気ピンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1049266A JP2667491B2 (ja) 1989-03-01 1989-03-01 電気ピンの製造方法

Publications (2)

Publication Number Publication Date
JPH02228055A JPH02228055A (ja) 1990-09-11
JP2667491B2 true JP2667491B2 (ja) 1997-10-27

Family

ID=12826031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1049266A Expired - Lifetime JP2667491B2 (ja) 1989-03-01 1989-03-01 電気ピンの製造方法

Country Status (1)

Country Link
JP (1) JP2667491B2 (ja)

Also Published As

Publication number Publication date
JPH02228055A (ja) 1990-09-11

Similar Documents

Publication Publication Date Title
US3781596A (en) Semiconductor chip carriers and strips thereof
CA1259425A (en) Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
JP2573016B2 (ja) マイクロ入出力ピンおよびその製造方法
JP2810101B2 (ja) 電気ピンおよびその製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US4587548A (en) Lead frame with fusible links
US6889428B2 (en) Method of manufacturing sheet material and method of manufacturing circuit device using the same
US6381837B1 (en) Method for making an electronic circuit assembly
JP2667491B2 (ja) 電気ピンの製造方法
EP0993042A2 (en) Manufacturing a semiconductor device using a film substrate
US7354797B2 (en) Method for producing a plurality of electronic devices
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JP4475761B2 (ja) 半導体パッケージ用絶縁フィルム及びその製造方法
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP6846484B2 (ja) 半導体装置用基板及びその製造方法、半導体装置
JP2600898B2 (ja) 薄型パッケージ装置
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPH03192793A (ja) 電気回路部品の実装方法
JP3021508B2 (ja) 導電突起の形成方法
JPH11289146A (ja) 複合配線材及びその製造方法
JPH01170035A (ja) マイクロ入出力ピンおよびその製造方法
JPS62224033A (ja) テ−プキヤリア装置
JPH03192795A (ja) 電気回路部品の実装方法