JPH036723A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 個々に電源装置を有する複数の装置の電源投入／切断時
におけるインタフェース回路を保護するバス制御方式に
関し、 少なくとも電源投入時のインタフェース回路の破防止を
可能にするバス制御方式を提供することを目的とし、 個別に電源装置を有する複数の装置がインタフェース回
路を介してインタフェースバスに接続されたシステムに
おいて、該複数の装置のいずれかが電源切断状態である
ことを示す信号を出力する手段と、該出力手段からの信
号に基づいて該インタフェースバスの信号を強制的に低
電位に保持する手段とを設け、該複数の装置のいずれか
が電源切断状態の際は該インタフェース回路に低電圧を
印加するように構成する。

〔産業上の利用分野〕

本発明は、個々に電源装置を有する複数の装置の電源投
入／切断時におけるインタフェース回路を保護するハス
制御方式に関する。

近年、小型化、省電力化の目的で相補型金属酸化膜半導
体（以下、０ＭＯ３という）技術の素子を採用する電子
機器が益々、増加している。

０ＭＯ３は供給電圧を超える電圧を加えると素子破壊が
起きるので、０ＭＯ３をインタフェース回路（ドライバ
／レシーバ）として使用することができるように電源投
入／切断時の電圧変動からＣＭＯＳドライバ／レシーバ
を保護する方式が望まれている。

〔従来の技術］ 第４図は従来例を示すブロック図、第５図は従来例のタ
イミング図である。全図を通じて同一符号は同一対象物
を示す。

第４図において、 装置機能を制御する基本部１ａと入出力装置等を制御す
る拡張部２ａとがドライバ／レシーバ（Ｄ／Ｒ１０ａ及
び２０ａ　）を介して共通バス３ａに接続されて装置の
機能を遂行する。基本部１ａ及び拡張部２ａはそれぞれ
の回路部に電源を供給する基本電源部及び拡張電源部を
有し、拡張電源部は基本電源部から制御されて基本電源
部より遅れて電源の投入／切断が行われる（第５図参照
）。共通バス３ａは伝送路の整合を図るためバスの両端
において終端抵抗が＋５ＶとＯＶ雷電圧接続されている
。

〔発明が解決しようとする課題〕

上記のように従来方法によると、第５図に示すように、
例えば、基本電源部の電源投入〜拡張電源部の電源投入
前の期間（Ｔｏｎ）の期間において、終端抵抗に接続さ
れた高レベル電位が共通バス３ａを経由して未だ電源投
入されない拡張部２ａに入力されるので、ドライバ／レ
シーバＤ／Ｒ２０ａは供給電圧よりも高い電圧を入力す
る（Ｔｏｆの期間においても同様にドライバ／レシーバ
Ｄ／Ｒ１０ａは供給電圧よりも高い電圧を入力する）こ
とになる。

従って、急激な電圧変化に弱いドライバ及びレシーバに
、例えば、小型化、低電力化を目的に０ＭＯ３を使用し
た場合には素子破壊をもたらし、０ＭＯ３をインタフェ
ース回路に採用できないという問題点があった。

本発明は、少なくとも電源投入時のインタフェース回路
の破防止を可能にするバス制御方式を提供することを目
的とする。

〔課題を解決するだめの手段］ 第１図は本発明の原理ブロック図を示す。

図において、 １．２は個別に電源装置を有し、インタフェース回路１
Ｏ１２０を介してインタフェースバス３に接続された複
数の装置、 ４は複数の装置１．２のいずれかが電源切断状態である
ことを示す信号を出力する手段、５は出力手段４からの
信号に基づいてインタフェースバス３の信号を強制的に
低電位に保持する手段である。

従って、複数の装Ｗ１．２のいずれかが電源切断状態の
際はインタフェース回路１０．２０に低電圧を印加する
ように構成されている。

〔作用〕

本発明によれば、個別に電源装置を有する複数の装置１
．２がインタフェース回路１０．２０を介してインタフ
ェースバス３に接続されたシステムにおいて、出力手段
４は複数の装置１．２のいずれかが電源切断状態である
ことを示す信号を出力し、保持手段５は出力手段４から
の信号に基づいてインタフェースバス３の信号を強制的
に低電位に保持するので、複数の装置１．２のいずれか
が電源切断状態の際はインタフェース回路１０．２０に
低電圧を印加することによって素子を保護することがで
きる。

〔実施例〕

以下、本発明の実施例を第２図及び第３図を参照して説
明する。全図を通じて同一符号は同一対象物を示す。第
２図で第１図に対応するものは一点鎖線で囲んである。

第２図の本発明の実施例を示すブロック図において、 基本部１ｂの基本電源部９１は、電源制御回路４ｂの制
御に基づいて、電源投入／切断をシーケンス制？ｆｆＩ
　Ｌ、て基本部１ｂの回路部に電源（＋５Ｖ等）を供給
すると共に拡張部２ｂの拡張電源部９２に電源投入／切
断を指示する信号及び基本部１ｂ及び拡張部２ｂの回路
部のりセントを指示する信号＊ＰＷＲ３Ｔを送出する。

信号＊ＰＷＲ３Ｔは、電源投入後の一定期間及び切断前
の一定期間に低レベルとなって回路部のリセットを指示
する。

拡張部２ｂの拡張電源部９２は、基本部１ｂの基本電源
部９１からの電源投入／切断信号に基づいて拡張部２ｂ
の回路部に電源を供給する。

クランプ回路５１及び５２は、信号＊ＰＷＲ３Ｔをイン
バータＩに入力し、オープンコレクタＯＣの出力を共通
バス３ｂの各信号に接続することによって、信号＊ＰＷ
Ｒ３Ｔが低レベルのときは共通バス３ｂの各信号を低レ
ベルにクランプする。

第３図の本発明の実施例のタイミング図を参照して本発
明の詳細な説明する。

■基本電源部９１の電源投入〜拡張電源部９２の電源投
入前の期間（Ｔ　ｏｎ　）では信号＊ＰＷＲＳＴが低レ
ベルであり、基本部１ｂのクランプ回路５１が共通ハス
３ｂを低レベルにクランプする。

■拡張基本電源部９２の電源投入後〜信号＊ＰＷＲ３Ｔ
の立上がりの期間（Ｔｃｏ）では同様にして、クランプ
回路５Ｉ及び５２が共に共通バス３ｂを低レベルにクラ
ンプする。

■信号＊ＰＷＲ３Ｔが高レベルとなる装置運用期間では
クランプ回路５１及び５２の出力は共に高レベルとなっ
て共通バス３ｂの電圧レベルはドライバの出力による。

■信号＊ＰＷＲ３Ｔの立下がり〜基本電源部９１の電源
切断の期間（Ｔｃｆ）ではクランプ回路５１及び５２が
共に共通ハス３ｂを低レベルにクランプする。

■基本電源部９１の電源切断〜拡張電源部９２の電源切
断の期間（Ｔｏｆ）では拡張部２ｂのクランプ回路５２
が共通バス３ｂを低レベルにクランプする。

従って、クランプ回路５Ｉ及び５２は基本電源部９工及
び拡張電源部９２の電源が共に投入されて定常状態なる
まで共通バス３ｂを低レベルにクランプして、終端抵抗
からの電圧が共通バス３ｂを経由して電源が投入されて
いないドライバ／レシーバＤ／Ｒ１０ａ又はＤ　／　Ｒ
２０ａに入力されるのを防止するように構成されている
。

本実施例においては、２台の装置が共通バス３ｂに接続
される例を示したが、共通バス３ｂに３台以上の装置が
接続される構成、また、１台の装置内で共通バス３ｂの
１信号線に複数のドライバ／レシーバが接続される構成
においても、信号＊ＰＷＲ３Ｔをクランプ回路５２に接
続し、その出力を共通バス３ｂの各信号に接続すること
によって、同様に本発明は適用することができ、同様な
作用及び効果を呈することはいうまでもない。

Ｃ発明の効果〕 以上説明したように本発明によれば、インタフェースバ
スに接続されたすべての装置に電源が投入されるまでハ
スの信Ｓを低レベルにクランプすることによってドライ
バ／レシーバに供給電圧より高い電圧が印加されるのを
防止するので、ドライバ／レシーバに小型化、省電力化
を目的とする半導体素子、例えば、ＣＭＯ３を使用する
ことができ、装置を小型化、低電力化することができる
という効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例を示すブロック図、第３図は本
発明の実施例のタイミング図、第４図は従来例を示すブ
ロック図、 第５図は従来例のタイミング図である。 図において、 １．２は装置、 １ｂは基本部、　　　　　２ｂは拡張部、３はインタフ
ェースバス、 ３ｂは共通バス、 ４は出力手段、　　　　４ｂは電源制御回路、１０ａ　
、２０ａ　はドライバ／レシーバ（Ｄ／Ｒ）、９１は基
本電源部、 ９２は拡張電源部、 ■はインバータ、 ０Ｃはオーブンコレクタ を示す。 ＄、＆：明ｎ厘理フ゛ロック図 第１図 ■ ■ ■ ■ ■ 本、亭巴明ｎ突たｆｉｌ　／）タイミンク図第３図 従来伊目計木７フ・口、７りロ 第４図 イ：Ｌ釆例の タイミック膳

Claims (1)

1. 【特許請求の範囲】 個別に電源装置を有する複数の装置（１、２）がインタ
   フェース回路（１０、２０）を介してインタフェースバ
   ス（３）に接続されたシステムにおいて、該複数の装置
   （１、２）のいずれかが電源切断状態であることを示す
   信号を出力する手段（４）と、該出力手段（４）からの
   信号に基づいて該インタフェースバス（３）の信号を強
   制的に低電位に保持する手段（５）とを設け、 該複数の装置（１、２）のいずれかが電源切断状態の際
   は該インタフェース回路（１０、２０）に低電圧を印加
   することを特徴とするバス制御方式。