JPH036652B2 - - Google Patents

Info

Publication number
JPH036652B2
JPH036652B2 JP55142246A JP14224680A JPH036652B2 JP H036652 B2 JPH036652 B2 JP H036652B2 JP 55142246 A JP55142246 A JP 55142246A JP 14224680 A JP14224680 A JP 14224680A JP H036652 B2 JPH036652 B2 JP H036652B2
Authority
JP
Japan
Prior art keywords
gas
film
substrate
hydrogen
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55142246A
Other languages
English (en)
Other versions
JPS5766625A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP55142246A priority Critical patent/JPS5766625A/ja
Publication of JPS5766625A publication Critical patent/JPS5766625A/ja
Publication of JPH036652B2 publication Critical patent/JPH036652B2/ja
Granted legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 本発明は、気相法により被膜を基板上に作製す
る装置に関する。
「従来の技術」 従来、被膜、例えば珪素を主成分とする被膜、
特に多結晶珪素被膜を作製しようとした場合、気
相法特に減圧気相法が知られている。この減圧気
相法は、本発明人の発明になるもので、特公昭51
−1389にすべて記されている。しかしこの減圧気
相法は、多量の基板上に大面積に均一な膜厚の被
膜を作製しようとするものであり、珪化物気体、
特にシランを0.1〜10torrの減圧状態で熱分解に
より基板上に形成させるもので、被膜の形成に必
要な温度は600〜900℃の高温であつた。しかしこ
の高温処理は、基板が半導体シリコンまたは珪素
の化合物である酸化珪素、窒化珪素等の耐熱セラ
ミツク材料にあつては許容されるが、基板がエポ
キシ、ガラエポ等の有機物または熱膨張係数をあ
る程度有する大型のわれやすい基板（例えばガラ
ス）またはこの基板上に導電性被膜をコーテイン
グした基板を用いる場合にはきわめて大きな欠点
となつた。
また他方、作製温度は室温〜300℃の低温であ
るが、一枚のみの基板で、かつその上に形成され
た被膜の膜厚がきわめて不均質な方法として反応
性気体に直接電気エネルギを与えて分解するグロ
ー放電法によるアモルフアス（非晶質）珪素被膜
（非晶質半導体を以下ASという）の作製方法が知
られている。これは〜２cm□または〜３cm□の基
板0.01〜10torr特に0.1〜1torrに減圧した水素と
珪化物気体、特にシランとを混合し、この混合気
体を反応炉内に導入し、かつその際基板の近傍で
水素またはシランに直接誘導エネルギを加えるこ
とによりグロー放電させて活性化させ、さらにそ
の活性化または分解された珪化物を基板上に被膜
形成させるものである。
しかしこの場合、被膜中に水素を多量に混入さ
せる必要があるため、キヤリアガスは100％の水
素であり、またシランも100％または水素、窒素、
アルゴンガスにて希釈したボンベを用いる方法が
知られている。
しかし前者の減圧多結晶半導体膜においては、
その被膜は単結晶と同じ緻密な結晶性を有し、か
つ各粒の粒界は結晶状の異方性のため、界面準位
を多大に有する電気的絶縁性となつていた。この
ため高濃度に不純物が添加されたP+またはN+型
の半導体を作り得ても、Ｐ、P-、Ｉ（真性）、
N-、Ｎ型の半導体を作ることは不可能であつた。
またグロー放電法によるASは原子間距離も結晶
配位もランダムであり、さらに効果により原子密
度も小さく、空〓（VOID）の多い抵抗率の高い
半導体膜しかできなかつた。
「発明の構成」 本発明はボイドの少ないまたはまつたくないも
ので、スパツタ効果をきわめて少なくまたは除去
する方法であつて、かつ多量生産が可能であり、
10〜20cm□の大面積の基板に均質に被膜を形成さ
せること、およびこの被膜の作製に必要な基板温
度は室温〜500℃で可能なことを大きな特徴とし
ている。
このために本発明は不活性気体、水素、窒素気
体または酸化物気体よりなるキヤリアガスをプラ
ズマ化せしめ、このプラズマ化された雰囲気に珪
化物またゲルマニユーム化物の反応性気体を導入
し、質量の大きい反応性気体が電気エネルギのみ
を受け運動エネルギを受けないようにして、その
化学的活性化または反応を行つた、いわゆる間接
的に質量の大きい気体を活性化させたものであ
る。さらに本発明は活性状態をこの反応性気体を
活性化またはイオン化したヘリユームまたはネオ
ンの如き不活性気体、水素、窒化物気体または酸
化物気体でつつむことにより保持し、かつこのヘ
リユーームまたはネオンが反応性気体の被形成面
上で均質に被膜化される作用実験的に見出した。
さらに、また、不活性気体、水素、窒化物気体
または酸化物気体等をマイクロ波誘導エネルギー
にて、活性化する領域の反応室壁を冷却すること
を特徴とする。
以下に実施例を図面に従つて説明する。
実施例 １ 基板は導体素基板（ステンレス、チタン、窒化
チタン、その他の金属）、半導体（珪素、ゲルマ
ニユーム）、絶縁体（アルミナ、ガラス、エポキ
シ、ポリイミド樹脂等の有機物）また複合基板
（絶縁板上に酸化インジウーム、ITO等の透明導
電膜が形成されたもの、絶縁基板上に選択的に導
体電極が形成されたもの、基板上にＰまたはＮ型
の半導体が単層に形成されたもの）を用いた。本
実施例のみならず、本発明のすべてにおいてこれ
らを総称して基板という。もちろんこの基板は可
曲性であつても、また固い板であつてもよい。
第１図において基板１はボート（例えば石英）
２に対して林立させた。
反応室３０は、反応性気体を導入するノズル１
７及びヘリユーム、ネオンの如き不活性気体、水
素、窒化物気体または酸化物気体を導入する導入
口３１を含む活性化室７を内部に有している。
反応室３０の外側には、基板を設置する場所に
対応させて、基板を加熱することができるように
抵抗加熱によりヒータ４が設けられている。本発
明では反応室３０内の活性化室を除いた空間を反
応空間３と呼ぶ。
基板は200μｍの厚さの10cmφを本実施例にお
いては用いた。この基板を反応室内の反応空間３
に置いた。
排気は１３よりニードルバルブ１４、ストツプ
バルブ１５を経、真空ポンプ１６によりなされ
る。反応性気体は１１または１２よりノズル１７
を経て活性化室の出口に近いところから反応室内
に導入させた。さらに水素１０、ヘリユーム如き
不活性気体９またはアンモニアの如き窒化物気体
または酸素の如き酸化物気体を８より導入した。
これらの気体よりなるキヤリアガスを活性化室７
にて化学的に活性化または分解しイオン化させ
た。このプラズマ状態の発生のため、高周波誘導
エネルギ５ここでは１〜10GHz、例えば2.46GHz、
のマイクロ波エネルギ源５により化学的に活性化
または分解させている。この科学的な活性化は
0.1〜100MHzの高周波でもよい。しかし例えば
13.56MHzに比べ2.46GHzはイオン化率が104〜105
倍も大きい。またかかるマイクロ波を用いると、
イオン化したキヤリアガスが電気エネルギのみで
あり、質量の大きい気体がプラズマ化に際し運動
エネルギを少ししか受けないためスパツタ効果の
防止に特に有効であつた。
この活性化したキヤリアガスよりの電気エネル
ギを活性化室の出口に近いところから供給された
質量の大きい反応性気体に１８の部分にて受け渡
し、重い質量の反応性気体を化学的に活性化また
は分解せしめる。
この時、反応性気体はノズル１７により18の領
域の中央部付近にて、活性化又は分解された気体
に包まれるように導入され、その領域18で活性化
された反応性気体が壁面に衝突することを防止し
た。
さらにまた、領域18及び、キヤリアガスが活性
化される活性化室の壁及び活性化室の入口近くの
反応室壁を冷却し、その部分に活性化された反応
性気体が形成されることを防止した。
反応性気体として、珪素の化合物気体、例えば
シラン（SinH2o+2）、ジクロールシラン
（SinH2Cl2）、弗化珪素また必要に応じて混入さ
れるＰまたはＮ型を示す価または価の不純物
等を用いた。また、ゲルマニユームにおいてはゲ
ルマン（GenHm）または弗化ゲルマニユームを
主として用いた。
反応室３０（活性化室７を含む）は10-4〜
10torr特に0.001〜5torrとした。化学的活性化を
被形成面より離れて行うに関しては、本発明人に
よる気相法に触媒を用いる方法がある。例えば特
公昭49−12033、特公昭53−14518、特公昭53−
23667、特公昭51−1389を参照。本発明はかかる
触媒気相法における触媒による活性化を積極的に
高周波誘導エネルギを利用して実施し、これによ
り化学的活性化または物理的な励起をより完全に
させたものである。
本実施例における反応性気体は珪化物気体１２
に対してはシラン（SinHm）、ジクロールシラン
（SiH2Cl2）、トリクロールシラン（SiHCl3）、四
塩化珪素（SiCl4）等があるが、取り扱いが容易
なシラン（モノシラン（SiHi4）又はポリシラン
（SinH2o+2）または会合シラン（SinHm）を総称
してここではシランという）を用いた。このシラ
ンを本発明においては10〜50％の濃度でヘリユー
ム希釈のボンベとした。100％のシランを用いて
もよい。このボンベの圧力は通常より２〜４倍も
高圧であり、100％にて５気圧、50％にて10気圧、
10％にて100気圧として高圧での会合化、重合化
反応を促進させた。キヤリアガスが水素である過
剰水素雰囲気では水素希釈としてもよい。価格的
にはジクロールシランの方が安価であり、これを
用いてもよい。
本実施例においては、Ｐ型の不純物としてボロ
ンをジボラン１５により1017cm-3〜1.0モル％の濃
度になるように加え、またＮ型の不純物としては
フオスヒン（PH3）を10cm-3〜2.0モル％の濃度に
なるように予めボンベ中にシランと同時に添加し
て調整して用いた。アルシン（AsH3）であつて
もよい。キヤリアガス１２は反応中はヘリユーム
（He）またはネオン（Ne）またはこれらの不活
性気体に水素を５〜30％混入させて用いたが、反
応開始の前後は低価格の窒素（N2）を液体窒素
により利用した。さらに添加物であるスズ
（Sn）、ゲルマニユーム（Ge）、炭素(C)、窒素
（N2）、鉛（Pb）はそれらの水素化物または塩化
物の気体を導入してもよい。これらの反応物が室
温付近にて液体の場合はヘリユームによりこの液
体をバブルして気化し、それをヘリユームにより
反応室３０に導入させた。
反応室３０は最初容器の内壁に付着した酸素等
を800〜1200℃に４により真空加熱して除去し、
その後排気口側より基板１を装着したボート２を
反応空間３に入れた。この後反応室３０を真空系
８により真空引きし、10-6torrにまでした。さら
にしばらくの間ヘリユームを９より流し、反応系
をパージした。またマイクロ波エネルギを活性化
室７に印加し、さらに反応性気体を１１，１２よ
り必要量を導入して領域18にてキヤリアガスより
電荷を受け、完全に混合して基板１に導いた。か
くするとSiH4のうち複数の近接した反応系の不
対結合手またはシランは活性化または分解して、
互いに共有結合し、エネルギ的に安定な結晶性を
飛翔中に得る。また逆に十分離れた不対結合手ま
たはシランは同極性の電荷を受けると互いに離間
し合うことがわかつた。特にシランのうち会合分
子（associated molecule）または重合分子
（polymerized molecule）はそれらのキヤリアガ
スより電気エネルギを受け、その全体が飛翔中に
より結晶化方向に移行する。
このシランに対し、キヤリアガスを水素枯渇雰
囲気であるHeの如き不活性気体とすると、その
結晶化傾向がさらに強まり、珪素の不対結合手は
互いに共有結合をすることが判明した。そして形
成される被膜は塊状のクラスタの積層した半導体
膜とすることができた。
またこのシランに対し、キヤリアガスを水素過
剰雰囲気である水素とすると、この活性化した水
素がシランの一部である珪素の不対結合手と結合
し、特に重合シランまたは会合シランをモノシラ
ンに代えて移行する。そのためアモルフアス化傾
向が強まり、非クラスタ状の半導体含とすること
ができた。またたとえ塊状であつてもそのクラス
タをTEM（透過電子顕微鏡）にて調べても、粒界
領域は100Å1μｍを有し、境界が不明確であつ
た。
被膜の成長速度は第２図に示してある。図面よ
り明らかなごとく、反応性気体を被形成面より10
cm〜３ｍ、例えば１ｍ近く離しても、キヤリアガ
スを全導入ガスの５〜99％例えば70％のヘリユー
ムまたはネオンとする場合は被膜が曲線２１の如
くに形成され、この被膜の均一度は形成された膜
厚が5000Åにてはロツト間、ロツト内のいずれに
おいても±２％以内であつた。このキヤリアガス
を同量の水素としたときは２２となり、また誘導
エネルギを加えないとシアンの分解温度（550℃）
以下では曲線２３となり、ほとんど被膜が形成さ
れなかつた。またヘリユームの中に水素（H2）
を15〜30％添加すると、被膜の均一度は±３〜４
％と悪くなつた。しかし塊状のクラスタの境界領
域はさらに漠然となり、巾広となつて準位をさら
に1/10にすることができた。
これらのことにより、基板のスパツタ効果を除
去することがきわめて重要であり、そのためには
本発明方法に示す如く、質量の大きい珪素の如き
反応性気体を水素、不活性気体その他の軽い質量
のキヤリアガスにより間接的に活性化することが
有効であつた。
この非単結晶構造は一般に多数の不対結合手が
あることが知られており、例えば本発明装置にお
いてキヤリアガスを窒素とした時、その再結合中
心の密度は1020〜1022cm-3と多い。またグロー放
電法を用いた結果においても1018〜1019cm-3を有
していた。このキヤリアガスをヘリユームまたは
水素とすると、基板のスパツタ効果を極力除去し
た本発明方法では、これらのガス特にヘリユーム
は被膜中を自由に動き得るため、不対結合手は活
性化されそれぞれ共有結合して中和される効果が
あつた。このため密度を５×1015〜５×1017cm-3
または１×1015〜1016cm-3に下げることができた。
またこの反応性気体を弗化珪素とすると、さら
にその再結合中心密度は1/3〜1/10に下げること
ができた。本発明はその思想において飛翔中に珪
素の不対結合手同士を互いに共有結合せしめるこ
と、および被形成面上に飛翔した珪素が既に形成
された半導体膜をスパツタして新たな不対結合手
やボイドを発生させることを禁止することを目的
している。このため形成された半導体膜中の水素
濃度は0.1〜10モル％であり、また500℃に加熱し
ても10％以下代表的には１％以下の密度上昇しか
なく、いわゆる従来のアモルフアス珪素が20〜30
モル％の水素を含有し、500℃アニールにより20
〜40％の高密度化をおこすこととはきわめて異な
る半導体膜であつた。
特にキヤリアの拡散長、移動度は本発明の半導
体では従来のアモルフアス半導体の200〜500Åに
比べて0.1〜100μｍとなり、ほぼ単結晶の理想状
態に近くなつた。
その結果、Ｐ型またはＮ型の半導体としての被
膜を単層に作ることも、PN結合、PIN接合、
PNPN接合、PNPN……PN接合等を多重に自由
に作ることもできた。このため本発明方法により
作られた被膜は半導体レーザ、発光素子さらに太
陽電池等の光電変換素子への応用が可能となつ
た。もちろんMIS型電界効果トランジスタ、集積
回路等にも応用でき、大きな価値を有している。
第１図のマイクロ波を利用する時は、マイクロ
波のエネルギはマグネトロン等を利用する。しか
し強いエネルギを出すことが実用上困難のため、
工業生産においてはこの基板より離れた位置での
活性化を１〜100MHzの高周波誘導エネルギを用
いて実施してもよい。
基板より離れた位置での高周波エネルギによる
反応性気体の活性化、励起または反応は、0.05〜
３ｍ、特に１〜1.5ｍ近く離れていても、系の圧
力が0.001〜10torrであればほとんど減少するこ
とはなかつた。
本発明の実施例では珪素を主体として記した。
しかしこの珪素に対し、窒素を添加してSi3N4-X
（０≦Ｘ＜４）またはキヤリアガスのアンモニア
を反応性気体の10〜100倍濃くして窒化珪素
（Si3N4）、珪素にゲルマニユームを添加して
SixGe1-X（０＜Ｘ＜１）、スズを添加して
SixSn1-X（０＜Ｘ＜１）、鉛を添加してSixPb1-X
（０＜Ｘ＜１）、酸素を添加してSiO2-X（０＜Ｘ＜
２）の如き混合物を作製してもよいことはいうま
でもない。またこれらＸの値によつてはSiのみで
はなくGe、Sn等が形成される こともあり得る。またこれらの半導体に対し、Ｐ
またはＮ型の不純物を同時に混入させることも、
その目的によつてなされ、特にＰ型の不純物とし
てＢに加えて導電性不純物のIn、Znを添加し、
またＮ型の不純物としてのＰに加えてSb、Teま
たはSeを添加して不純物の活性度を向上させて
もよい。
本発明において、キヤリアガスとしての不活性
ガスはヘリユームまたはネオンに限定した。それ
はヘリユームの電離電圧が24.57eV、ネオンのそ
れが21.59eVであり、その他の不活性気体である
Ar、Kr、Ｎの質量が大きいため基板表面をスパ
ツタ（損傷）させてしまうに加えて電離電圧が10
〜15eVと前二者に比べて大きい。その結果、こ
のHeまたはNeのみが電離状態を長く持続し、か
つその所有する活性エネルギが大きく、被形成面
にての反応生成物の被膜化に際し、均一に被膜化
させ、かつ反応性気体の実質的な平均自由工程を
大きくさせているものと推定される。これらは実
験事実より得られたもので、特にヘリユームは本
発明装置の如く大型の10〜30cm□の基板上に半導
体被膜を均一に作製せんとした時、反応性気体を
離れた位置で活性に必要なチヤンバを実用上許容
できる程度に小さく作つておいても均一度が高い
という大きな特徴を有していた。
本発明において、基板の温度は反応性気体の分
解温度（例えばシランでは550℃）より低い温度
とした。しかしそれより高く500℃以上とし、単
結晶性半導体を基板上に成長せしめ、特に単結晶
膜の成長のおこらない温度即ち400〜700℃として
基板上にて珪素の成長を促す柱状の塊を有するセ
ミアモルフアス構造としてもよい。
本発明の実施例では被膜は半導体であることを
主として記してある。しかし導体特に透明電極を
構成させるスス、インジユームまたはアンチモン
の酸化物、窒化物を一重または多重に形成させる
ための被膜形成に対しても有効である。その時は
それらのハロゲン化物例えば塩化スズ（SnCl4）、
塩化インジユーム（InCl3×H2O）の液体をヘリ
ユームにてバブルし、気化、霧化した反応性気体
を高周波誘導炉にて化学的に活性化して、離れた
位置にある被膜表面上に被膜として作製してもよ
い。特に太陽電池等の光を利用する半導体装置の
一方または双方の電極にするためには、本発明に
おいては半導体層を形成する前または半導体層を
本発明方法により形成してしまつた後にこれら透
明の導電膜被膜を連続的に作製することが可能で
あり、工業的に一貫した流れ作業が可能となる。
また透明の導電性被膜としては、酸化物ではな
く窒化物、例えば窒化チタン、窒化タンタル、窒
化スズ、窒化インジユームまたはこれらの混合物
等を用いてもよい。この時は反応性気体として塩
化物のチタン、タンタル、スズ等とアンモニアの
如き窒化物気体とを反応させればよい。
基板においては実施例１に示したが、これは実
施例２においても同様であるが、これ以外に
GaAs、GaAlAs、BP、CdS等の化合物半導体で
あつてもよいことはいうまでもない。
本発明で形成された半導体または導体被膜特に
珪素を主成分とする半導体被膜に対しフツトエツ
チ技術を用いて選択的にＰまたはＮ型の不純物を
注入または拡散してPN接合を部分的に作り、必
要に応じて部分的にレーザアニールを施し、この
接合を利用してトランジスタ、ダイオード、可視
光レーザ、発光素子または光電変換素子を作つて
もよい。特にエネルギバンド巾をＷ−Ｎ（WIDE
TO NALLOW）としたＷ側（２−3eV）、Ｎ側
（１〜1.5eV）としたPIN、MINPN接合、PNPN
接合、MIPN接合はその上面に本発明方法による
透明の導電性電極を形成し、反射防止膜の効果も
かねているため光電変換効率を15〜30％にまで向
上させることができ、工業的に重要である。
【図面の簡単な説明】
第１図は本発明の半導体被膜、特に珪素被膜を
形成するための製造装置の実施例である。第２図
は本発明方法によつて得られた被膜の特性であ
る。

Claims (1)

    【特許請求の範囲】
  1. １ 減圧状態に保持可能な反応室と、前記反応室
    内の活性化室において、不活性気体、水素、窒化
    物気体または酸化物気体に対しマイクロ波の周波
    数の誘導エネルギーを供給し、前記気体を活性化
    する手段と、前記被形成面より離れた活性化室壁
    を含む反応室壁を冷却する手段と、活性化室の出
    口に近い所に、活性化されていない反応性気体を
    導入する手段とを有する被膜作製装置。
JP55142246A 1980-10-11 1980-10-11 Manufacture of film Granted JPS5766625A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55142246A JPS5766625A (en) 1980-10-11 1980-10-11 Manufacture of film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55142246A JPS5766625A (en) 1980-10-11 1980-10-11 Manufacture of film

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP61310494A Division JPS62169324A (ja) 1986-12-24 1986-12-24 被膜作製方法
JP61310495A Division JPS62169325A (ja) 1986-12-24 1986-12-24 被膜作製方法

Publications (2)

Publication Number Publication Date
JPS5766625A JPS5766625A (en) 1982-04-22
JPH036652B2 true JPH036652B2 (ja) 1991-01-30

Family

ID=15310837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55142246A Granted JPS5766625A (en) 1980-10-11 1980-10-11 Manufacture of film

Country Status (1)

Country Link
JP (1) JPS5766625A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159167A (ja) * 1983-03-01 1984-09-08 Zenko Hirose アモルフアスシリコン膜の形成方法
DE3429899A1 (de) * 1983-08-16 1985-03-07 Canon K.K., Tokio/Tokyo Verfahren zur bildung eines abscheidungsfilms
US4759947A (en) * 1984-10-08 1988-07-26 Canon Kabushiki Kaisha Method for forming deposition film using Si compound and active species from carbon and halogen compound
US4726963A (en) * 1985-02-19 1988-02-23 Canon Kabushiki Kaisha Process for forming deposited film
JPS61223756A (ja) * 1985-03-28 1986-10-04 Canon Inc 複写装置
US5244698A (en) * 1985-02-21 1993-09-14 Canon Kabushiki Kaisha Process for forming deposited film
US4818563A (en) * 1985-02-21 1989-04-04 Canon Kabushiki Kaisha Process for forming deposited film
US4853251A (en) * 1985-02-22 1989-08-01 Canon Kabushiki Kaisha Process for forming deposited film including carbon as a constituent element
US4801468A (en) * 1985-02-25 1989-01-31 Canon Kabushiki Kaisha Process for forming deposited film
JP2537175B2 (ja) * 1985-03-27 1996-09-25 キヤノン株式会社 機能性堆積膜の製造装置
JPH07101751B2 (ja) * 1985-03-28 1995-11-01 キヤノン株式会社 光起電力素子の製造方法
KR910003169B1 (ko) * 1985-11-12 1991-05-20 가부시끼가이샤 한도다이 에네르기 겐뀨소 반도체 장치 제조 방법 및 장치
JPH0647727B2 (ja) * 1985-12-24 1994-06-22 キヤノン株式会社 堆積膜形成法
JPH084071B2 (ja) * 1985-12-28 1996-01-17 キヤノン株式会社 堆積膜形成法

Also Published As

Publication number Publication date
JPS5766625A (en) 1982-04-22

Similar Documents

Publication Publication Date Title
US4461783A (en) Non-single-crystalline semiconductor layer on a substrate and method of making same
JPS6237527B2 (ja)
US4398343A (en) Method of making semi-amorphous semiconductor device
JPH036652B2 (ja)
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US5382550A (en) Method of depositing SiO2 on a semiconductor substrate
US4464415A (en) Photoelectric conversion semiconductor manufacturing method
KR840002468B1 (ko) 실리콘 함유층의 제조 공정
JPS5895550A (ja) 非単結晶半導体層形成用装置
JPH0325929B2 (ja)
JPS6243536B2 (ja)
JPH0325928B2 (ja)
JPS5856415A (ja) プラズマ気相法
JPH0324053B2 (ja)
JP2639616B2 (ja) 半導体被膜形成方法
JPS62169325A (ja) 被膜作製方法
JPS6236632B2 (ja)
JPS62169324A (ja) 被膜作製方法
JPH0424432B2 (ja)
JP2573125B2 (ja) 高圧容器に容れられた半導体製造用ガス
JPH0337731B2 (ja)
Tedrow et al. Plasma-enhanced chemical vapor deposition
JP2592365B2 (ja) 被膜作製方法
JP2547741B2 (ja) 堆積膜製造装置
JPS6318856B2 (ja)