JPH0337248B2 - - Google Patents

Info

Publication number
JPH0337248B2
JPH0337248B2 JP13824682A JP13824682A JPH0337248B2 JP H0337248 B2 JPH0337248 B2 JP H0337248B2 JP 13824682 A JP13824682 A JP 13824682A JP 13824682 A JP13824682 A JP 13824682A JP H0337248 B2 JPH0337248 B2 JP H0337248B2
Authority
JP
Japan
Prior art keywords
film
metal film
resist film
metal
unnecessary portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13824682A
Other languages
English (en)
Other versions
JPS5927407A (ja
Inventor
Seiko Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP13824682A priority Critical patent/JPS5927407A/ja
Publication of JPS5927407A publication Critical patent/JPS5927407A/ja
Publication of JPH0337248B2 publication Critical patent/JPH0337248B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

【発明の詳細な説明】 この発明は、表示用電極の形成方法に関する。
一般に、表示セルには表示を制御するための表
示用電極が設けられている。例えば、ドツト表示
を行なう液晶表示セルにあつては、液晶を介して
対向配置される一対のガラス基板1,2のうち一
方のガラス基板1の内面には、第1図aに示すよ
うに横方向に延びる帯状電極3が透明な導電材で
形成され、また他方のガラス基板2の内面には第
1図bに示すように縦方向に共通接続された複数
のドツト電極4が透明な導電材で形成されてい
る。そして、このドツト電極4を有するガラス基
板2にあつては、電気的導通性を向上させるた
め、第2図に示すように、ドツト電極4及びその
リード4a上にクロム(Cr)、ニツケル(Ni)等
の金属からなる金属リード5を形成している。
然るに、このように金属リード5を有する表示
用電極を形成する場合、従来においては、ガラス
基板2な表面に酸化インジウム(In2O3)等の透
明用導電膜を形成し、この透明導電膜上にクロ
ム、ニツケル等の金属膜を蒸着形成し、更にこの
金属膜上にフオトレジスト膜を塗布形成し、この
後、フオトレジスト膜をリードパターンに対応し
て露光し、現像により上記リード部に対応しない
箇所のフオトレジスト膜を除去し、この除去した
部分に対応する金属膜のみをエツチングにより除
去することにより、まず、金属膜からなる金属リ
ード5を形成し、この後再び、金属リード5及び
透明導電膜上にフオトレジスト膜を塗布形成し、
電極パターンに対応させて露光し、現像により電
極パターンに対応しない不要部分のフオトレジス
ト膜を除去し、エツチングにより更に透明導電膜
の不要部分を除去することにより、パターン電極
及び金属リード5を形成していた。
しかしながら、ドツト表示パターンが微細な電
極を形成する場合、塵や埃等によりドツト電極4
とリード4aとの間の微細な部分(絶縁部)にエ
ツチング不良を起し、その間が短絡する危険性が
極めて高かつた。
そこで、この短絡部分を除去する手段として、
レーザ光線でカツトすることも考えられるが、こ
のためには特殊な装置が必要となり、しかも高価
なものとなり、また短絡部分を捜し見つける作業
には多大な労力を必要とする。
この発明は、上述の事情を背景になされたもの
で、その目的とするところは、特殊な装置を必要
とせず、短絡部分を容易かつ確実に除去するよう
にした表示用電極の形成方法を提供することにあ
る。
以下、この発明に係る表示用電極形成方法を第
3図を参照して説明する。まず、第3図イに示す
ように、透明ガラス基板10の表面に透明な金属
性導電膜11を形成し、この導電膜11上に不透
明な金属膜12を形成し、更にこの金属膜12を
洗浄してその上にフオトレジスト膜13を塗布形
成する。
そして、フオトレジスト膜13を表示用電極及
びそのリードのパターンに対応させて露光し、現
像によりフオトレジスト膜13の不要部分(電極
パターンに対応しない部分)を除去する。第3図
ロはこの状態を示したもので、このとき、フオト
レジスト膜13がネガタイプのものである場合に
は、未露光部のフオトレジストが除去され、また
ポジタイプのものである場合には、露光部のフオ
トレジストが除去される。
このようにして不要部分のフオトレジスト膜1
3を除去した後は、フオトレジスト膜13を硬化
し、エツチング液によるエツチングで、フオトレ
ジスト膜13が取り除かれた箇所の金属膜12及
び導電膜11を除去する。第3図ハはこの状態を
示したもので、金属膜12及び導電膜11は電極
パターンに応じた個所が残るようになる。
その後、残留するフオトレジスト膜13を第3
図ニに示すように剥離し洗浄する。この場合、第
3図ニは導電膜11間の絶縁部A、Bに短絡を生
じなかつた場合を示したが、この絶縁部A、Bが
微細であると、塵や埃等によるエツチング不良を
起し、短絡することがある。したがつて、その後
再び第3図ホに示すように、基板10の表面に金
属膜12の上からフオトレジスト膜14を形成す
る。第3図ホは短絡部Cが形成された状態を示
し、この場合、フオトレジスト膜14が形成され
た後に、基板10の裏面側(矢印方向)からその
全面を露光する。これによつて、フオトレジスト
膜14は透明な基板10及び導電膜11を介して
露光されるが、金属膜12に対応する部分は光が
透過しないので、露光されず、未露光部となる。
このため、フオトレジスト膜14がポジタイプの
ものであれば、現像により露光部が除去され、第
3図ヘに示すようになる。
このようにして基板10の裏面側から露光を行
つて現像すると、フオトレジスト膜14は金属膜
12が露光用のマスクとなるので、そのパターン
に応じて除去される。その後、第3図トに示すよ
うに導電膜11をエツチングすると、短絡部Cが
除去される。続いて、残留するフオトレジスト膜
14を第3図チに示すように剥離し洗浄すると、
短絡部分のない透明電極15が形成される。
第3図リ〜ヲは、金属リードの製造過程を示し
ている。すなわち、金属膜12の上から基板10
の表面に再びフオトレジスト膜16を形成し、そ
してこのフオトレジスト膜16をリードパターン
に対応させて露光し、現像により第3図ヌに示す
ようにフオトレジスト膜16の不要部分(リード
パターンに対応しない部分)を除去する。この
後、エツチング液にてエツチングし、フオトレジ
スト膜16が取り除かれた箇所の金属膜12のみ
を除去する。この後、フオトレジスト膜16を剥
離し洗浄すると、第3図タに示すように透明電極
15上のリード部に金属膜12の金属リード17
が形成される。
なお、この発明は、上記実施例に限定されず、
この発明を逸脱しない範囲内において、種々変形
応用可能である。
以上、説明したようにこの発明に係る表示用電
極の形成方法によれば、2度パターニングを行う
ようにしたので、1度目のパターニングで短絡し
た部分が2度目のパターニングで除去されるよう
になり、この結果、透明電極15が精度良く形成
される。したがつて、短絡部分を捜し見つける面
倒なチエツク作業が不要となり、また特殊な装置
も必要としないので、容易かつ安価な方法で短絡
部分を除去することができる。また、2度目のパ
ターニングは、基板の表面に金属膜の上からレジ
スト膜を形成して基板の裏面側から露光するよう
にしたから、金属膜が露光用のマスクとなつてマ
スク合せが不要となり、この結果、より一層容易
かつ安価なものとなる。
【図面の簡単な説明】
第1図は液晶セルを示し、第1図aはその帯状
電極の平面図、第1図bはドツト電極の平面図、
第2図は第1図a,bの要部断面図、第3図イ〜
ヲはこの発明に係る表示用電極の形成方法におけ
る製造過程図である。 10……基板、11……導電膜、12……金属
膜、13,14,16……フオトレジスト膜、1
5……透明電極、17……金属リード。

Claims (1)

    【特許請求の範囲】
  1. 1 透明基板の表面に透明な導電膜を形成する導
    電膜成形工程と、この導電膜上に不透明な金属膜
    を形成する金属膜成形工程と、この金属膜上にレ
    ジスト膜を塗布形成する第1のレジスト膜成形工
    程と、このレジスト膜を電極パターンに対応させ
    て露光したのち不要部分のレジスト膜を除去する
    第1の露光・現像工程と、この後に金属膜及び導
    電膜をエツチングし電極パターンに対応しない不
    要部分の金属膜及び導電膜を除去する第1のエツ
    チング工程と、この後に残留するレジスト膜を剥
    離する第1の剥離工程と、その後再びレジスト膜
    を金属膜の上から塗布形成する第2のレジスト膜
    成形工程と、この後に透明基板の裏面側からその
    全体を露光したのち不要部分のレジスト膜を除去
    する第2の露光・現像工程と、この後に導電膜を
    エツチングし金属膜パターンに対応しない不要部
    分の導電膜を除去する第2のエツチング工程と、
    この後に残留するレジスト膜を剥離する第2の剥
    離工程と、その後に再びレジスト膜を金属膜上か
    ら塗布形成する第3のレジスト膜成形工程と、こ
    のレジスト膜をリードパターンに対応させて露光
    したのち不要部分のレジスト膜を除去する第3の
    露光・現像工程と、この後に金属膜をエツチング
    しリードパターンに対応しない不要部分の金属膜
    を除去する第3のエツチング工程とを有する表示
    用電極の形成方法。
JP13824682A 1982-08-09 1982-08-09 表示用電極の形成方法 Granted JPS5927407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13824682A JPS5927407A (ja) 1982-08-09 1982-08-09 表示用電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13824682A JPS5927407A (ja) 1982-08-09 1982-08-09 表示用電極の形成方法

Publications (2)

Publication Number Publication Date
JPS5927407A JPS5927407A (ja) 1984-02-13
JPH0337248B2 true JPH0337248B2 (ja) 1991-06-05

Family

ID=15217480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13824682A Granted JPS5927407A (ja) 1982-08-09 1982-08-09 表示用電極の形成方法

Country Status (1)

Country Link
JP (1) JPS5927407A (ja)

Also Published As

Publication number Publication date
JPS5927407A (ja) 1984-02-13

Similar Documents

Publication Publication Date Title
JP4246298B2 (ja) 液晶ディスプレイパネルの製造方法
JP4674926B2 (ja) 液晶ディスプレイパネル及びその製造方法
US4371598A (en) Method for fabricating aligned patterns on the opposed surfaces of a transparent substrate
JPH0337248B2 (ja)
JPH0136557B2 (ja)
JPH022519A (ja) 液晶表示素子の製造方法
JPS5927408A (ja) 表示用電極の形成方法
JPH043044B2 (ja)
JP3371223B2 (ja) 液晶パネルの配線パターン形成方法
JPS5814568A (ja) 薄膜トランジスタマトリツクスアレイの製造方法
JP2565601B2 (ja) 薄膜パターン形成方法
JPH022522A (ja) Tftパネルの製造方法
JPS62260155A (ja) 薄膜パタ−ンの補修方法
JPH01151237A (ja) 透明導電性膜のエツチング方法
JP3003119B2 (ja) 表示素子用電極板およびその製造方法
JPH0381734A (ja) 表示パネルの電極形成方法
JPH0582962A (ja) プリント配線板の製造方法
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JP2999320B2 (ja) 透明パネルの両面に透明膜パターンを形成する方法
JPH05313347A (ja) レジストパターン形成方法
JPH0844037A (ja) 金属メッキマスクパターン
JPS60253231A (ja) 電極パタ−ンの形成方法
JPH0361931B2 (ja)
JPS63291428A (ja) 転写用バンプの形成方法
JPS6146520Y2 (ja)