JP2565601B2 - 薄膜パターン形成方法 - Google Patents

薄膜パターン形成方法

Info

Publication number
JP2565601B2
JP2565601B2 JP7567891A JP7567891A JP2565601B2 JP 2565601 B2 JP2565601 B2 JP 2565601B2 JP 7567891 A JP7567891 A JP 7567891A JP 7567891 A JP7567891 A JP 7567891A JP 2565601 B2 JP2565601 B2 JP 2565601B2
Authority
JP
Japan
Prior art keywords
pattern
thin film
resist
resist pattern
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7567891A
Other languages
English (en)
Other versions
JPH04286337A (ja
Inventor
佳朗 三上
祐二 森
和弘 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTC KK
Original Assignee
GTC KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTC KK filed Critical GTC KK
Priority to JP7567891A priority Critical patent/JP2565601B2/ja
Publication of JPH04286337A publication Critical patent/JPH04286337A/ja
Application granted granted Critical
Publication of JP2565601B2 publication Critical patent/JP2565601B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば薄膜トランジス
タの製造に必要な薄膜パターンの形成方法に関する。
【0002】
【従来の技術】液晶表示装置を初めとして、平面表示デ
バイスには様々なものが知られている。中でもアクティ
ブマトリクス液晶ディスプレイは薄膜トランジスタある
いはその他の非線形素子を配置した一対の基板に液晶材
料を挾持した構成を有するディスプレイである。
【0003】アクティブマトリクス液晶ディスプレイは
表示面が曲面であるCRTに比べて、完全な平面で表示
できる。従って、表示の歪みや、ぶれがなく、スペース
ファクタに優れる特徴を有する。また、平面ディスプレ
イの中でもアクティブマトリクス液晶ディスプレイは表
示のコントラスト比が高く、カラー表示が可能であり、
また駆動電圧が20V程度と比較的低い為、コンピュー
タなどの表示部として好適である。
【0004】このアクティブマトリクス液晶ディスプレ
イを製造する為には、ガラス基板上に数ミクロン幅の微
細パターンを繰返し製作する必要がある。現在は、LS
Iの製造と同様に、ホトレジストとホトマスクを用いた
パターニングプロセスを繰返す方法を使用している。L
SIの製造工程では、1枚のSi基板上に同時に多数の
LSIチップを作り込み、チップ完成後にチップ毎に切
離し、良品のみを取り出して使用している。これに対
し、アクティブマトリクス液晶ディスプレイは1枚のガ
ラス基板上に多数の画素と呼ばれる表示領域を同時に作
成し、全体として1枚のディスプレイを構成している。
従って、全ての画素が動作しなくては良品とならない。
よって、完全なディスプレイを得る為には極めて低い欠
陥率が必要である。しかも、基板のサイズがLSIでは
6″〜8″程度であるのに対し、アクティブマトリクス
液晶ディスプレイでは、10″〜14″と大きく、さら
に大型化、高精細化が求められている。
【0005】基板上へのパターン形成工程では、ホトリ
ソグラフィーと呼ばれるパターニング工程が通常使われ
る。以下にその概略を述べる。蒸着した半導体、絶縁
体、または導体薄膜上にホトレジストと呼ばれる感光性
樹脂を全面に塗布し、これにホトマスクを用いて特定の
パターン部にのみ光を当て感光させる。この時、ホトレ
ジストは光化学変化を起こし、感光部と、非感光部とで
特定の溶媒に対する溶解度が変化する。その後、現像液
と呼ばれる溶媒で洗浄すると、感光部又は非感光部のみ
のホトレジストが溶け去る。この状態で、ドライまたは
ウエットエッチングを施し、ホトレジストに被われてい
ない部分の薄膜を取り去る。その後、残ったホトレジス
トを除去することによって、1回分のホトリソグラフィ
ーと呼ばれるパターニング工程が完了する。
【0006】しかしながら、この方式は、大面積基板を
用いる場合、マスク及び感光プロセスをステッパ方式と
呼ばれる分割露光方式により実現している為に、露光工
程のスループットに問題が生じ易かった。
【0007】
【発明が解決しようとする課題】そこで、大面積基板上
のレジストパターンを印刷により形成することが考えら
れている。特願平02−212324号によれば、薄膜
トランジスタの製造に関して、レジストパターンを印刷
により形成し、またレジストパターンがその大部分を残
し、微小面積のみを剥離する場合、レジストにネガレジ
ストを用いることにより高精度化の向上を狙っている。
【0008】凸版印刷、あるいは凹版印刷では、比較的
微細なパターンは形成できるものの、レジストパターン
を被印刷物に転写する際に、版からレジストパターンが
完全に剥がされるわけではなく、一部が版に残ってしま
い、版から被印刷物を引き剥がす際、版の上のレジスト
の一部は微小なしぶきとなり、レジストが周囲に飛散す
ることがある。この様子を図5に示す。印刷パターン2
3の周囲にレジスト飛沫24が付着している。このレジ
スト粒子が被印刷物上に付着すると、余分なパターンが
基板上に残存し、このパターン通りに薄膜がパターンニ
ングされてしまう。
【0009】TFT基板画素部において、透明な表示電
極上にレジスト飛沫が発生した場合を図6(平面図)に
示す。基板31上で、走査電極32と信号電極34が層
間絶縁層33を介して交差している。また走査電極32
と信号電極34の交点近傍にTFT42と表示電極41
が配置している。そして、信号電極34の形成時のレジ
スト飛沫による電極薄膜が表示電極41内部に電極薄膜
等43として島状に残っている。この部分は本来表示部
として光が透過する部分であるが、不透明な電極薄膜島
43部分は光が透過しないため開口率を低下させ、表示
を暗くする原因となる。この部分の断面図を図7(図6
におけるC−D断面図)に示す。正常ならば透明な表示
電極41の全面が基板31と接しているが、電極薄膜島
43が基板31と表示電極41の間に介在し、この部分
の表示部は不透明となる。この結果、画素部はショート
や、開口率の低下など、表示欠陥の原因となる。
【0010】また、大面積のレジストパターンを作る際
には、レジストに含まれる気泡などの為、レジストが付
着しない微小領域すなわちピンホールが形成されること
がある。この様子を図8に示す。印刷面積の大部分を占
める印刷パターン21中には多数のピンホール22が存
在している。このままエッチングすると、レジストパタ
ーンのピンホール22は薄膜パターンのピンホールとな
り、層間ショートを起こす為、表示欠陥の原因となる。
【0011】例えば、TFT−LCD基板におけるピン
ホールの発生例を図9に示す。TFT−LCD基板の走
査電極32と信号電極34が層間絶縁膜33によって電
気的に絶縁されて交差している。そして、層間絶縁膜3
3をパターンニングする際、交叉部にピンホール35が
発生すると、絶縁が破れ、走査電極32と信号電極34
とが接触し、ショートが発生する。このショート部分の
断面図を図10(図9におけるA−B断面図)に示す。
本来、層間絶縁膜33により走査電極32と信号電極3
4とは絶縁分離されている。しかし層間絶縁膜33のピ
ンホール35により、走査電極32と信号電極34とが
直接接触してしまい、表示上は線欠陥となって見える。
【0012】このように凸版あるいは凹版印刷法で表示
画素部あるいは周辺駆動回路などの薄膜パターニングの
際には、レジスト飛沫や、ピンホールによる欠陥が発生
する問題があった。
【0013】本発明は上記課題を解決するためになされ
たもので、各薄膜に微細かつ欠陥の少ない印刷レジスト
パターンを形成し、このレジストパターンを用いて高精
度、高スループットな薄膜パターンの形成方法を提供す
るものである。
【0014】
【課題を解決するための手段】上記目的は微細パターン
の印刷に適した印刷法と、ピンホールが少なく、大面積
の塗りつぶし印刷に適した印刷法とを組合わせ、異なっ
た2つの方法で印刷を行うことによって達成される。
【0015】請求項1記載の薄膜パターン形成方法は、
ホール部を有する薄膜パターン形成方法において、 基板上に薄膜を被覆し、 その表上にホール部よりも大きい窓部を有する第1レ
ジストパターンをスクリーン印刷法により形成し、 さらにホール部を除いて、少なくとも前記窓部全面に
第2レジストパターンを凹版印刷法あるいは凸版印刷法
により形成し、 エッチングをしてホール部の薄膜を除去し、 その後、レジストパターンを除去することを特徴とす
るものである。
【0016】請求項記載の薄膜パターン形成方法は、 基板上に薄膜を被覆し、 その表上に、目標パターンよりも大きい窓部を有する
第1レジストパターンをスクリーン印刷法により形成
し、 さらに前記窓部内の目標パターン部に目標レジストパ
ターンを凹版印刷法あるいは凸版印刷法により形成し、 上記レジストパターンの形成された基板上に露光、現
像を行ない、第1レジストパターンを除去し、 さらにエッチングをして目標パターン部以外の薄膜を
除去し、 その後、目標レジストパターンを除去することを特徴
とするものである。
【0017】請求項記載の薄膜パターン形成方法は、
請求項記載の薄膜パターン形成方法において、第1レ
ジストパターンがポジレジストからなり、目標レジスト
パターンがネガレジストからなることを特徴とするもの
である。
【0018】
【作用】基板上の薄膜にレジストパターンを形成する
際、寸法精度は低いが、大面積遮蔽性の高いスクリーン
印刷方法(第1印刷法)で第1レジストパターンを形成
し、さらに、寸法精度の高い凹版印刷法あるいは凸版印
刷法(第2印刷法)で第2レジストパターンを形成す
る。この2つのレジストパターンを組み合わせること
で、ピンホールの発生を抑えつつ精度の高い薄膜パター
ンを形成することができる。
【0019】あるいは、基板上の薄膜にレジストパター
ンを形成する際、寸法精度は低いが、大面積遮蔽性の高
いスクリーン印刷方法(第1印刷法)で第1レジストパ
ターンを形成し、さらに、寸法精度の高い凹版印刷法あ
るいは凸版印刷法(第2印刷 法)で、目標レジストパタ
ーンを形成する。そして、露光ないし現像して第1レジ
ストパターンのみを除去する。この時、第2印刷法でレ
ジストパターンを形成する際に生じる飛散レジスト粒子
は第1レジストパターンとともに除去できる。その後に
エッチングをしてパターニングすることにより、飛散レ
ジスト粒子による欠陥のない薄膜パターンを形成するこ
とができる。
【0020】
【実施例】以下本発明を実施例を用いて説明する。 (実施例1) 図1を用いて実施例1を説明する。実施例1では図1
(e),(j)に示すように、中央にホール部56を有
する薄膜パターンの形成を目的とする。最初に、基板上
に薄膜を形成する。図1中、(a)と(f)は基板51
上に薄膜52を蒸着法又はCVD法又はめっき等の方法
によりほぼ全面に被覆した状態の平面図と断面図であ
る。次に、図1(b)、(g)のように薄膜52上に大
面積印刷時にピンホールの少ないスクリーン印刷による
第1印刷法により目標とするパターンの大部分をカバー
する第1レジストパターン53を形成する。この第1レ
ジストパターン53はホール部56よりも大きい窓部5
5を有する。
【0021】次に微細パターンの印刷が可能な凹印刷
法等の第2印刷法により、目標とするホール部56を形
成するレジストパターンである第2レジストパターン5
4を印刷する。この時、第2レジストパターン54の外
周部を第1レジストパターン53の窓部55よりも大き
くし、外周部を第1レジストパターンと重ねて印刷す
る。この時の平面図を(c)、断面図を(h)に示す。
この第1レジストパターン53と第2レジストパターン
54を重ね合せることにより、全体として目的のレジス
トパターン57が形成できる。
【0022】このレジストパターン57の形成された基
板をウエット又はドライエッチング法により薄膜52を
図1(d),(j)のように選択的にエッチングする。
その後レジストパターン57を除去すればピンホールの
発生を少なくホール部56の形成された薄膜を形成する
ことができる。この時のプロセスフローチャートを図3
に示す。
【0023】この実施例1の薄膜パターンの形成方法に
よれば、大面積のレジストパターンを作成する場合にお
いても、印刷面積の大部分をピンホールの発生率の少な
いスクリーン印刷(第1印刷法)で印刷し、その後に、
微細なパターン印刷の可能な凹版印刷あるいは凸版印刷
(第2印刷法)を組み合わせて使用するものなので、ピ
ンホールの発生を極力抑えることができる。従って、こ
の薄膜パターンの形成方法で作成された薄膜トランジス
タを用いる液晶表示装置では層間ショート及び表示欠陥
が起りにくい。
【0024】次に実施例2を図2を用いて説明する。こ
の実施例2は、基板上の微小領域にレジストパターンを
形成する場合に、印刷時のレジスト飛沫の飛散によるパ
ターン欠陥を低減するものである。実施例2は図2
(f)と(l)に示すように、基板51上に目標パター
ン65を形成することを目的とする。
【0025】始めに図2(a),(g)に示すように、
基板51上に薄膜52を蒸着法又はCVD法又はめっき
等の方法によりほぼ全面に被覆する。次に、図2
(b),(j)のように、目標パターン65よりも大き
い窓部64を有する第1レジストパターン61をポジレ
ジストを用いて形成する。この第1レジストパターン6
1の形成には大面積印刷時にピンホールの少ないスクリ
ーン印刷による第1印刷法を使用する。
【0026】次に、微細パターンの印刷が可能な凹
刷法等の第2印刷法により、微小な目標レジストパター
ン62をネガレジストを用いて印刷する。この時の様子
を(c),(i)に示す。この時発生するレジスト飛沫
63のほとんどは、目標レジストパターン62の周囲に
形成されている第1レジストパターン61上に付着す
る。そこで、全面露光を行いポジレジストのみの現像を
行えば、選択的に第1レジストパターン61のみを除去
することができる。この様子を図2(d),(j)に示
す。ここで第1レジストパターン61を除去する時、レ
ジスト飛沫63は第1レジストパターン61と同時に除
去することができる。従って、薄膜52上には目標レジ
ストパターン62のみが残る。そこでこの目標レジスト
パターン62をマスクとして図2(e),(k)のよう
に薄膜52のエッチングを行う。
【0027】最後に、目標レジストパターン62を除去
すれば、図2(f),(l)に示すように基板51上の
薄膜52を目標パターン65に形成できる。この工程の
フローチャートを図4に示す。
【0028】この実施例2の薄膜パターン形成方法にお
いては、凹版印刷あるいは凸版印刷(第2印刷法)でレ
ジストパターンを形成する際に生じるレジスト飛沫は事
前にスクリーン印刷(第1印刷法)で形成されている第
1レジストパターン上に付着し、これをエッチング工程
以前に取除くことができるので薄膜パターンを正確に形
成することができる。従って、この薄膜パターン形成方
法で作成された薄膜トランジスタを用いた液晶表示装置
においては、画素部のショートや開口率の低下などの表
示欠陥が起りにくい。
【0029】
【発明の効果】以上説明したように、本発明は、基板上
の薄膜にレジストパターンを形成する際、寸法精度は低
いが、大面積遮蔽性の高いスクリーン印刷による第1印
刷方法で第1レジストパターンを形成し、さらに、凹
印刷等の寸法精度の高い第2印刷方法で、第2レジスト
パターンを形成し、この2つのレジストパターンを組み
合わせるもので、ピンホールの発生を抑えつつ精度の高
い薄膜パターンを形成することができる。
【0030】あるいは、基板上の薄膜にレジストパター
ンを形成する際、寸法精度は低いが、大面積遮蔽性の高
いスクリーン印刷による第1印刷方法で第1レジストパ
ターンを形成し、さらに、凹印刷等の寸法精度の高い
第2印刷方法で、目標レジストパターンを形成し、そし
て、露光ないし現像して第1レジストパターンのみを除
去し、その後にエッチングしてパターニングするもの
で、飛散レジスト粒子による欠陥のない薄膜パターンを
形成することができる。
【0031】従って、本発明は、ピンホールまたはレジ
スト飛沫による印刷特有の欠陥の発生を回避し、微細レ
ジストパターンを形成することができる。よって、高精
度で高スループットに薄膜パターンを形成することがで
きる。従って、大面積基板上に多数の微細でかつ欠陥の
ない薄膜パターンを形成することができる。即ち、大面
積のTFT−LCDを量産性良く製造することができ
る。
【図面の簡単な説明】
【図1】実施例1の薄膜パターン形成方法の工程図であ
り、図1(a)〜(e)は平面図、図1(f)〜(j)
は断面図である。
【図2】実施例2の薄膜パターン形成方法の工程図であ
り、図2(a)〜(f)は平面図、図1(g)〜(l)
は断面図である。
【図3】実施例1の薄膜パターンニングプロセスフロー
チャートである。
【図4】実施例2の薄膜パターンニングプロセスフロー
チャートである。
【図5】レジスト飛沫による欠陥の印刷例である。
【図6】レジスト飛沫による欠陥が発生したTFT−L
CD画素部平面図である。
【図7】図6のC−D断面図である。
【図8】ピンホールによる欠陥の印刷例である。
【図9】ピンホール欠陥のあるTFT−LCD配線交叉
部平面図である。
【図10】図9のA−B断面図である。
【符号の説明】
21 印刷パターン 22 ピンホール 23 印刷パターン 24 レジスト飛沫 31 基板 32 走査電極 33 層間絶縁膜 34 信号電極 35 ピンホール 41 表示電極 42 TFT 43 電極薄膜島 51 基板 52 薄膜 53 第1レジストパターン 54 第2レジストパターン 55 窓部 56 ホール部 57 レジストパターン 61 第1レジストパターン 62 目標レジストパターン 63 レジスト飛沫 64 窓部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 ホール部を有する薄膜パターン形成方法
    において、基板上に薄膜を被覆し、その表上にホール部
    よりも大きい窓部を有する第1レジストパターンをスク
    リーン印刷法により形成し、さらにホール部を除いて少
    なくとも前記窓部全面に第2レジストパターンを凹版印
    刷法あるいは凸版印刷法により形成し、次にエッチング
    をしてホール部の薄膜を除去し、その後、レジストパタ
    ーンを除去することを特徴とする薄膜パターン形成方
    法。
  2. 【請求項2】 基板上に薄膜を被覆し、その表上に、目
    標パターンよりも大きい窓部を有する第1レジストパタ
    ーンをスクリーン印刷法により形成し、さらに前記窓部
    内の目標パターン部に目標レジストパターンを凹版印刷
    法あるいは凸版印刷法により形成し、上記レジストパタ
    ーンの形成された基板上に露光、現像を行ない、第1レ
    ジストパターンを除去し、さらにエッチングをして目標
    パターン部以外の薄膜を除去し、その後、目標レジスト
    パターンを除去することを特徴とする薄膜パターン形成
    方法。
  3. 【請求項3】 請求項記載の薄膜パターン形成方法に
    おいて、第1レジストパターンがポジレジストからな
    り、目標レジストパターンがネガレジストからなること
    を特徴とする薄膜パターン形成方法。
JP7567891A 1991-03-15 1991-03-15 薄膜パターン形成方法 Expired - Lifetime JP2565601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7567891A JP2565601B2 (ja) 1991-03-15 1991-03-15 薄膜パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7567891A JP2565601B2 (ja) 1991-03-15 1991-03-15 薄膜パターン形成方法

Publications (2)

Publication Number Publication Date
JPH04286337A JPH04286337A (ja) 1992-10-12
JP2565601B2 true JP2565601B2 (ja) 1996-12-18

Family

ID=13583098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7567891A Expired - Lifetime JP2565601B2 (ja) 1991-03-15 1991-03-15 薄膜パターン形成方法

Country Status (1)

Country Link
JP (1) JP2565601B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4941522B2 (ja) * 2009-08-27 2012-05-30 カシオ計算機株式会社 パターン形成方法及び表示パネルの製造方法

Also Published As

Publication number Publication date
JPH04286337A (ja) 1992-10-12

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
KR101357042B1 (ko) 액정표시장치의 제조방법
US7795081B2 (en) Method for manufacturing thin film transistor
JP2587124B2 (ja) 薄膜トランジスタ回路の製造方法
US6326129B1 (en) Process for manufacturing an active element array substrate
JPH04294329A (ja) 液晶表示装置およびその製造方法
US10274799B2 (en) Array substrate including a test pattern and fabrication method thereof, test method and display device
JP2565601B2 (ja) 薄膜パターン形成方法
US7554645B2 (en) Liquid crystal display device and fabrication method thereof
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100663624B1 (ko) 액정표시장치 제조방법
US20030124865A1 (en) Method for forming pattern using printing process
KR20080045669A (ko) 인쇄 패턴에 의한 패턴 형성 방법
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
KR100271042B1 (ko) 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same)
JP2664128B2 (ja) 金属メッキマスクパターン
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100243913B1 (ko) 액정표시장치 및 그 제조방법
JP2000077667A (ja) 半導体装置の製造方法
JP2590360B2 (ja) 薄膜トランジスタパネルの製造方法
KR20030034975A (ko) 그라비아인쇄장치 및 이를 이용한 패턴형성방법
KR101191450B1 (ko) 포토 마스크 및 이를 이용한 액정 표시 패널의 제조 방법
KR20050064518A (ko) 액정표시장치 제조방법 및 액정표시장치 제조장비
JP2000330137A (ja) アクティブ素子アレイ基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960806

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 15