KR100271042B1 - 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same) - Google Patents

액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same) Download PDF

Info

Publication number
KR100271042B1
KR100271042B1 KR1019970059317A KR19970059317A KR100271042B1 KR 100271042 B1 KR100271042 B1 KR 100271042B1 KR 1019970059317 A KR1019970059317 A KR 1019970059317A KR 19970059317 A KR19970059317 A KR 19970059317A KR 100271042 B1 KR100271042 B1 KR 100271042B1
Authority
KR
South Korea
Prior art keywords
film
photo
gate
substrate
electrode
Prior art date
Application number
KR1019970059317A
Other languages
English (en)
Other versions
KR19990039282A (ko
Inventor
박재용
김웅권
김정현
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019970059317A priority Critical patent/KR100271042B1/ko
Publication of KR19990039282A publication Critical patent/KR19990039282A/ko
Application granted granted Critical
Publication of KR100271042B1 publication Critical patent/KR100271042B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치의 기판의 제조공정을 단순화하여 화소전극의 패턴불량을 방지하고, 화서의 개구율을 향상하는데 목적이 있다.
본 발명은 액정표시장치의 기판에 형성되는 보호막 155를 포토형 유기막(BCB)으로 구성한다. 상기 포토형 유기막은 포토레지스트에 의하지 않고, 직접 노광마스크 100에 의하여 패턴이 형성된다. 상기 노광에 의하여 포토형 유기막을 패터닝 한 후 콘택홀 130a, 130b, 130c, 130d의 기저부에 남아 있는 포토형 유기막의 찌꺼기 155a는 게이트패드 160b의 표면을 노출시키기 위하여 게이트절연막 150의 일부를 식각할 때 85% CF4/15%02의 플라즈마 가스를 이용하여 함께 식각 되도록 한다.
따라서, 본 발명은 포토레지스트의 형성두께의 오차에 기인하는 종래의 보호막의 표면 凹凸을 근본적으로 방지하고, 상기 보호막 위에 형성되는 화소전극의 패턴 불량을 방지하여 화소의 개구율을 증가시킨다. 또, 종래보다 제조공정이 단순화 된다.

Description

액정표시장치의 기판의 제조방법(SUBSTRATE OF A LIQUID CRYSTAL DISPLAY AND METHOD OF MANUFUC TURING THE SAME)
본 발명은 스위칭소자 및 화소전극 등이 형성되는 액정표시장치의 기판의 제조방법에 관련된 것으로써, 특히 포토(photo)형 유기보호막을 사용하여 기판의 제조공정을 단순화하고 화소전극의 패턴 불량을 방지하는 제조방법에 관련된 것이다.
일반적으로 스위칭소자 및 화소전극 등이 형성된 종래의 액정표시장치의 기판은 도 1 및 도 2(도 2의 Ⅱ-Ⅱ선을 따라 절단하여 나타내는 단면도)와 같이 형성된다.
상기 도 1에서 투명기판 10 위에 게이트버스라인 60이 수평으로 형성되고, 데이터버스라인 70이 종으로 형성된다. 게이트버스라인 60과 데이터버스라인 70이 교차하는 부분에 게이트전극 60a, 소스전극 70a, 드레인전극 70b, 반도체층 90 등으로 이루어진 TFT가 형성된다. 상기 드레인전극 70b와 접촉되는 화소전극 40이 게이트버스라인 60과 데이터버스라인 70이 교차하여 이루는 영역에 형성된다. 상기 화소전극 40과 게이트버스라인 60이 중첩되는 영역에 보조용량전극 35가 형성되고, 각각의 게이트버스라인의 단부에는 구동 IC 단자와 접촉되는 게이트패드 60b가 형성된다. 또, 각각의 데이터버스라인의 단부에는 데이터패드 70c가 형성된다.
상기 화소전극 40에는 보호막을 패터닝하는 과정에서 형성된 凹凸부분 80a에 의하여 핀홀 형태의 패턴 불량부가 형성된다.
상기 凹凸부분 80a에 의하여 형성된 패턴 불량부는 도 2의 구조를 참고하면 더 쉽게 이해할 수 있다.
즉, 게이트전극 60a, 반도체층 90, 소스전극 70a, 드레인전극 70b 등으로 이루어진 TFT를 포함하여 덮는 유기보호막(benzocyclobutene : BCB) 55를 도포하고, 상기 유기보호막에 콘택홀 30a, 30b, 30c, 30d를 형성하는 과정에서 포토레지스트가 완전히 제거되지 않거나 균일하게 도포되지 않을 때 凹凸부분 80a가 형성된다.
상기 상태에서 화소전극 40을 형성하기 위한 ITO막을 증착하면 상기 ITO막의 표면에 핀홀 형태의 패턴 불량이 나타난다.
상기 화소전극의 패턴불량은 화소의 품질을 저하시키는 치명적인 결함이 될 수 있으며 화소의 개구율이 저하되는 원인이 된다.
상기 유기보호막 즉, BCB(비유전율 2.7) 보호막 55는 TFT 등이 형성된 기판에 도포되었을 때 도포된 BCB 보호막의 표면은 평탄을 유지하고, 특히 SiNx, SiOx 등의 무기보호막(비유전율 5이상)에 비하여 비유전율이 낮기 때문에 화소전극을 데이터버스라인 70과 중첩하여 화소의 개구율이 확대되도록 설계할 수 있는 장점이 있다.
상기의 장점에도 불구하고 상기 화소전극의 패턴 불량 때문에 화소의 개구율은 기술자가 설계한대로 확보되지 않고 저하되는 것이다.
상기 도 2의 구조에서 설명되지 않은 문제점 및 부호 등은 도 3a∼ 도 3i의 제조공정도를 설명하는 과정에서 상세히 기술한다.
먼저 투명기판 10 위에 Al, Al합금, Cr, Mo 등으로 된 금속막 6을 증착하여 형성하고, 상기 금속막 위에 포토레지스트 80을 소정의 패턴이 되도록 형성한다(도 3a).
이어서, 상기 포토레지스트의 패턴에 따라 노출된 금속막을 웨트(wet)에칭 등의 방법으로 에칭하여 게이트버스라인 60과 게이트전극 60a, 게이트패드 60b를 형성한다. 상기 각 패턴이 형성되면 상기 패턴 위에 남아 있는 포토레지스트는 제거된다(도 3b).
이어서, 상기 게이트전극 60a 등이 형성된 기판 위에 SiNx, SiOx 등의 무기 절연막으로 된 게이트절연막 50, a-Si로 된 반도체층 90 및 n+형 a-Si으로 된 오믹접촉층 92를 연속 증착하여 형성하고, 상기 게이트전극 부분의 오믹접촉층 92 위에 포토레지스트 80을 소정의 패턴이 되도록 형성한다(도 3c).
이어서, 상기 포토레지스트의 패턴에 따라 노출된 오믹접촉층 92를 웨트, 또는 드라이(dry)에칭 등의 방법으로 에칭하고, 동시에 노출된 반도체층 90의 패턴이 게이트전극 부분의 게이트절연막 50 위에 섬모양으로 형성되면 상기 패턴 위에 남아 있는 포토레지스트는 제거된다(도 3D).
이어서, 상기 오믹접촉층 및 반도체층의 패턴이 형성된 기판 위에 Al, Al합금, Cr, Mo 등으로 된 금속막 7을 증착하여 형성하고, 상기 금속막 위에 포토레지스트 80을 소정의 패턴이 되도록 형성한다(도 3e).
이어서, 상기 포토레지스트의 패턴에 따라 노출된 금속막 7을 웨트에칭 등의 방법으로 에칭하여 데이터버스라인 70, 오믹접촉층과 접촉되는 소스전극 70a 및 드레인전극 70b를 형성한다. 또, 상기 게이트버스라인 60 부분의 게이트절연막 50 위에는 보조용량전극을 구성하는 금속막 70d가 형성되고, 또한 게이트절연막 50 위에는 데이터패드 70c가 형성된다. 상기 각각의 패턴이 형성되면 상기 소스전극 및 드레인전극을 마스크로 이용하여 노출된 오믹접촉층 92를 에칭하고, 반도체층 90 위에 양쪽으로 분리된 오믹접촉층 92a, 92b가 되도록 형성한다. 상기 구조가 되도록 에칭 완료되면 상기 패턴 위에 남아 있는 포토레지스트는 제거된다. 상기 과정을 거쳐 스위칭소자로 기능하는 TFT가 투명기판 위에 형성된다(도 3f).
이어서, TFT 등이 형성된 기판의 전면에 BCB 등으로 된 유기절연막은 비유전율이 낮고, 단차진 기판면에 도포되었을 때 기판면을 평탄화할 수 있는 특징을 갖고 있기 때문에 화소의 개구율 향상에 매우 유리하다. 즉, 화소의 개구율을 극대화 시키기 위하여 화소전극을 데이터버스라인 등에 중첩하여 구성하더라도 BCB 보호막의 절연성이 높아 데이터버스라인에 흐르는 전압이 화소에 영향을 미치지 않음으로 화소전압이 왜곡되지 않는다. 또, 표면이 평탄하기 때문에 기판을 합착하였을 때 셀겝(cell gap)을 균일하게 유지할 수 있고, 화소전극 위에 형성되는 배향막의 러빙불량을 줄일 수 있다. 상기와 같은 특징을 갖는 보호막 55 위에 포토레지스트 80을 소정의 패턴이 되도록 형성한다. 상기 포토레지스트 패턴막 80은 게이트패드 60b, 드레인전극 70b, 데이트패드 70c 및 보조용량전극용 금속막 70d의 일부를 노출시키기 위하여 형성된다(도 3g).
이어서, 상기 포토레지스트의 패턴에 따라 노출된 보호막 55를 CF4/O2또는 SF6/O2가스로 드라이 에칭하여 콘택홀 30a, 30b, 30c를 형성하고, 콘텍홀 30d는 드레인전극 70b, 데이터패드 70c, 보조용량금속막 70d의 표면이 노출된 후 게이트패드 60b의 표면이 노출될 때까지 게이트절연막 50을 에칭함으로써 형성된다. 상기 콘택홀이 형성되면 상기 보호막 55 위에 남아 있는 포토레지스트는 O2플라즈마로 에슁(ashing) 처리함으로써 제거된다. 그런데, 상기 에슁처리 과정에서 포토레지스트는 가교 및 탄화반응이 일어나기 때문에 쉽게 제거되지 않고, 또 포토레지스트가 매우 균일하게 도포되지 않을 때는 상기 보호막 55의 표면에 凹凸부분 80a가 발생한다(도 3h).
이어서, 콘택홀이 형성된 보호막 위에 ITO(Indium Tin Oxide)막 4를 증착하고, 상기 ITO막을 증착하는 과정에서 보호막 55의 표면에 형성되는 凹凸부분 80a에는 ITO막이 증착되지 못하고 핀홀이 형성된다(도 3i).
이어서, 포토레지스트의 패턴에 따라 노출된 ITO막 4를 웨트에칭 등으로 에칭하여 드레인전극 70b와 접촉되는 화소전극 40 및 보조용량전극 35, 데이터패드 70c′ 및 게이트패드 60b′를 형성한다. 상기 화소전극 40은 화소의 개구율을 극대화하기 위하여 데이터버스라인 70과 중첩되도록 형성한다. 상기 에칭공정에 의하여 상기 패턴이 형성되면 상기 패턴 위에 남아 있는 포토레지스트는 제거된다. 상기와 같이 액정표시장치의 기판이 제조됨으로써 화소전극 40의 내부에 핀홀이 형성되고, 화소전극의 가장자리 부분이 매끄럽게 형성되지 못하는 패턴 불량이 발생한다(도 2).
본 발명은 화소전극의 패턴불량을 방지하고, 화소의 개구율을 향상하고, 기판의 제조공정을 단순화하는데 목적이 있다.
상기 목적 달성을 위하여 보호막 55를 패터닝할 때 포토레지스트를 사용하지 않는 제조방법을 이용한다.
보호막 55를 패터닝할 때 근본적으로 포토레지스트를 사용하지 않음으로써 보호막의 표면에 凹凸부분이 형성되지 않도록 하고, 본래의 보호막 표면의 평탄도가 유지되도록 한다.
상기 조건을 만족시키기 위해서는 빛으로 형상화 가능한(photo-imageable) BCB 유기막 등이 이용되어야 한다.
즉, 포토형의 BCB 유기막을 노광 마스크를 이용하여 노광함으로써 포토레지스트를 도포하지 않고, BCB 유기막을 패터닝할 수 있다.
상기 노광에 의하여 형성된 콘택홀의 기저부에는 포토형의 BCB 유기막의 찌꺼기가 잔존할 수 있는데 상기 찌꺼기는 85% CF4/15%02의 플라즈마 가스로 제거한다.
제1도는 일반적인 액정표시장치의 한 기판의 평면도이고,
제2도는 제1도의 Ⅱ-Ⅱ선을 따라 절단하여 나타내는 종래의 액정표시장치의 기판의 단면도이고,
제3a도∼제3i도는 종래의 액정표시장치의 기판의 제조과정을 나타내는 단면도이고,
제4도, 제5a도∼제5e도는 본 발명의 액정표시장치의 기판의 제조과정을 나타내는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10, 110 : 투명기판
30a, 30b, 30c, 30d, 130a, 130b, 130c, 130d : 콘택홀
35, 135 : 보종용량전극 40, 140 : 화소전극
50, 150 : 게이트절연막 55 : 유기보호막
155 : 포토형 유기보호막 60, 160 : 게이트버스라인
60a, 160a : 게이트전극 60b, 160b, 60b′, 160b′ : 게이트패드
70, 170 : 데이터버스라인 70a, 170a : 소스전극
70b, 170b : 드레인전극 70c, 170c, 70c′, 170c′: 데이터패드
70d, 170d : 보조용량전극용 금속판
80 : 포토레지스트 80a : 포토레지스트 찌꺼기
90, 190 : 반도체층 100 : 노광마스크
본 발명은 도 4와 같이 제1도전막 270과 제2도전막 240 사이에 포토형 유기막 155 즉, 하나의 예로 포토형 BCB 보호막을 개재하고, 상기 포토형 BCB 보호막에 콘택홀 30을 형성하는 방법 등으로 상기 포토형 BCB 보호막의 일부를 제거하여 상기 제1도 전막 270과 제2도전막 240이 접촉되도록 하는 구조를 갖는 기판의 제조방법에 적용할 수 있다.
본 발명은 포토형 보호막을 사용함으로써 제조공정을 단순화하고 특히, 포토형 보호막 위에 형성되는 화소전극의 패턴불량을 방지하도록 한다.
상기 포토형 보호막을 사용하는 본 발명의 액정표시장치의 기판의 제조방법은 투명기판 위에 게이트버스라인과, 상기 게이트버스라인에서 분기하는 게이트전극을 형성하는 공정, 상기 게이트전극과 게이트버스라인을 포함하여 덮는 게이트절연막과 반도체막과 오믹접촉막을 적층하여 형성하는 공정, 상기 오믹접촉막과 반도체막을 동시에 식각하여 상기 게이트전극부의 게이트절연막 위에 섬모양으로 형성하는 공정, 상기 오믹접촉막과 반도체막이 식각된 기판의 전면에 제1도전막을 형성하는 공정, 상기 제1도전막을 식각하여 상기 게이트절연막 위에 데이터버스라인, 상기 데이터 버스라인에서 분기하고 상기 오믹접촉막의 일부표면과 접촉되는 소스전극, 상기 소스전극과 대향하고 상기 오믹접촉막의 일부표면과 접촉되는 드레인전극으로 형성하는 공정, 상기 드레인전극 등이 형성된 기판의 전면에 포토형 유기막을 형성하는 공정, 상기 포토형 유기막을 포토마스크를 이용하여 노광하고, 현상하여 상기 드레인전극의 일부가 노출되도록 하는 공정, 상기 드레인전극의 노출된 표면에 남아 있는 상기 포토형 유기막의 찌꺼기가 제거될 때까지 일정시간동안 상기 포토형 유기막을 삭각하는 공정, 상기 노출된 드레인전극과 접촉되고, 상기 식각된 포토형 유기막의 표면 일부를 덮는 제2도전막을 형성하는 공정을 포함한다.
특히, 상기 게이트버스라인과 게이트전극을 형성할 때 상기 게이트버스라인의 단부에 이어지는 게이트패드가 동시에 형성되고, 상기 데이터버스라인, 소스전극 및 드레인전극을 형성할 때 상기 데이터버스라인의 단부에 이어지는 데이터패드와, 상기 게이트버스라인과 중첩되는 섬모양의 보조용량전극용 금속막이 상기 게이트절연막 위에 동시에 형성되도록 할 수 있다.
또한, 상기 드레인 전극의 일부를 노출시킬 때 상기 보조용량전극용 금속막의 일부와 상기 데이터패드의 일부, 상기 게이트패드 위의 게이트절연막이 함께 노출되도록 형성되고, 상기 포토형 유기막을 일정시간동안 식각할 때 상기 보조용량전극용 금속막과 상기 데이터패드 금속막의 표면에 남아 있는 상기 포토형 유기막의 찌꺼기도 제거되고, 동시에 상기 노출된 게이트절연막이 식각되어 상기 게이트패드의 표면이 노출되도록 할 수 있다.
상기 포토형 유기막은 하나의 예로 85% CF4/15% 02의 에천트를 이용하여 식각한다. 이하에 도 5a∼도 5e를 참고하여 본 발명의 액정표시장치의 기판의 제조방법과 작용 등을 설명한다.
투명기판 110 위에 게이트버스라인 160, 게이트전극 160a, 게이트패드 160b가 형성되고, 투명기판의 전면에 SiNx, SiOx 등의 무기막으로 된 게이트절연막 150이 증착된다. 상기 게이트전극부의 게이트절연막 위에 반도체층 190이 섬모양으로 형성되고 상기 반도체층의 양쪽 표면에 오믹접촉층 192a, 192b가 형성된다. 상기 게이트절연막 위에 데이터버스라인 170이 형성되고, 데이터버스라인에서 분기하는 소스전극 170a가 상기 오믹접촉층 192a와 접촉되도록 형성되고, 오믹접촉층 192b에는 드레인 전극 170b가 접촉되도록 형성된다. 한편, 투명기판의 가장자리에는 상기 게이트절연막을 개재하여 상층에 데이터패드 170c, 하층에 게이트패드 160b가 형성된다. 상기에 설명된 구조는 도 3f의 제조방법과 동일한 방법으로 제조되므로 제조방법에 대한 구체적인 설명은 생략하고, 포토형 유기보호막 155를 도포 하는 과정부터 상세히 설명한다.
TFT, 게이트버스라인, 게이트패드, 데이터버스라인 데이터패드 및 보조용량전극용 금속막이 형성된 투명기판의 전면에 포토형 유기보호막 즉, 포토형 BCB보호막 155를 도포 한다. 상기 포토형 BCB보호막은 종래의 BCB보호막과 특성 면에서는 거의 동일하지만 자외선, 전자선, X선 등으로 직접 노광할 수 있기 때문에 포토레지스트가 필요 없다.
따라서, 포토형 BCB보호막을 도포한 후 패터닝하기 위하여 포토레지스트막을 형성하지 않고, 노광마스크 100을 이용하여 포토형 BCB보호막이 제거되는 부분을 노광한다. 상기 노광부는 드레인전극 170b, 보조용량전극용금속막 170d, 데이터패트 170c, 게이트패드 160b의 부분과 일치되도록 한다. 상기 포토형 BCB보호막은 포지티브(positive)형과 네가티브(negative)형으로 구분되고, 상기 포토형 BCB보호막의 형에 따라 노광마스크의 패턴이 달라진다. 본 발명에서는 네가티브 포토형 BCB보호막을 적용한 것으로써 노광마스크의 패턴에 따라 노광된 포토형 BCB보호막 부분이 남게 된다. 포토형 유기막은 아크릴(acryl)계 포토형 유기막, F첨가 포토형 폴리이미드(polyimide), 포토형 테프론(teflon), 포토형 싸이토프(cytop), 포토형 파리렌(parylene)등을 이용할 수도 있다(도 5a).
이어서, 자외선, 전자선, X선 등에 의하여 노광된 포토형 BCB보호막을 현상하면 노광된 부분의 BCB보호막이 제거되어 콘택홀 130a, 130b, 130c, 130d가 형성된다. 상기 노광에 의한 현상방법으로는 노광 된 부분의 포토형 BCB보호막이 완전히 제거되지 않고, 드레인전극 170b, 보조용량전극용금속막 170d, 데이터패드 170c의 금속막 표면 또는 콘택홀 130d 부분의 게이트절연막 표면에 상기 포토형 BCB보호막의 찌꺼기(scum) 155a가 남는다(도 5b).
이어서, 상기 도 5b 상태의 기판을 진공챔버에 넣고, 85% CF4/15% 02의 플라즈마 가스를 주입하여 게이트패드부 160b가 노출될 때까지 일정시간동안 식각한다. 상기 게이트패드부를 덮고 있는 상기 게이트절연막이 식각 되는 동안에 상기 금속막 위에 남아있는 포토형 BCB보호막의 찌꺼기가 완전히 제거되고, 금속막 표면에는 불순물이 남아있지 않게 된다. 상기 식각의 메커니즘을 더 구체적으로 설명하면 상기 포토형 BCB보호막 155와 게이트절연막 150은 Si기를 포함하는 물질이기 때문에 상기 물질에 CF4가스가 접촉되었을 때 화학반응에 의하여 SiF4의 휘발성 물질이 생성된다. 따라서, 상기 화학반응에 의하여 Si기를 잃어버린 부분이 식각되기 시작한다. 식각에 사용되는 에천트는 SF6/O2가스를 이용할 수도 있다. 상기 식각 공정에 의하여 콘택홀 130a, 130b, 130c, 130d의 기저부에 노출되는 금속막 즉, 게이트전극 170b, 보조용량전극용금속막 170d, 데이터패드 170c, 게이트 패드 160b의 표면이 완전히 노출된다(도 5c).
이어서, 콘택홀이 형성된 포토형 BCB보호막 155 위에 ITO막 104를 증착하고, 상기 ITO막 위에 포토레지스트 180을 소정의 패턴이 되도록 형성한다. 상기 포토형 BCB보호막의 표면은 최초에 형성된 평탄도를 유지하고, 표면 凹凸이 형성되지 않기 때문에 상기 ITO막을 증착하더라도 상기 ITO막에 핀홀 등의 불량은 발생하지 않는다(도 5d).
이어서, 상기 포토레지스트의 패턴에 따라 노출된 ITO막 104를 웨트에칭 등으로 에칭하여 드레인전극 170b와 접촉되는 화소전극 140 및 보조용량전극 135, 데이터패드 170c′ 및 게이트패드 160b′를 형성한다(도 5d).
본 발명은 상기 실시 예에서와 같이 포토형 BCB보호막을 사용함으로써 포토형 BCB보호막을 패터닝하기 위한 포토레지스트의 도포공정이 필요 없고, 또, 포토레지스트의 도포된 두께의 오차에 기인하는 보호막의 표면 凹凸을 근본적으로 방지할 수 있다. 따라서, 본 발명은 액정표시장치의 기판의 제조공정을 종래보다 단순화 시킬 수 있고, 특히 기술자가 의도하는 화소전극의 패턴을 정확히 형성할 수 있으며, 화소전극의 핀홀 등의 패턴불량을 줄일 수 있는 효과가 있다.

Claims (10)

  1. 제1도전막이 형성된 기판의 전면에 포토형 유기막을 형성하는 공정, 상기 포토형 유기막을 포토마스크를 이용하여 노광하고, 현상하여 상기 제1도전막의 일부가 노출되도록 하는 공정, 상기 제1도전막의 노출된 표면에 남아 있는 상기 포토형 유기막의 찌꺼기가 제거될 때까지 일정시간동안 상기 포토형 유기막을 식각하는 공정, 상기 노출된 제1도전막과 접촉되고, 상기 식각된 포토형 유기막의 표면 일부를 덮는 제2도전막을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  2. 제1항에 있어서, 상기 포토형 유기막의 하층에 스위칭소자가 형성되고, 상기 제1도전막은 적어도 상기 스위칭소자의 드레인전극을 형성하는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 포토형 유기막은 포토형 BCB, 아크릴계 포토형 유기막, F첨가 포토형 폴리이미드, 포토형 테프론, 포토형 싸이토프, 포토형 파리렌 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  4. 제3항에 있어서, 상기 제2도전막은 ITO막인 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  5. 제3항에 있어서, 상기 포토형 유기막을 식각하는 에천트는 CF4/O2또는 SF6/O2의 플라즈마 가스인 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  6. 제2항에 있어서, 상기 스위칭소자의 형성방법은 상기 기판 위에 게이트버스라인과, 상기 게이트버스라인에서 분기하는 게이트전극을 형성하는 공정, 상기 게이트전극과 게이트버스라인을 포함하여 덮는 게이트절연막과 반도체막과 오믹접촉막을 적층하여 형성하는 공정, 상기 오믹접촉막과 반도체막을 동시에 식각하여 상기 게이트전극부의 게이트절연막 위에 섬모양으로 형성하는 공정, 상기 오믹접촉막과 반도체막이 식각된 기판의 상기 제1도전막을 형성하는 공정, 상기 제1도전막을 식각하여 상기 게이트절연막 위에 데이터버스라인, 상기 데이터버스라인에서 분기하고 상기 오믹접촉막의 일부표면과 접촉되는 소스전극, 상기 소스전극과 대향하고 상기 오믹접촉막의 일부표면과 접촉되는 드레인전극으로 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  7. 제6항에 있어서, 상기 게이트버스라인과 게이트전극을 형성할 때 상기 게이트버스라인의 단부에 이어지는 게이트패드가 동시에 형성되고, 상기 데이터버스라인, 소스전극 및 드레인전극을 형성할 때 상기 데이터버스라인의 단부에 이어지는 데이터패드와, 상기 게이트버스라인과 중첩되는 섬모양의 보조용량전극막이 상기 게이트절연막 위에 동시에 형성되는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  8. 제7항에 있어서, 상기 드레인전극의 일부를 노출시킬 때 상기 보조용량전극막의 일부와 상기 데이터패드의 일부, 상기 게이트패드 위의 게이트절연막이 함께 노출되도록 형성되고, 상기 포토형 유기막을 일정시간동안 식각할 때 상기 보조용량전극막과 상기 데이터패드의 표면에 남아 있는 상기 포토형 유기막의 찌꺼기가 제거되고, 동시에 상기 노출된 게이트절연막이 식각되어 상기 게이트패드의 표면이 노출되는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  9. 제8항에 있어서, 상기 제2도막은 식각되어 상기 드레인전극과 상기 보조용량전극막과 접촉되는 화소전극으로 형성되고, 또 상기 게이트패드와 데이터패드에 각각 접촉되도록 섬모양으로 형성되는 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
  10. 제9항에 있어서, 상기 포토형 유기막을 식각하는 에천트는 CF4/O2또는 SF6/O2의 플라즈마 가스인 것을 특징으로 하는 액정표시장치의 기판의 제조방법.
KR1019970059317A 1997-11-11 1997-11-11 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same) KR100271042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970059317A KR100271042B1 (ko) 1997-11-11 1997-11-11 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059317A KR100271042B1 (ko) 1997-11-11 1997-11-11 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same)

Publications (2)

Publication Number Publication Date
KR19990039282A KR19990039282A (ko) 1999-06-05
KR100271042B1 true KR100271042B1 (ko) 2000-11-01

Family

ID=19524550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059317A KR100271042B1 (ko) 1997-11-11 1997-11-11 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same)

Country Status (1)

Country Link
KR (1) KR100271042B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
KR100546960B1 (ko) * 2001-12-29 2006-01-26 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101002332B1 (ko) 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346630A (ja) * 1989-07-14 1991-02-27 Citizen Watch Co Ltd 薄膜ダイオードの製造方法
JPH05113580A (ja) * 1991-10-23 1993-05-07 Kyocera Corp アクテイブマトリツクス基板の製造方法
JPH0817798A (ja) * 1994-06-28 1996-01-19 Oki Electric Ind Co Ltd ベンゾシクロブテン層のドライエッチング処理方法、それを用いた多層配線用絶縁層の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346630A (ja) * 1989-07-14 1991-02-27 Citizen Watch Co Ltd 薄膜ダイオードの製造方法
JPH05113580A (ja) * 1991-10-23 1993-05-07 Kyocera Corp アクテイブマトリツクス基板の製造方法
JPH0817798A (ja) * 1994-06-28 1996-01-19 Oki Electric Ind Co Ltd ベンゾシクロブテン層のドライエッチング処理方法、それを用いた多層配線用絶縁層の形成方法

Also Published As

Publication number Publication date
KR19990039282A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US6204081B1 (en) Method for manufacturing a substrate of a liquid crystal display device
US7525630B2 (en) Method of manufacturing array substrate for liquid crystal display device
KR100232177B1 (ko) 액정 표시 장치의 쇼팅바 및 그의 제조방법
US7301599B2 (en) Two step maskless exposure of gate and data pads
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
KR100232679B1 (ko) 액정표시장치의 제조방법 및 그 구조
US6778250B2 (en) Liquid crystal display having aligned pixel electrodes and fabricating method thereof
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
US6624871B1 (en) Liquid crystal display and method for removing pattern defects
KR100288150B1 (ko) 액정표시장치의 제조방법
KR100271042B1 (ko) 액정표시장치의 기판의 제조방법(substrate of a liquid crystal display and method of manufuc turing the same)
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
KR20080046604A (ko) 어레이 기판, 표시장치 및 그 제조 방법
KR100268303B1 (ko) 액정표시장치 및 그 제조방법
JP2882319B2 (ja) 液晶パネル
KR20030056531A (ko) 액정표시장치의 제조방법
KR100251096B1 (ko) 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR19980037482A (ko) 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR100259610B1 (ko) 액정표시장치 및 그 제조방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100601166B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100271035B1 (ko) 액정표시장치 및 그 제조방법(liquid crystal display and method for manufacturing the same)
KR20030058790A (ko) 액정 표시 장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee