JPH0334380A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0334380A JPH0334380A JP1169342A JP16934289A JPH0334380A JP H0334380 A JPH0334380 A JP H0334380A JP 1169342 A JP1169342 A JP 1169342A JP 16934289 A JP16934289 A JP 16934289A JP H0334380 A JPH0334380 A JP H0334380A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- metal wiring
- wiring layer
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フローティングゲート型の電気的書き込み消
去可能なＭＯＳ型の半導体記憶装置に利用するものであ
る。
去可能なＭＯＳ型の半導体記憶装置に利用するものであ
る。
従来の技術
第２図は従来の紫外線消去型のフローティングゲート型
電気的書き込み可能なＭＯ３型半導体記憶装置を示した
ものである。ｐ型の半導体基板内に形成されたｎ型のソ
ース、ドレイン拡散層２゜３間に、第一ゲート酸化膜４
を成長させ、フローティングゲートとなる第１ゲート電
極６を成長させ、さらに第２ゲート酸化膜５を成長させ
コントロールゲートとなる第２ゲート電極７を形成する
。
電気的書き込み可能なＭＯ３型半導体記憶装置を示した
ものである。ｐ型の半導体基板内に形成されたｎ型のソ
ース、ドレイン拡散層２゜３間に、第一ゲート酸化膜４
を成長させ、フローティングゲートとなる第１ゲート電
極６を成長させ、さらに第２ゲート酸化膜５を成長させ
コントロールゲートとなる第２ゲート電極７を形成する
。
第１，９ｊｒＪ２ゲート電極はポリシリコンを成長させ
る。
る。
発明が解決しようとする課題
第２図に示した従来のフローティングゲート型の半導体
記憶装置では、書き込み時にフローティングゲート６に
注入された電子を、消去する方法として紫外線を照射し
ている。このため、紫外線照射用の装置が必要となって
しまう。これを避けるには、電気的に消去可能とするこ
とが必要であυ、この点が本発明が解決しようとする問
題点である。
記憶装置では、書き込み時にフローティングゲート６に
注入された電子を、消去する方法として紫外線を照射し
ている。このため、紫外線照射用の装置が必要となって
しまう。これを避けるには、電気的に消去可能とするこ
とが必要であυ、この点が本発明が解決しようとする問
題点である。
課題を解決するための手段
紫外線の波長を２ｏｏＯ〜３０００人とすると、エネμ
ギーに換算すると６〜４ ｅＶ となう、・この程度の
エネルギーをフローティングゲート中の電子に与えれば
励起され、８１基板中に注入される、あるいは正孔がフ
ローティングゲート中に注入されることになる。
ギーに換算すると６〜４ ｅＶ となう、・この程度の
エネルギーをフローティングゲート中の電子に与えれば
励起され、８１基板中に注入される、あるいは正孔がフ
ローティングゲート中に注入されることになる。
以上から問題点を解決するための手段として。
外部から紫外線を与えるのではなく、半導体装置内部で
紫外線と同程度のエネルギーを持つフォトンを発生させ
ればよいことになる。
紫外線と同程度のエネルギーを持つフォトンを発生させ
ればよいことになる。
作 用
フローティングゲートｅ内の電子を消去するためには、
コントロールゲート７へ逃がすか、またはソース・ドレ
イン拡散層２，３、半導体基板１へ逃がすかである。そ
れぞれの電極には１ｏｖ程度の電圧がかけられるので電
子の持つエネμギーは〜１０ ｅＶとなシ紫外線の持つ
エネμギーと同等以上であシ、エネルギー的には消去可
能と女っている。
コントロールゲート７へ逃がすか、またはソース・ドレ
イン拡散層２，３、半導体基板１へ逃がすかである。そ
れぞれの電極には１ｏｖ程度の電圧がかけられるので電
子の持つエネμギーは〜１０ ｅＶとなシ紫外線の持つ
エネμギーと同等以上であシ、エネルギー的には消去可
能と女っている。
あとは、フォトンの発生確率を高めることが必要となる
。
。
そのためには、フローティングゲート６、コントロール
ゲート７の周辺部に金属電極を設置し、フォトンまたは
電子を金属と衝突させ、二次的なフォトンまたは電子を
フローティングゲートｅに効率よく照射すれば、フロー
ティングゲートｅ内の電子の消去確率はより高すること
になり、電気的な消去が可能となる。
ゲート７の周辺部に金属電極を設置し、フォトンまたは
電子を金属と衝突させ、二次的なフォトンまたは電子を
フローティングゲートｅに効率よく照射すれば、フロー
ティングゲートｅ内の電子の消去確率はより高すること
になり、電気的な消去が可能となる。
実施例
第１図は本発明の実施例を示したものでちる。
ここではｐ型基板を使用したＮチャンネル型のメモリー
セルを示している。ソース・ドレイン拡散層２．３の間
に設置された第１ゲート酸化膜４゜第１ゲート電極６．
第２ゲート酸化膜５．第２ゲート電極７が形成されてい
る。第１．第２ゲート電極はポリシリコン膜である。さ
らに眉間絶縁膜９を介して、金属配線層８が、第１．第
２ゲート電［６、７を包みこんでいる。第１ゲート電極
６はフローティングゲート、第２ゲート電極７はコント
ロールゲートとなる。
セルを示している。ソース・ドレイン拡散層２．３の間
に設置された第１ゲート酸化膜４゜第１ゲート電極６．
第２ゲート酸化膜５．第２ゲート電極７が形成されてい
る。第１．第２ゲート電極はポリシリコン膜である。さ
らに眉間絶縁膜９を介して、金属配線層８が、第１．第
２ゲート電［６、７を包みこんでいる。第１ゲート電極
６はフローティングゲート、第２ゲート電極７はコント
ロールゲートとなる。
ドレイン拡散層３、あるいはコントロールゲート７、金
属配線層８に電圧をかけることによって、Ｓ五基板内の
アバランシェによって発生するフォトン、または配線電
極間で放出された電子が、金属配線層と衝突し、二次的
な電子、フォトンを放出し、フローティングゲート内の
電子を放出あるいは中性化し、電気的な消去が可能とな
る。
属配線層８に電圧をかけることによって、Ｓ五基板内の
アバランシェによって発生するフォトン、または配線電
極間で放出された電子が、金属配線層と衝突し、二次的
な電子、フォトンを放出し、フローティングゲート内の
電子を放出あるいは中性化し、電気的な消去が可能とな
る。
発明の効果
本発明の効果は、従来のフローティングゲート型の電気
的書き込み可能な半導体記憶装置を電気的にも消去可能
とし従来必要だった紫外線消去装置も不必要となる。さ
らに半導体装置の改良も上層の金属配線層の追加だけで
よく、七ｐ面積も変わらない。
的書き込み可能な半導体記憶装置を電気的にも消去可能
とし従来必要だった紫外線消去装置も不必要となる。さ
らに半導体装置の改良も上層の金属配線層の追加だけで
よく、七ｐ面積も変わらない。
第１図は本発明による半導体装置の構造を示す断面図、
第２図は従来例の断面図である。 １・・・・・・半導体基板、２・・・・・・ソース拡散
層、３・・・・・・ドレイン拡散層、４・・・・・・第
１ゲート酸化膜、６・・・・・・第２ゲート酸化膜、６
・・・・・・第１ゲート電極〈フローティングゲート）
、７・・・・・・第２ゲート電［（コントロールゲート
）、８・・・・・・金属配線層、９・・・・・・層間絶
縁膜。
第２図は従来例の断面図である。 １・・・・・・半導体基板、２・・・・・・ソース拡散
層、３・・・・・・ドレイン拡散層、４・・・・・・第
１ゲート酸化膜、６・・・・・・第２ゲート酸化膜、６
・・・・・・第１ゲート電極〈フローティングゲート）
、７・・・・・・第２ゲート電［（コントロールゲート
）、８・・・・・・金属配線層、９・・・・・・層間絶
縁膜。
Claims (1)
- 半導体基板内に形成された、基板と反対の導電型のソー
ス、ドレイン拡散層、およびソース、ドレイン拡散層間
に設置された、半導体基板上の第１のゲート酸化膜上に
形成された第１のゲート電極、第１のゲート電極上に形
成された第２のゲート酸化膜上の第２のゲート電極、第
２のゲート電極上の層間絶縁膜上の、第１のゲート電極
および第２のゲート電極の上部、左右の側面を包むよう
に設置された金属配線層で構成されることを特徴とする
、フローティングゲート型の電気的書き込み消去可能な
半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169342A JPH0334380A (ja) | 1989-06-29 | 1989-06-29 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1169342A JPH0334380A (ja) | 1989-06-29 | 1989-06-29 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334380A true JPH0334380A (ja) | 1991-02-14 |
Family
ID=15884783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169342A Pending JPH0334380A (ja) | 1989-06-29 | 1989-06-29 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4422791A1 (de) * | 1993-06-29 | 1995-01-12 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit Inversion induzierendem Gate |
-
1989
- 1989-06-29 JP JP1169342A patent/JPH0334380A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4422791A1 (de) * | 1993-06-29 | 1995-01-12 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit Inversion induzierendem Gate |
| US5677556A (en) * | 1993-06-29 | 1997-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device having inversion inducing gate |
| DE4422791C2 (de) * | 1993-06-29 | 2001-11-29 | Toshiba Kawasaki Kk | Halbleitervorrichtungen mit einem eine Inversionsschicht in einem Oberflächenbereich eines Halbleitersubstrats induzierenden leitenden Film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3853905B2 (ja) | 量子効果装置とｂｌトンネル素子を用いた装置 | |
| US7266014B2 (en) | Method of operating non-volatile memory device | |
| JPS62501600A (ja) | 紫外線透過窒化シリコンパッシベーション層を有するｅｐｒｏｍ | |
| JP4663836B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JPH0136273B2 (ja) | ||
| JPH0334380A (ja) | 半導体記憶装置 | |
| JPH05167078A (ja) | 半導体装置およびその製造方法 | |
| JP2596903B2 (ja) | パルスによって消去可能なｅｐｒｏｍ | |
| JPS586237B2 (ja) | フキハツセイハンドウタイキオクソウチ | |
| JPH0132673B2 (ja) | ||
| JP2872873B2 (ja) | 半導体記憶装置 | |
| JPS5974680A (ja) | 半導体不揮発性メモリ装置およびその製造方法 | |
| JPH0346374A (ja) | 薄膜トランジスタ | |
| JPH06120516A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPH05243581A (ja) | 不揮発性メモリ装置 | |
| JPS6318868B2 (ja) | ||
| JPS6384166A (ja) | Ｅｐｒｏｍセル | |
| JP2006310860A (ja) | バックバイアスを用いてｓｏｉ基板に形成されたフラッシュブロックを消去するためのフラッシュメモリ素子の製造方法、その消去方法及びその構造 | |
| JPS5821368A (ja) | Ｅｐｒｏｍの製造方法 | |
| JPS62193283A (ja) | 半導体記憶装置 | |
| JPS61187276A (ja) | 不揮発性半導体記憶装置 | |
| JPH04318975A (ja) | メモリセル | |
| JPS61165896A (ja) | フロ−テイングゲ−ト型不揮発性メモリ素子 | |
| JPH0538915U (ja) | 半導体集積回路 | |
| JPS61129875A (ja) | 半導体装置 |