JPS61165896A - フロ−テイングゲ−ト型不揮発性メモリ素子 - Google Patents
フロ−テイングゲ−ト型不揮発性メモリ素子Info
- Publication number
- JPS61165896A JPS61165896A JP60006460A JP646085A JPS61165896A JP S61165896 A JPS61165896 A JP S61165896A JP 60006460 A JP60006460 A JP 60006460A JP 646085 A JP646085 A JP 646085A JP S61165896 A JPS61165896 A JP S61165896A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- memory element
- gate type
- conductivity type
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電気的及び紫外線消去の可能なフローティン
グ・ゲート型不揮発性メモリ素子の構造に関するもので
ある。
グ・ゲート型不揮発性メモリ素子の構造に関するもので
ある。
従来の技術
第２図は、従来のフローティング・ゲート型不揮発性メ
モリ素子の回路を示すものであり、１はソース、２はド
レイン、３はフローティング拳ゲート、４はコントロー
ル・ゲートである。
モリ素子の回路を示すものであり、１はソース、２はド
レイン、３はフローティング拳ゲート、４はコントロー
ル・ゲートである。
発明が解決しようとする問題点
以上のように構成されたフローティング・ゲート型メモ
リ素子では、フローティング・ゲート部分に蓄積された
電荷を逃がすため、紫外線を照射する。この方法では、
メモリ素子の内容を書き換えるため、専用の紫外線照射
装置を必要とする。
リ素子では、フローティング・ゲート部分に蓄積された
電荷を逃がすため、紫外線を照射する。この方法では、
メモリ素子の内容を書き換えるため、専用の紫外線照射
装置を必要とする。
また、照射した紫外線をメモリ素子表面まで透過するだ
めの特殊なパッケージを必要とする。
めの特殊なパッケージを必要とする。
本発明は、上記従来の問題点を解決するもので、紫外線
を必要とせずに、電気的にメモリ素子の消去を行なうこ
とが可能となるフローティングゲート型不揮発性メモリ
素子を提供することを目的とする。
を必要とせずに、電気的にメモリ素子の消去を行なうこ
とが可能となるフローティングゲート型不揮発性メモリ
素子を提供することを目的とする。
問題点を解決するための手段
本発明は、−導電型半導体基板と、その基板表面に所定
の間隔を設けて逆導電型不純物を導入して形成した逆導
電型のソース・ドレイン領域の間に、第一の絶縁膜を介
して設けた７０−ティング・ゲートの上に第二の絶縁膜
を介して設けたコントロール・ゲートとから成るフロー
ティング・ゲート型不揮発性メモリ素子を具備し、上記
フローティング・デートヘー導電型半導体基板と、その
基板表面に、所定の間隔を設けて逆導電型不純物を導入
して形成したソース・ドレイン領域の間に、絶縁膜を介
して設けた、ゲートとから成るトランジスタを結合した
フローティング・ゲート型不揮発性メモリ素子である。
の間隔を設けて逆導電型不純物を導入して形成した逆導
電型のソース・ドレイン領域の間に、第一の絶縁膜を介
して設けた７０−ティング・ゲートの上に第二の絶縁膜
を介して設けたコントロール・ゲートとから成るフロー
ティング・ゲート型不揮発性メモリ素子を具備し、上記
フローティング・デートヘー導電型半導体基板と、その
基板表面に、所定の間隔を設けて逆導電型不純物を導入
して形成したソース・ドレイン領域の間に、絶縁膜を介
して設けた、ゲートとから成るトランジスタを結合した
フローティング・ゲート型不揮発性メモリ素子である。
作用
本発明によると、フローティング・ゲートへ付、 上
加シたトランジスタカット・オフした場合に、一時的に
フローティング・ゲート型不揮発性メモリ素子としての
特性を示す。フローティング・ゲートへ付加したトラン
ジスタをオンすることで、フローティング・ゲート部分
に蓄積された電荷を放電し、消去を行なうことができる
ものである。
フローティング・ゲート型不揮発性メモリ素子としての
特性を示す。フローティング・ゲートへ付加したトラン
ジスタをオンすることで、フローティング・ゲート部分
に蓄積された電荷を放電し、消去を行なうことができる
ものである。
実施例
第１図は本発明の一実施例における、フローティング・
ゲート型不揮発性メモＩＪ ｉ子の回路を示すものであ
る。６はソース、６はドレイン、７はフローティング・
ゲート、８はコントロールゲート、９はフローティング
・ゲート７へ付加したトランジスタのドレイン、１０は
フローティング・ゲート７へ付加したトランジスタのソ
ース、１１はフローティング・ゲート７へ付加したトラ
ンジスタのゲートである。
ゲート型不揮発性メモＩＪ ｉ子の回路を示すものであ
る。６はソース、６はドレイン、７はフローティング・
ゲート、８はコントロールゲート、９はフローティング
・ゲート７へ付加したトランジスタのドレイン、１０は
フローティング・ゲート７へ付加したトランジスタのソ
ース、１１はフローティング・ゲート７へ付加したトラ
ンジスタのゲートである。
以上のように構成されているフローティング・ゲート型
メモリ素子で、９，１０．１１で示されているトランジ
スタをカット・オフすることで、５．８，７．８で示さ
れているフローティング・ゲート型メモリ素子のみが有
効に独立となって、フローティング・ゲート型不揮発性
メモリ素子として、一時的に電荷を蓄積しておくことが
できる。
メモリ素子で、９，１０．１１で示されているトランジ
スタをカット・オフすることで、５．８，７．８で示さ
れているフローティング・ゲート型メモリ素子のみが有
効に独立となって、フローティング・ゲート型不揮発性
メモリ素子として、一時的に電荷を蓄積しておくことが
できる。
一方、９，１０．１１で示されているトランジスタをオ
ンすることで、メモリ素子部分に蓄積された電荷を放電
することができる。
ンすることで、メモリ素子部分に蓄積された電荷を放電
することができる。
発明の効果
本発明は、フローティング・ゲート型不揮発性メモリ素
子において、消去時に紫外線の照射のみでなく電気的に
も消去を可能にし、かつ消去するメモリ素子の選択を可
能にするという効果を得るものである。
子において、消去時に紫外線の照射のみでなく電気的に
も消去を可能にし、かつ消去するメモリ素子の選択を可
能にするという効果を得るものである。
第１図は、本発明のフローティング・ゲート型不揮発性
メモリ素子の等価回路図、第２図は、従来例の７０−テ
ィング・ゲート型不揮発性メモリ素子の等価回路図であ
る。 ６．１０・・・・・・ソース、６，９・・・・・・トレ
イン、７・・・・・・フローティングゲート、８・・・
・・・コントロールゲート、８．１１・・・・・・ゲー
ト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ｒ！ＩＩ
メモリ素子の等価回路図、第２図は、従来例の７０−テ
ィング・ゲート型不揮発性メモリ素子の等価回路図であ
る。 ６．１０・・・・・・ソース、６，９・・・・・・トレ
イン、７・・・・・・フローティングゲート、８・・・
・・・コントロールゲート、８．１１・・・・・・ゲー
ト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ｒ！ＩＩ
Claims (1)
- 一導電型半導体基板と、その基板表面に、所定の間隔を
設けて逆導電型不純物を導入して形成した逆導電型のソ
ース・ドレイン領域の間に、第一の絶縁膜を介して設け
たフローティング・ゲートの上に第二の絶縁膜を介して
設けたコントロール・ゲートとから成るフローティング
・ゲート型不揮発性メモリ素子を具備し、且つ前記フロ
ーティング・ゲートへ、導電型半導体基板と、その基板
表面に、所定の間隔を設けて逆導電型不純物を導入して
形成した逆導電型のソース・ドレイン領域の間に、絶縁
膜を介して設けたゲートとから成るトランジスタを結合
したことを特徴とするフローティングゲート型不揮発性
メモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006460A JPS61165896A (ja) | 1985-01-17 | 1985-01-17 | フロ−テイングゲ−ト型不揮発性メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006460A JPS61165896A (ja) | 1985-01-17 | 1985-01-17 | フロ−テイングゲ−ト型不揮発性メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61165896A true JPS61165896A (ja) | 1986-07-26 |
Family
ID=11639048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006460A Pending JPS61165896A (ja) | 1985-01-17 | 1985-01-17 | フロ−テイングゲ−ト型不揮発性メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165896A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103877A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electron Corp | 半導体装置 |
| JPH09129837A (ja) * | 1995-10-05 | 1997-05-16 | Lg Semicon Co Ltd | 半導体メモリ装置及びその製造方法 |
-
1985
- 1985-01-17 JP JP60006460A patent/JPS61165896A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103877A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electron Corp | 半導体装置 |
| JPH09129837A (ja) * | 1995-10-05 | 1997-05-16 | Lg Semicon Co Ltd | 半導体メモリ装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0368542B2 (ja) | ||
| JP4422936B2 (ja) | ツインｍｏｎｏｓメモリアレイの消去方法 | |
| JP2986359B2 (ja) | 低電圧メモリ | |
| TW430997B (en) | Nonvolatile semiconductor memory device and method for driving the same | |
| ATE136688T1 (de) | Eintransistor-eprom-flash-zelle | |
| EP0616334A4 (en) | Non-volatile semiconductor memory device with a floating gate. | |
| TWI238413B (en) | Methods for enhancing erase of a memory device, programmable read-only memory device and method for preventing over-erase of an NROM device | |
| RU98118207A (ru) | Полупроводниковое запоминающее устройство и способ его изготовления | |
| WO2007135632A2 (en) | Sonos memory device and method of operating a sonos memory device | |
| JP2580752B2 (ja) | 不揮発性半導体記憶装置 | |
| US4942450A (en) | Semiconductor memory device having non-volatile memory transistors | |
| JPS61165896A (ja) | フロ−テイングゲ−ト型不揮発性メモリ素子 | |
| JP2989760B2 (ja) | フラッシュメモリセルおよびその製造方法 | |
| JP2505286B2 (ja) | 不揮発性半導体記憶素子 | |
| JPH01278781A (ja) | 不揮発性半導体記憶装置 | |
| JPH0794613A (ja) | 半導体装置及びその製造方法 | |
| JPS61166078A (ja) | フロ−テイング・ゲ−ト型不揮発性メモリ−素子 | |
| JPS5647992A (en) | Nonvolatile semiconductor memory | |
| US6573140B1 (en) | Process for making a dual bit memory device with isolated polysilicon floating gates | |
| JPS5787177A (en) | Semiconductor memory device | |
| JPS62183161A (ja) | 半導体集積回路装置 | |
| JPS5974680A (ja) | 半導体不揮発性メモリ装置およびその製造方法 | |
| JPS58112370A (ja) | 半導体不揮発性記憶装置 | |
| JP2954278B2 (ja) | 半導体集積回路装置 | |
| JPS586237B2 (ja) | フキハツセイハンドウタイキオクソウチ |