JP2989760B2 - フラッシュメモリセルおよびその製造方法 - Google Patents
フラッシュメモリセルおよびその製造方法Info
- Publication number
- JP2989760B2 JP2989760B2 JP17116395A JP17116395A JP2989760B2 JP 2989760 B2 JP2989760 B2 JP 2989760B2 JP 17116395 A JP17116395 A JP 17116395A JP 17116395 A JP17116395 A JP 17116395A JP 2989760 B2 JP2989760 B2 JP 2989760B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- insulating film
- control gate
- flash memory
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/954—Making oxide-nitride-oxide device
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Formation Of Insulating Films (AREA)
Description
書換えが可能な不揮発性記憶素子であるフラッシュメモ
リセルおよびその製造方法に関する。
可能回数の多い不揮発性メモリで、EPROMの低コス
トと大容量性能にEEPROMのオンボードでの電気的
書換え機能を併せ持ったものである。従来のフラッシュ
メモリセルを図15および図16を参照して考察してみ
れば、まず、図15は、積層型ゲート(stack gate)構
造を有するフラッシュメモリのセルを示し、ソース1
1、ドレイン12、絶縁膜13、フローティングゲート
14、およびコントロールゲート15を備えて成ってい
る。積層構造のフラッシュメモリセルは、図面のよう
に、フローティングゲート14とコントロールゲート1
5が絶縁膜13を挟んで積層されており、ソース11お
よびドレイン12は、フローティングゲート14とコン
トロールゲート15の両側壁の下方からそれぞれ外側に
延びて形成される。
ュメモリセルは、プログラム時(つまり、情報の書き込
み時)にドレイン12に約5〜7Vを印加し、コントロ
ールゲート15に12Vの高電圧を印加して、ドレイン
12付近に発生するチャンネルホット電子(channel ho
t electron)をフローティングゲートに貯蔵する。この
ようにして貯蔵された電子を消去するためには、ドレイ
ン12をフローティングさせ、コントロールゲート15
を接地させ、ソース11に12V以上の高電圧を印加し
て電子を消去する。
ルは、基板表面に積層構造を有するため、ソースとドレ
インの非対称構造によるセル面積の増大と、過消去(ov
er erace)が発生する問題を内包し、複雑なアルゴリズ
ムの適用が必要であり、したがって、消去速度が遅くな
る問題点がある。
(split gate)構造のフラッシュメモリのセルの断面図
であって、ソース21、ドレイン22、フローティング
ゲート23、コントロールゲート24、選択ゲート2
5、および絶縁膜26をそれぞれを有している。
シュメモリセルは、選択ゲート25により制御されるチ
ャンネル領域がソース21側に存在することにより、過
消去の問題点を解決したのである。
リセルと比較すると、セルの過消去の問題は克服するこ
とができたものの、相対的にセルの面積が増大し、プロ
グラム時および消去時に全て高電圧を利用するため、信
頼性が低いし、3層のポリシリコン膜を用いるため、断
層差が大きいので、プロセスの面で難しいという問題点
を有している。
は、過消去により発生する誤動作を除去するために、従
来とは異なる形態のコントロールゲートを適用し、プロ
グラム時および消去時に動作電圧を低めるために、既存
のフローティングゲートの代わりにONO(oxide-nitr
ide-oxide)構造を利用し、通常のソース消去の代わり
にバルク(bulk)消去方式を用いるフラッシュメモリセ
ルおよびそのアレイ構造、並びにその製造方法を提供す
ることを目的とする。
のこの発明のフラッシュメモリセルは、基板と、上記基
板上に所定のサイズに形成され、電荷を捕捉するための
界面を持つ複合構造絶縁膜と、印加する電圧を変えるこ
とにより、上記基板から上記界面に電荷を注入したり、
上記界面から捕獲された電荷を消去させたりするため
に、上記複合構造絶縁膜の上に形成されたプログラム/
消去制御ゲートと、上記プログラム/消去制御ゲートの
一側端近傍の基板部分に形成されたドレイン領域と、上
記プログラム/消去制御ゲートの他側端から所定間隔離
れた基板部分に形成されたソース領域と、上記プログラ
ム/消去制御ゲート、上記ソース領域および上記ドレイ
ン領域の上に形成された層間絶縁膜と、上記ドレイン領
域と上記ソース領域と上記複合構造絶縁膜および上記プ
ログラム/消去制御ゲートとに跨って上記層間絶縁膜上
に形成された選択ゲートとを含んで成ることを特徴とす
る。
に形成されて電荷が捕捉および解放される複合構造絶縁
膜と、上記複合構造絶縁膜の一側端近傍の基板部分に形
成されたドレインと、上記複合構造絶縁膜の他側端から
所定間隔離れた基板部分に形成されたソースと、上記複
合構造絶縁膜の上に形成されたプログラム/消去制御ゲ
ートと、上記プログラム/消去制御ゲート、上記ソース
および上記ドレインを覆う層間絶縁膜と、上記層間絶縁
膜上に形成される選択ゲートとを含んでなるフラッシュ
メモリセルを複数個配列してアレイを構成し、上記ドレ
インが複数のメモリセルに亘ってライン状でビットライ
ンを形成し、上記ビットラインに平行な方向に上記ソー
スおよびプログラム/消去制御ゲートが複数のメモリセ
ルに亘ってそれぞれライン状でそれぞれソースラインお
よびプログラム/消去ゲートラインを形成し、上記プロ
グラム/消去制御ゲートラインの下部にセルごとに断絶
された上記複合構造絶縁膜を形成し、上記選択ゲートが
複数のセルに亘ってライン状でワードラインで形成して
なることを特徴とする。
ルの製造方法は、基板上に複合構造絶縁膜をパターニン
グする段階と、上記複合構造絶縁膜の上にプログラム/
消去制御ゲートをパターニングする段階と、上記プログ
ラム/消去制御ゲートの一側端近傍の基板部分にドレイ
ン領域を形成し、上記プログラム/消去制御ゲートの他
側端から所定間隔離れた基板部分にソース領域を形成す
るために、選択的にイオン注入を施す段階と、上記プロ
グラム/消去制御ゲート、上記ソース領域および上記ド
レイン領域を同時に覆う層間絶縁膜を形成する段階と、
上記ドレイン領域と上記ソース領域と上記複合構造絶縁
膜および上記プログラム/消去制御ゲートとに跨って上
記層間絶縁膜の上に選択ゲートをパターニングする段階
とを含んで成ることを特徴とする。
4を参照してこの発明を詳細に説明する。
は、図1に示されるように、N型シリコン基板(図示せ
ず)にP型ウエル31を形成して、その上に2層のポリ
シリコン35,37を用いるものであって、第1番目の
層のポリシリコン膜は、プログラム(情報の書き込み)
時および消去時に主ゲートとして用いられるプログラム
/消去ゲート35であり、第2番目の層のポリシリコン
膜は、プログラムしようとするセルまたは読もうとする
セルとその他のセルとを効果的に分離させるのに用いら
れる選択ゲート37である。
膜34は、ONO(oxide-nitride-oxide)層、すなわ
ち、複合構造の絶縁膜で形成され、酸化膜と窒化膜の界
面にキャリアが捕捉(trap)または解放(detrap)され
ることにより、プログラム状態および消去状態を引き起
こさせることができる。
シリコン酸化膜(SiO2)36の層で形成され、その
厚さは約10V程の電圧に耐えることができる程度であ
れば良い。
ート35に陽電圧(+Vcc)を加え、ウエル31とソ
ース32、ドレイン33に陰電圧(−Vcc)を加える
と、ONO層34を通じてトンネリング(tunneling)
が発生し、この過程で陰電荷キャリアがONO層34の
酸化膜と窒化膜の界面で捕捉されることにより、閾電圧
(Vt)が上昇する。一方、消去は、逆にプログラム/
消去ゲート35に陰電圧を加え、ウエルおよびソース、
ドレインに陽電圧を加えると、捕捉された陰電荷が抜け
出し、トンネリング時に陽電荷キャリアがONO層34
の酸化膜と窒化膜の界面に捕捉されて閾電圧が低まるこ
とにより行われる。
リセルを利用したセルアレイ構成を示し、セルアレイの
面積を効果的に活用するために、ドレイン43が複数の
セルに亘ってライン状の拡散層を成し、ビットラインと
して形成した。
43ライン方向へ、すなわち、ビットライン方向へプロ
グラム/消去ゲート用ポリシリコン層45が形成される
ようにした。そして、プログラム/消去ゲート用ポリシ
リコン層45の下には、ONO層44がセルごとに断絶
されて形成されており、通常のワードライン方向には選
択ゲート用ポリシリコン層47であるワードラインを形
成した。
示す回路図であって、各記憶素子を二つのトランジスタ
ー(図面のa)モデルで等価化した。図面においてWL
1およびWL2は二番目のポリシリコン層であるワード
ライン(選択ゲートライン)、P/E0とP/E1およ
びP/E2は一番目のポリシリコン層であるプログラム
/消去ゲートライン、S0およびS1はソースライン、
BL1およびBL2はドレインラインすなわちビットラ
インをそれぞれに示す。注目すべきことは、上記のセル
アレイ構造は、通常のビットラインコンタクトがない構
造で、アレイ面積を最小化するのに極めて有利であると
いう点である。
ける電圧印加の一実施例を示し、先ず、プログラム動作
時に望む番地のセルのワードライン(WL1)をVcc
(5V)にし、その他のワードライン(WL2)は接地
レベルに置く。このとき、選択ゲートはオン(ON)状
態になる。この状態で、望むセルのビットライン(BL
1)とソースライン(S1)そしてPウエルに−Vcc
(−5V)程の電圧を加え、望むプログラムライン(P
/E1)にVcc(5V)程の電圧を加えると、プログ
ラム(書き込み)が起る。反面、同じワードラインにあ
る望まないセルがプログラムされるのを防止するため
に、望まないセルのビットライン(BL2)、ソースラ
イン(S2)およびプログラムライン(P1E2)の電
圧を接地レベルに置く。ここで注目すべきことは、Pウ
エルは−Vccでバイアスされているという点である。
ワードラインをVccに置き、選択されたビットライン
(BL1)、ソースライン(S1)およびPウエルにV
ccを印加する。この状態で、選択されたプログラム/
消去ゲートライン(P/E1)に−Vccを加えると、
選択されたセクター内の全てのセルが消去状態に入る。
反面、非選択のセルは、プログラム/消去ゲートライン
(P/E2)と同様にビットライン(BL2)とソース
ライン(S2)を接地レベルに持って行く。
ン(WL1)をVcc程に印加し、併せて選択されたプ
ログラム/消去ゲートライン(P/E1)もVcc程度
に印加する。この状態で、選択されたソースライン(S
1)に1〜2Vの電圧を加え、ビットライン(BL1)
は接地レベルに持って行く。この状態で、選択されたセ
ルの導電程度を通常の感知回路を連結して分別すること
により、貯蔵された情報を読み出すことができる。非選
択セルは、ワードライン、ビットラインおよびソースラ
イン、プログラム/消去ゲートラインが接地状態に置か
れるため、非動作状態に持って行くことができる。ただ
し、選択されたソースラインの右側にあるセルのビット
ラインはフローティング状態に置くか適当なバイアスを
加えることにより、選択されたセルに対する感知能力を
最大化する必要がある。
に係るフラッシュメモリセルの製造工程の各段階におけ
るワードライン方向およびビットライン方向の断面図で
ある。
ウエル71、81とフィールド酸化膜82を形成した状
態である、図6および図11は、ONO膜73,83を
形成してパターニングした状態である。
の全体構造の上にプログラム/消去ゲート用の第1ポリ
シリコン膜74、84を形成して、パターニングする。
続いて、図8および図13は、ソースおよびドレイン領
域を形成するために、以上の全体構造の上にホトリソグ
ラフィ工程により、感光膜75、85パターンを形成
し、Pウエル上にイオン注入を施し、高濃度不純物イオ
ン注入領域である埋め込まれたN+ 領域76を形成す
る。
の全体構造の上に層間絶縁膜であるシリコン酸化膜7
7、87とワードライン選択ゲート用の第2ポリシリコ
ン膜78、88を順次に形成してパターニングする。
程を施す。
明は、低電圧でプログラムおよび消去が可能であり、低
電力を必要とするため、単一電源化および低電力化が容
易であり、低電圧とチャンネル消去方式を活用するた
め、プログラムおよび消去の繰り返し回数(書換え可能
回数)を著しく増加させる効果がある。さらに、過消去
の問題がないので、消去速度が早く、製造時に段差が低
いため、工程難易度が少なく、低電圧を用いるため、周
辺回路の設計が簡便になり、チップサイズを小さくする
効果がある。
ある。
セルアレイの構成レイアウト図である。
電圧の関係を示す対比図である。
におけるワードライン方向の断面図である。
におけるワードライン方向の断面図である。
におけるワードライン方向の断面図である。
におけるワードライン方向の断面図である。
におけるワードライン方向の断面図である。
程におけるビットライン方向の断面図である。
程におけるビットライン方向の断面図である。
程におけるビットライン方向の断面図である。
程におけるビットライン方向の断面図である。
程におけるビットライン方向の断面図である。
ュメモリセルの断面図である。
ッシュメモリセルの断面図である。
フローティングゲート、15…コントロールゲート、2
1…ソース、22…ドレイン、23…フローティングゲ
ート、24…コントロールゲート、25…選択ゲート、
26…絶縁膜、31…P型ウェル、32…ソース、33
…ドレイン、34…ONO層、35…プログラム/消去
ゲート、36…シリコン酸化膜、37…選択ゲート、4
2…ソースライン、43…ドレインライン、44…ON
O層、45…プログラム/消去ゲート層、47…選択ゲ
ート層、71…P型ウェル、73…ONO膜、74…ポ
リシリコン膜、75…感光膜、76…埋込N+ 領域、7
7…シリコン窒化膜、78…ポリシリコン膜、81…P
型ウェル、82…フィールド酸化膜、83…ONO膜、
84…ポリシリコン膜、85…感光膜、87…シリコン
窒化膜、88…ポリシリコン膜
Claims (6)
- 【請求項1】基板と、 上記 基板上に所定のサイズに形成され、電荷を捕捉する
ための界面を持つ複合構造絶縁膜と、印加する電圧を変えることにより、上記基板から上記界
面に電荷を注入したり、上記界面から捕獲された電荷を
消去させたりするために、上記複合構造絶縁膜の上に形
成されたプログラム/消去制御ゲートと、 上記プログラム/消去制御ゲートの一側端近傍の基板部
分に形成されたドレイン領域と、 上記プログラム/消去制御ゲートの他側端から所定間隔
離れた基板部分に形成されたソース領域と、 上 記プログラム/消去制御ゲート、上記ソース領域およ
び上記ドレイン領域の上に形成された層間絶縁膜と、上記ドレイン領域と上記ソース領域と上記複合構造絶縁
膜および上記プログラム/消去制御ゲートとに跨って 上
記層間絶縁膜上に形成された選択ゲートとを含んで成る
フラッシュメモリセル。 - 【請求項2】 請求項1に記載のフラッシュメモリセル
であって、 上記複合構造絶縁膜は、ONO(Oxide-Nitride-Oxid
e)膜であることを特徴とするもの。 - 【請求項3】 基板上に複合構造絶縁膜をパターニング
する段階と、 上記複合構造絶縁膜の上にプログラム/消去制御ゲート
をパターニングする段階と、 上記プログラム/消去制御ゲートの一側端近傍の基板部
分にドレイン領域を形成し、上記プログラム/消去制御
ゲートの他側端から所定間隔離れた基板部分にソース領
域を形成するために、選択的にイオン注入を施す段階
と、上記プログラム/消去制御ゲート、上記ソース領域およ
び上記ドレイン領域を同時に覆う 層間絶縁膜を形成する
段階と、上記ドレイン領域と上記ソース領域と上記複合構造絶縁
膜および上記プログラム/消去制御ゲートとに跨って 上
記層間絶縁膜の上に選択ゲートをパターニングする段階
とを含んで成るフラッシュメモリセルの製造方法。 - 【請求項4】 請求項3に記載のフラッシュメモリセル
の製造方法であって、 上記複合構造絶縁膜をONO(Oxide-Nitride-Oxide)
膜で形成することを特徴とする方法。 - 【請求項5】 請求項3に記載のフラッシュメモリセル
の製造方法であって、 上記プログラム/消去制御ゲートと上記選択ゲートは、
それぞれにポリシリコン膜で形成することを特徴とする
方法。 - 【請求項6】 請求項3に記載のフラッシュメモリセル
の製造方法であって、 上記層間絶縁膜を10Vに対して絶縁特性を維持する厚
さに形成することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1994-16141 | 1994-07-06 | ||
KR1019940016141A KR0135247B1 (ko) | 1994-07-06 | 1994-07-06 | 플래쉬 메모리 셀 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0855922A JPH0855922A (ja) | 1996-02-27 |
JP2989760B2 true JP2989760B2 (ja) | 1999-12-13 |
Family
ID=19387353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17116395A Expired - Fee Related JP2989760B2 (ja) | 1994-07-06 | 1995-07-06 | フラッシュメモリセルおよびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5763308A (ja) |
JP (1) | JP2989760B2 (ja) |
KR (1) | KR0135247B1 (ja) |
CN (1) | CN1116681C (ja) |
DE (1) | DE19524665C2 (ja) |
GB (1) | GB2291263B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5969383A (en) * | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
US7012296B2 (en) * | 1999-09-17 | 2006-03-14 | Renesas Technology Corp. | Semiconductor integrated circuit |
US7190023B2 (en) * | 1999-09-17 | 2007-03-13 | Renesas Technology Corp. | Semiconductor integrated circuit having discrete trap type memory cells |
JP4058219B2 (ja) * | 1999-09-17 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6509237B2 (en) * | 2001-05-11 | 2003-01-21 | Hynix Semiconductor America, Inc. | Flash memory cell fabrication sequence |
JP2003078045A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6836432B1 (en) * | 2002-02-11 | 2004-12-28 | Advanced Micro Devices, Inc. | Partial page programming of multi level flash |
US8050085B2 (en) * | 2002-08-29 | 2011-11-01 | Renesas Electronics Corporation | Semiconductor processing device and IC card |
US7449743B2 (en) * | 2005-02-22 | 2008-11-11 | Intel Corporation | Control gate profile for flash technology |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2918888C2 (de) * | 1979-05-10 | 1984-10-18 | Siemens AG, 1000 Berlin und 8000 München | MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung |
DE3031748A1 (de) * | 1979-08-24 | 1982-03-04 | Centre Electronique Horloger S.A., Neuchâtel | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern |
US4795719A (en) * | 1984-05-15 | 1989-01-03 | Waferscale Integration, Inc. | Self-aligned split gate eprom process |
US4780424A (en) * | 1987-09-28 | 1988-10-25 | Intel Corporation | Process for fabricating electrically alterable floating gate memory devices |
US4852062A (en) * | 1987-09-28 | 1989-07-25 | Motorola, Inc. | EPROM device using asymmetrical transistor characteristics |
US5111270A (en) * | 1990-02-22 | 1992-05-05 | Intel Corporation | Three-dimensional contactless non-volatile memory cell |
US5219773A (en) * | 1990-06-26 | 1993-06-15 | Massachusetts Institute Of Technology | Method of making reoxidized nitrided oxide MOSFETs |
US5280446A (en) * | 1990-09-20 | 1994-01-18 | Bright Microelectronics, Inc. | Flash eprom memory circuit having source side programming |
US5237188A (en) * | 1990-11-28 | 1993-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device with nitrided gate insulating film |
US5324675A (en) * | 1992-03-31 | 1994-06-28 | Kawasaki Steel Corporation | Method of producing semiconductor devices of a MONOS type |
-
1994
- 1994-07-06 KR KR1019940016141A patent/KR0135247B1/ko not_active IP Right Cessation
-
1995
- 1995-07-06 DE DE19524665A patent/DE19524665C2/de not_active Expired - Fee Related
- 1995-07-06 CN CN95109195A patent/CN1116681C/zh not_active Expired - Fee Related
- 1995-07-06 JP JP17116395A patent/JP2989760B2/ja not_active Expired - Fee Related
- 1995-07-06 US US08/499,082 patent/US5763308A/en not_active Expired - Lifetime
- 1995-07-06 GB GB9513781A patent/GB2291263B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0855922A (ja) | 1996-02-27 |
GB2291263A (en) | 1996-01-17 |
KR960006097A (ko) | 1996-02-23 |
CN1116681C (zh) | 2003-07-30 |
US5763308A (en) | 1998-06-09 |
GB9513781D0 (en) | 1995-09-06 |
KR0135247B1 (ko) | 1998-04-22 |
DE19524665A1 (de) | 1996-01-11 |
DE19524665C2 (de) | 2002-06-13 |
GB2291263B (en) | 1998-10-14 |
CN1115098A (zh) | 1996-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5793079A (en) | Single transistor non-volatile electrically alterable semiconductor memory device | |
US5397726A (en) | Segment-erasable flash EPROM | |
JP3192861B2 (ja) | 不揮発性半導体記憶装置 | |
US5464999A (en) | Method for programming an alternate metal/source virtual ground flash EPROM cell array | |
US7282762B2 (en) | 4F2 EEPROM NROM memory arrays with vertical devices | |
US7020018B2 (en) | Nonvolatile memory device and method for fabricating the same | |
JP2006191049A (ja) | 不揮発性記憶素子、その製造方法及び動作方法 | |
US7209389B2 (en) | Trap read only non-volatile memory (TROM) | |
JP2006093695A (ja) | 不揮発性メモリ素子及びその形成方法 | |
JPH10340964A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2003046002A (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
JP2002368141A (ja) | 不揮発性半導体メモリ装置 | |
JPH0262074A (ja) | 不揮発性半導体記憶装置 | |
US6876031B1 (en) | Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates | |
JP2989760B2 (ja) | フラッシュメモリセルおよびその製造方法 | |
JP4670187B2 (ja) | 不揮発性半導体メモリ装置 | |
JPH05326893A (ja) | 不揮発性記憶装置 | |
JPH11195718A (ja) | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 | |
US6573140B1 (en) | Process for making a dual bit memory device with isolated polysilicon floating gates | |
JP3375087B2 (ja) | 半導体記憶装置およびその記憶情報読出方法 | |
US6392927B2 (en) | Cell array, operating method of the same and manufacturing method of the same | |
US6853027B2 (en) | Semiconductor nonvolatile memory with low programming voltage | |
JP4227681B2 (ja) | 非揮発性半導体素子の製造方法 | |
JP3162472B2 (ja) | 不揮発性半導体記憶装置 | |
JPH06177393A (ja) | 不揮発性記憶装置およびその駆動方法、ならびに製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |