JPH033366A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH033366A JPH033366A JP2121409A JP12140990A JPH033366A JP H033366 A JPH033366 A JP H033366A JP 2121409 A JP2121409 A JP 2121409A JP 12140990 A JP12140990 A JP 12140990A JP H033366 A JPH033366 A JP H033366A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- semiconductor material
- channel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 230000005669 field effect Effects 0.000 title claims description 11
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 32
- 239000000956 alloy Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 4
- 229910052732 germanium Inorganic materials 0.000 description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000004047 hole gas Substances 0.000 description 5
- 229910000927 Ge alloy Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003856 thermoforming Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、一般に半導体デバイスに関し、具体的には、
キャリヤの移動性を改善するためのゲルマニウムを含有
したチャネルを備えた金属酸化物電界効果トランジスタ
に関している。
キャリヤの移動性を改善するためのゲルマニウムを含有
したチャネルを備えた金属酸化物電界効果トランジスタ
に関している。
Ｂ、従来の技術及びその課題
電界効果トランジスタは、ソース、ソースから離隔した
ドレイン、及びソースとドレインの間に配設されたゲー
トを含む水平型デバイスである。
ドレイン、及びソースとドレインの間に配設されたゲー
トを含む水平型デバイスである。
チャネル領域は、ゲートの下部ならびにソースとドレイ
ンの間に載置されている。金属酸化物電界効果トランジ
スタは、チャネルの上部に配設された酸化物層に付設さ
れた金属電極を有する。ゲート電極に印加された電圧が
、チャネル内のソースからドレインへの電流の流れを制
御する。このようなＭＯ８ＦＥＴ装置は、広範囲に使用
されており、シリコンとその酸化物である二酸化ケイ素
とのやや独特の組合せを使用するので、容易に製作され
る。
ンの間に載置されている。金属酸化物電界効果トランジ
スタは、チャネルの上部に配設された酸化物層に付設さ
れた金属電極を有する。ゲート電極に印加された電圧が
、チャネル内のソースからドレインへの電流の流れを制
御する。このようなＭＯ８ＦＥＴ装置は、広範囲に使用
されており、シリコンとその酸化物である二酸化ケイ素
とのやや独特の組合せを使用するので、容易に製作され
る。
シリコンは、半導体材料であり、適切なドーピングによ
ってその導電性を変えることができる。
ってその導電性を変えることができる。
これと対照的に、二酸化ケイ素は、すぐれた絶縁体であ
る。シリコンと二酸化ケイ素の間の界面は、非常に高度
の電気的性質をもつように形成することができる。つま
り、シリコンのエネルギーのバンドギャップ内の電子界
面状態の密度が極めて低い。二酸化ケイ素層は、下側に
ある基板を酸化することによって形成することができる
。更に、二酸化ケイ素は、エッチャントを含む多数の既
知の加工剤とあまり反応しない。したがって、二酸化ケ
イ素は、中間の製造工程中にマスクとしても用いられる
。
る。シリコンと二酸化ケイ素の間の界面は、非常に高度
の電気的性質をもつように形成することができる。つま
り、シリコンのエネルギーのバンドギャップ内の電子界
面状態の密度が極めて低い。二酸化ケイ素層は、下側に
ある基板を酸化することによって形成することができる
。更に、二酸化ケイ素は、エッチャントを含む多数の既
知の加工剤とあまり反応しない。したがって、二酸化ケ
イ素は、中間の製造工程中にマスクとしても用いられる
。
半導体としてのシリコンの欠点の一つに、その電子移動
性がある。シリコン中の電子の通過が、シリコン原子の
結晶格子構造によって制限される。
性がある。シリコン中の電子の通過が、シリコン原子の
結晶格子構造によって制限される。
ゲルマニウムなどの他の材料は、より高度のキャリヤ移
動性が可能なエネルギー・バンド構造を有する。このよ
うなより高度のキャリヤの移動性は望ましい。
動性が可能なエネルギー・バンド構造を有する。このよ
うなより高度のキャリヤの移動性は望ましい。
というのは、キャリヤの移動性が、デバイスの切換え速
度を最終的に決定するからである。切換え速度が速くな
れば、所与のデバイスが、所定の単位時間内により多く
の動作を実施できる。
度を最終的に決定するからである。切換え速度が速くな
れば、所与のデバイスが、所定の単位時間内により多く
の動作を実施できる。
ゲルマニウムとシリコンの合金層は、この合金層が充分
薄ければ、シリコン基板上で成長させることができるこ
とが判明している。ゲルマニウムの結晶の格子間隔は、
シリコンの結晶の格子間隔より大きいので、ゲルマニウ
ムとシリコンの合金を有する層は、ひずみがかかってい
る。ゲルマニウムの結晶格子は、圧縮されて、いわゆる
擬似形ｎ層を生ずる。Ｋ、カスバ（Ｃａｓｐｅｒ）
ｒ Ｓ ｉ ／５ｉＧｅ超格子構造の不適切な成長（Ｇ
ｒｏｗｔｈＩｍｐｒｏｐｒｉｅｔｉｅｓ ｏｆ Ｓｉ／
５ｉＧｅ ５ｕｐｅｒｌａｔｔｉｃｅｓ）Ｊ ＮＭ Ｓ
Ｓ−Ｉ Ｉ Ｐｒｏｃｅｅｄｉｎｇｓｌ 日本、京都
、１９７５年９月、Ｉ） 、７０３ Ｎ及びり、Ｖ、
ラッグ（Ｌａｎｇ）他ｒ Ｇ ｅｘｓ １１−ｘ／ Ｓ
ｉ緊張層へテロ構造のバンドギ’ｒ−／プの測定（Ｍ
ｅａｓｕｒｅｍｅｎｔ ｏｆ ｔｈｅＢａｎｄ Ｇａｐ
ｏｆ ＧｅｘＳｔｌ−ｘ／Ｓｉ ５ｔｒａｉｎｅｄ
Ｌａｙｅｒ）１ｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ） Ｊ
Ｎ Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ
、 ４７ （１９８５年）、ｐ、１３３３を参照され
たい。このような緊張層に関して、他の研究者は、この
種のデバイスでは、シリコン／合金の界面層に２次元の
電子及び正孔ガス層が形成される可能性があることを実
証している。このようなデバイスでは、高い電子と正孔
の移動性が得られたと報告されている。Ｇ、アブストレ
イター（Ａｂｓｔｒｅｉｔｅｒ）他ｒｓ ｉ／Ｇｅｘｓ
ｆｌ−ｘ緊張層の超格子における２次元電子ガス系Ｊ
、ＭＳＳ−ＩＩ Ｐｒｏｃｅｅｄｉｎｇｓ１日本、京都
、１９８５年８月、ｐ、７１７を参照のこと。
薄ければ、シリコン基板上で成長させることができるこ
とが判明している。ゲルマニウムの結晶の格子間隔は、
シリコンの結晶の格子間隔より大きいので、ゲルマニウ
ムとシリコンの合金を有する層は、ひずみがかかってい
る。ゲルマニウムの結晶格子は、圧縮されて、いわゆる
擬似形ｎ層を生ずる。Ｋ、カスバ（Ｃａｓｐｅｒ）
ｒ Ｓ ｉ ／５ｉＧｅ超格子構造の不適切な成長（Ｇ
ｒｏｗｔｈＩｍｐｒｏｐｒｉｅｔｉｅｓ ｏｆ Ｓｉ／
５ｉＧｅ ５ｕｐｅｒｌａｔｔｉｃｅｓ）Ｊ ＮＭ Ｓ
Ｓ−Ｉ Ｉ Ｐｒｏｃｅｅｄｉｎｇｓｌ 日本、京都
、１９７５年９月、Ｉ） 、７０３ Ｎ及びり、Ｖ、
ラッグ（Ｌａｎｇ）他ｒ Ｇ ｅｘｓ １１−ｘ／ Ｓ
ｉ緊張層へテロ構造のバンドギ’ｒ−／プの測定（Ｍ
ｅａｓｕｒｅｍｅｎｔ ｏｆ ｔｈｅＢａｎｄ Ｇａｐ
ｏｆ ＧｅｘＳｔｌ−ｘ／Ｓｉ ５ｔｒａｉｎｅｄ
Ｌａｙｅｒ）１ｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ） Ｊ
Ｎ Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ
、 ４７ （１９８５年）、ｐ、１３３３を参照され
たい。このような緊張層に関して、他の研究者は、この
種のデバイスでは、シリコン／合金の界面層に２次元の
電子及び正孔ガス層が形成される可能性があることを実
証している。このようなデバイスでは、高い電子と正孔
の移動性が得られたと報告されている。Ｇ、アブストレ
イター（Ａｂｓｔｒｅｉｔｅｒ）他ｒｓ ｉ／Ｇｅｘｓ
ｆｌ−ｘ緊張層の超格子における２次元電子ガス系Ｊ
、ＭＳＳ−ＩＩ Ｐｒｏｃｅｅｄｉｎｇｓ１日本、京都
、１９８５年８月、ｐ、７１７を参照のこと。
正正孔バンドに対して軽正孔バンドのエネルギーを減少
させる合金層内のひずみによって、このような系におけ
る正孔の移動性が高まることがある。
させる合金層内のひずみによって、このような系におけ
る正孔の移動性が高まることがある。
この系では、伝導帯及び価電子帯の不連続性は比較的低
い。バンド・ギャップの不連続性が伝導帯と価電子帯の
間にどのように分配されるかは正確には知られていない
。しかし、小さな不連続性が、シリコン上の小さなショ
ットキー・バリアとあいまって、この種のデバイスの商
品化を非常に難しくしている疑いがある。
い。バンド・ギャップの不連続性が伝導帯と価電子帯の
間にどのように分配されるかは正確には知られていない
。しかし、小さな不連続性が、シリコン上の小さなショ
ットキー・バリアとあいまって、この種のデバイスの商
品化を非常に難しくしている疑いがある。
通常のＭＯ８ＦＥＴ技術では、シリコンと二酸化ケイ素
の間のバリアの高さは、非常に高いが、これは、ゲート
の漏えい電流を極めて少なく出来るという好ましい効果
をもつ。この界面は、無定形の絶縁体と結晶性の半導体
の間にあり、したがって電子や正孔を激しく散乱させて
、それらの移動性を低下させるという好ましくない性質
を持っている。
の間のバリアの高さは、非常に高いが、これは、ゲート
の漏えい電流を極めて少なく出来るという好ましい効果
をもつ。この界面は、無定形の絶縁体と結晶性の半導体
の間にあり、したがって電子や正孔を激しく散乱させて
、それらの移動性を低下させるという好ましくない性質
を持っている。
したがって、シリコンに対する単結晶界面を存するゲル
マニウム合金のチャネルを備え、またシリコン及び二酸
化ケイ素の作動ならびに製作上の利点を有するゲルマニ
ウム合金のチャネルの利点を多少なりとも取り込むこと
が望ましい。
マニウム合金のチャネルを備え、またシリコン及び二酸
化ケイ素の作動ならびに製作上の利点を有するゲルマニ
ウム合金のチャネルの利点を多少なりとも取り込むこと
が望ましい。
米国特許第４５５８８９５号には、ゲルマニウム・チャ
ネル、及びチャネル上に付着したシリコンまたは二酸化
ケイ素層を有するデバイスが開示されている。前記のデ
バイスは、ゲルマニウム・チャネルと次層の間に、単一
のバンド・ギャップを具備している。酸化物層が熱形成
されるという開示はされていない。熱形成方法は、その
デバイスの性質上不適当である。酸化物層の熱形成法は
、広範囲に用いられている技術である。
ネル、及びチャネル上に付着したシリコンまたは二酸化
ケイ素層を有するデバイスが開示されている。前記のデ
バイスは、ゲルマニウム・チャネルと次層の間に、単一
のバンド・ギャップを具備している。酸化物層が熱形成
されるという開示はされていない。熱形成方法は、その
デバイスの性質上不適当である。酸化物層の熱形成法は
、広範囲に用いられている技術である。
米国特許第４５２９４５５号には、シリコンとゲルマニ
ウムの合金層上に付着したシリコン層を酸化する方法が
開示されている。シリコン層全体が酸化されるので、こ
れら２層の間には単一のエネルギー・バンド・ギャップ
しか存在しない。酸化物層と合金層との間に残りのシリ
コン層はない。
ウムの合金層上に付着したシリコン層を酸化する方法が
開示されている。シリコン層全体が酸化されるので、こ
れら２層の間には単一のエネルギー・バンド・ギャップ
しか存在しない。酸化物層と合金層との間に残りのシリ
コン層はない。
上述の特許はいずれも、シリコン／二酸化ケイ素の系、
デバイス及び工程に、ゲルマニウム合金層を有するデバ
イスを適合させるというデバイスまたは方法を記載して
いない。
デバイス及び工程に、ゲルマニウム合金層を有するデバ
イスを適合させるというデバイスまたは方法を記載して
いない。
Ｃ０課題を解決するための手段
本発明は、従来技術のデバイスの表面状態の欠点を解決
し、かつ合金層の表面にシリコン層を配設し、シリコン
層を部分酸化することによって、シリコン／二酸化ケイ
素系の利点を維持するものである。ゲルマニウムとシリ
コンを含む合金層を、シリコン基板の上面に成長させる
。この合金層は、適切な擬形態的（ｐｓｅｕｄｏｍｏｒ
ｐｈｉｃ ）で、転位のない成長のために、充分に薄く
する。シリコン層を、前記合金層に付設する。最初のシ
リコン層は、合金層の２倍ないし３倍の厚さである。シ
リコン層の上部公約２／３は、熱酸化、または陽極酸化
、あるいはプラズマ陽極化により酸化する。二酸化ケイ
素と合金層の間に残存しているシリコン層は、シリコン
と二酸化ケイ素の間に寄生チャネルが形成されないよう
、充分に薄くする。この系を、次に従来の手段によって
処理して、ｎ−チャネルまたはｐ−チャネルＭＯ８ＦＥ
Ｔデバイスを形成することができる。
し、かつ合金層の表面にシリコン層を配設し、シリコン
層を部分酸化することによって、シリコン／二酸化ケイ
素系の利点を維持するものである。ゲルマニウムとシリ
コンを含む合金層を、シリコン基板の上面に成長させる
。この合金層は、適切な擬形態的（ｐｓｅｕｄｏｍｏｒ
ｐｈｉｃ ）で、転位のない成長のために、充分に薄く
する。シリコン層を、前記合金層に付設する。最初のシ
リコン層は、合金層の２倍ないし３倍の厚さである。シ
リコン層の上部公約２／３は、熱酸化、または陽極酸化
、あるいはプラズマ陽極化により酸化する。二酸化ケイ
素と合金層の間に残存しているシリコン層は、シリコン
と二酸化ケイ素の間に寄生チャネルが形成されないよう
、充分に薄くする。この系を、次に従来の手段によって
処理して、ｎ−チャネルまたはｐ−チャネルＭＯ８ＦＥ
Ｔデバイスを形成することができる。
ゲルマニウム合金製のチャネルは、このようにして、チ
ャネル層の両表面でシリコン結晶構造体によって適切に
境界づけされる。二酸化ケイ素とシリコンの間のバリア
の高さが非常に高いので、キャリヤがうまく閉じ込めら
れる。上部シリコン層と合金層の間には、別のより小さ
なバンド不連続がある。適切な電圧を印加すると、合金
層と上部シリコン層の間の界面に高移動性の電荷キャリ
ヤの領域が生ずる。この領域は、２次元の電子及び正孔
ガスを含有している。ｐドープ・デバイスでは、この領
域は、界面に２次元の正孔ガスをもたらす。この２次元
の正孔ガス中では、陽電荷キャリヤは、チャネルの下で
極めて高度の移動性を存する。
ャネル層の両表面でシリコン結晶構造体によって適切に
境界づけされる。二酸化ケイ素とシリコンの間のバリア
の高さが非常に高いので、キャリヤがうまく閉じ込めら
れる。上部シリコン層と合金層の間には、別のより小さ
なバンド不連続がある。適切な電圧を印加すると、合金
層と上部シリコン層の間の界面に高移動性の電荷キャリ
ヤの領域が生ずる。この領域は、２次元の電子及び正孔
ガスを含有している。ｐドープ・デバイスでは、この領
域は、界面に２次元の正孔ガスをもたらす。この２次元
の正孔ガス中では、陽電荷キャリヤは、チャネルの下で
極めて高度の移動性を存する。
本発明のＭＯ８ＦＥＴデバイスは、シリコン及び二酸化
ケイ素の上部層を含有しているので、デバイスの残りの
加工工程は従来通りである。したがって、上部二酸化ケ
イ素層は、マスク用として使用でき、また後で絶縁ゲー
ト電極の一部として絶縁用に使用できる。
ケイ素の上部層を含有しているので、デバイスの残りの
加工工程は従来通りである。したがって、上部二酸化ケ
イ素層は、マスク用として使用でき、また後で絶縁ゲー
ト電極の一部として絶縁用に使用できる。
上述の本発明の特徴は、添付の図面と共に以下の好まし
い実施例に関する記述を参照すれば、より明らかになる
だろう。
い実施例に関する記述を参照すれば、より明らかになる
だろう。
Ｄ、実施例
第１図には、本発明のＭＯ８ＦＥＴデバイス１０が全体
として示されている。トランジスタ１０は、シリコンの
基板１を有する。合金層２が、シリコン基板１の上面に
擬形態的に形成されている。
として示されている。トランジスタ１０は、シリコンの
基板１を有する。合金層２が、シリコン基板１の上面に
擬形態的に形成されている。
合金層２は、Ｇ ｅ）、Ｓ ｆ ｔ−ｘから成る。ただ
し、ｘＷは、ゲルマニウムの含有量である。一般に、合
金層２内に存在するゲルマニウムの量は、合金層２にお
ける緊張を解放しない程度の量とすることができる。す
なわち、合金層２内のゲルマニウムの割合は、１％と９
９％の間の範囲としてよ（，５０％が好ましい。
し、ｘＷは、ゲルマニウムの含有量である。一般に、合
金層２内に存在するゲルマニウムの量は、合金層２にお
ける緊張を解放しない程度の量とすることができる。す
なわち、合金層２内のゲルマニウムの割合は、１％と９
９％の間の範囲としてよ（，５０％が好ましい。
第１図の層３及び４と同等の厚さの他のシリコン層が、
合金層２上にエピタキシャル付着されている。シリコン
層の上部は、酸化されて二酸化ケイ素の層４を形成して
いる。二酸化ケイ素層４の一部分は、ソース接点７及び
ドレイン接点８を受けるべく、残りのシリコン層３を露
出させるために、エツチングまたは他の方法で除去され
ている。
合金層２上にエピタキシャル付着されている。シリコン
層の上部は、酸化されて二酸化ケイ素の層４を形成して
いる。二酸化ケイ素層４の一部分は、ソース接点７及び
ドレイン接点８を受けるべく、残りのシリコン層３を露
出させるために、エツチングまたは他の方法で除去され
ている。
ゲート６が、層４上に配設されている。合金層２内のチ
ャネル領域９が、ゲートｅの下方、ソース接点７とドレ
イン接点８の間に配設されている。
ャネル領域９が、ゲートｅの下方、ソース接点７とドレ
イン接点８の間に配設されている。
シリコン層３は、加工してｎ−チャネルあるいはｐ−チ
ャネルＭＯ８ＦＥＴにすることができる。
ャネルＭＯ８ＦＥＴにすることができる。
以下の説明では、デバイスをｐ−チャネルＭＯ８ＦＥＴ
に加工するものと仮定する。しかし、当業者には自明の
ごとく、ｎ−チャネル・ドーピングも可能である。
に加工するものと仮定する。しかし、当業者には自明の
ごとく、ｎ−チャネル・ドーピングも可能である。
層１のＳｉバッファ層は、たとえば約２０００人の、都
合のよい厚さでよい。
合のよい厚さでよい。
層２は、擬似形態的な単結晶性構造を維持するに充分な
適切な厚さである。すなわち、２０ないし３００人の範
囲の厚さである。
適切な厚さである。すなわち、２０ないし３００人の範
囲の厚さである。
層３は、どの程度酸化されるかに応じて、非常に薄くな
ければならない。酸化後の厚さは、約２０人である。
ければならない。酸化後の厚さは、約２０人である。
層４は、高度の相互コンダクタンスＦＥＴを実現するた
め、約１００人とかなり薄くなければならない。
め、約１００人とかなり薄くなければならない。
デバイス１０の各層の典型的な厚さは、次の通りである
。合金層２は１０ｎｍ１上部シリコン層３は５ ｎ ｍ
に酸化ケイ素層４はｌｏｎｍである。
。合金層２は１０ｎｍ１上部シリコン層３は５ ｎ ｍ
に酸化ケイ素層４はｌｏｎｍである。
後者は、最初に形成されたシリコン層の上部を部分酸化
することによって形成される。酸化は、加熱によるか、
またはプラズマ陽極化によって行なえる。他のシリコン
層３は、層３と４の間の界面に寄生チャネルが形成され
ないように、充分に薄く形成されている。
することによって形成される。酸化は、加熱によるか、
またはプラズマ陽極化によって行なえる。他のシリコン
層３は、層３と４の間の界面に寄生チャネルが形成され
ないように、充分に薄く形成されている。
次に第２図を参照すると、電圧がゲート電極６に印加さ
れていない場合の第１図のデバイスのエネルギー・バン
ド図が示されている。この状態では、上側二酸化ケイ素
層４とシリコン層３との間に大きなバリアがある。シリ
コン層３と合金層２の間に、別のバンド不連続がある。
れていない場合の第１図のデバイスのエネルギー・バン
ド図が示されている。この状態では、上側二酸化ケイ素
層４とシリコン層３との間に大きなバリアがある。シリ
コン層３と合金層２の間に、別のバンド不連続がある。
基板１もシリコンなので、このバンド・ギャップは、層
３と同レベルに戻る。第２図では、伝導帯と価電子帯の
不連続性は、大体等しく示しである。たとえば、伝導帯
の不連続性が、価電子帯の不連続性よりずっと小さい場
合には、本発明の利点は、主としてｐ−チャネル・デバ
イスに関わることになる。
３と同レベルに戻る。第２図では、伝導帯と価電子帯の
不連続性は、大体等しく示しである。たとえば、伝導帯
の不連続性が、価電子帯の不連続性よりずっと小さい場
合には、本発明の利点は、主としてｐ−チャネル・デバ
イスに関わることになる。
負電圧がゲート６に印加されると、バンド図は、第３図
に示すように変化する。酸化物層４が、ゲート電極６か
ら電流が漏えいするのを防止する。したがって、電極６
にかけた負電圧によって形成された電界が、合金層２と
シリコン層３の界面５に大量の正キャリヤを引きつける
。正キャリヤすなわち正孔のこの集中は、２次元の形状
をとる。界面５における２つの結晶層の緊張した界面で
は、界面における正電荷キャリヤは高度の移動性を有し
、ソース７とドレイン８の間の界面５に対してほぼ２次
元方向に移動する。
に示すように変化する。酸化物層４が、ゲート電極６か
ら電流が漏えいするのを防止する。したがって、電極６
にかけた負電圧によって形成された電界が、合金層２と
シリコン層３の界面５に大量の正キャリヤを引きつける
。正キャリヤすなわち正孔のこの集中は、２次元の形状
をとる。界面５における２つの結晶層の緊張した界面で
は、界面における正電荷キャリヤは高度の移動性を有し
、ソース７とドレイン８の間の界面５に対してほぼ２次
元方向に移動する。
より具体的には、２次元の正孔ガスが界面５に形成され
る。ゲルマニウムは、シリコンよりすぐれた正孔運搬特
性を有する。チャネルの運搬特性は、デバイス構造１０
によって改善される。というのは、正孔は、層３と４の
間の界面ではなく界面５に閉じ込められるからである。
る。ゲルマニウムは、シリコンよりすぐれた正孔運搬特
性を有する。チャネルの運搬特性は、デバイス構造１０
によって改善される。というのは、正孔は、層３と４の
間の界面ではなく界面５に閉じ込められるからである。
合金層が緊張状態にあるために、軽正孔バンドのエネル
ギーが低下するので、正孔運搬特性は更に改善される。
ギーが低下するので、正孔運搬特性は更に改善される。
基板の効果は、合金層２と基板１の間に形成された界面
によってヘテロ接合が閉じ込められるため減少する。
によってヘテロ接合が閉じ込められるため減少する。
二酸化ケイ素層４とシリコン層３の間の界面は、界面状
態の密度が低い。というのは、二酸化ケイ素層４は、シ
リコン層３の上に熱成長されているからである。このよ
うなタイプの形成方法は、従来のシリコンをペースにし
た加工技術と両立しうるちのである。したがって、集積
回路製作の残りの工程を用いて、相補型集積回路、つま
りｎドープ及びｐドープされたデバイスの両方を含む回
路を容易に作成することができる。
態の密度が低い。というのは、二酸化ケイ素層４は、シ
リコン層３の上に熱成長されているからである。このよ
うなタイプの形成方法は、従来のシリコンをペースにし
た加工技術と両立しうるちのである。したがって、集積
回路製作の残りの工程を用いて、相補型集積回路、つま
りｎドープ及びｐドープされたデバイスの両方を含む回
路を容易に作成することができる。
以上、本発明の好ましい実施例について述べて来たが、
当業者には自明のごとく、本発明の範囲から逸脱するこ
となく、他の変形、変更、追加、及び削除を加えること
が可能である。
当業者には自明のごとく、本発明の範囲から逸脱するこ
となく、他の変形、変更、追加、及び削除を加えること
が可能である。
Ｅ１発明の効果
本発明により、キャリヤの移動性が改善された電界効果
トランジスタが達成された。
トランジスタが達成された。
第１図は、本発明の好ましい実施例の断面図である。
第２図は、ゲート電圧をかけない場合の本発明によるデ
バイスのエネルギー・バンド図である。 第３図は、ゲートを付勢した場合の本発明によるデバイ
スのエネルギー・バンド図である。 １・・・・基板、２・・・・合金層、３・・・・シリコ
ン層、４・・・・酸化ケイ素層、６・・・・ゲート電極
、７・・・・ソース接点、８・・・・ドレイン接点、９
・・・・チャネル領域、１０・・・・トランジスタ・デ
バイス。
バイスのエネルギー・バンド図である。 第３図は、ゲートを付勢した場合の本発明によるデバイ
スのエネルギー・バンド図である。 １・・・・基板、２・・・・合金層、３・・・・シリコ
ン層、４・・・・酸化ケイ素層、６・・・・ゲート電極
、７・・・・ソース接点、８・・・・ドレイン接点、９
・・・・チャネル領域、１０・・・・トランジスタ・デ
バイス。
Claims (3)
- （１）オーム接点間のチャネル中の電流が、前記チャネ
ル上に配設されたゲートに印加される電位によって影響
される電界効果トランジスタであって、第１の単結晶性
半導体材料から成る基板と、前記第１の半導体材料と前
記基板上に配設された第２の半導体材料との合金から成
る、ひずみのかかった擬似形態的なエピタキシャル・チ
ャネル層と、 前記チャネル層上に配設された酸化可能な半導体材料か
ら成るエピタキシャル層と、 前記酸化可能な半導体層上に配設された前記酸化可能な
半導体のゲート酸化物層と を含む電界効果トランジスタ。 - （２）▽２個のオーム接点間のチャネル中の電流が、前
記チャネル近傍のゲートに印加される電位によって影響
される電界効果トランジスタであぅて、単結晶性シリコ
ン基板上に配設された Ｇｅ＿ｘＳｉ＿１＿−＿ｘ合金から成る、ひずみのかか
った擬似形態的なエピタキシャル層を含有するチャネル
と、 ＧｅｘＳｉ＿１＿−＿ｘ層上に配設されたシリコンのエ
ピタキシャル層と、 前記シリコン層と接触した二酸化ケイ素の層とを含む電
界効果トランジスタ。 - （３）第２半導体材料から成る基板上に、少なくとも第
１の半導体材料から成るチャネル層を形成するステップ
と、 前記チャネル層上に、前記第２の半導体材料から成るエ
ピタキシャル層を形成するステップと、前記第２の半導
体材料から成る前記層を部分酸化して、前記第２の半導
体材料の酸化物層を形成し、かつ前記チャネル層上に前
記第２の半導体材料の一部を保持するステップと を含む、電界効果トランジスタを形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US351630 | 1989-05-15 | ||
| US07/351,630 US5019882A (en) | 1989-05-15 | 1989-05-15 | Germanium channel silicon MOSFET |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033366A true JPH033366A (ja) | 1991-01-09 |
| JP2528537B2 JP2528537B2 (ja) | 1996-08-28 |
Family
ID=23381671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2121409A Expired - Fee Related JP2528537B2 (ja) | 1989-05-15 | 1990-05-14 | 電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5019882A (ja) |
| EP (1) | EP0397987A1 (ja) |
| JP (1) | JP2528537B2 (ja) |
| CA (1) | CA1298670C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020900A2 (en) * | 1999-01-14 | 2000-07-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR20020008789A (ko) * | 2000-07-24 | 2002-01-31 | 도호쿠 다이가쿠 | 왜곡을 갖는 채널층을 포함하는 ｍｏｓ형 ｆｅｔ 장치 |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241197A (en) * | 1989-01-25 | 1993-08-31 | Hitachi, Ltd. | Transistor provided with strained germanium layer |
| US5272361A (en) * | 1989-06-30 | 1993-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Field effect semiconductor device with immunity to hot carrier effects |
| US5272365A (en) * | 1990-03-29 | 1993-12-21 | Kabushiki Kaisha Toshiba | Silicon transistor device with silicon-germanium electron gas hetero structure channel |
| JPH03280437A (ja) * | 1990-03-29 | 1991-12-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5168330A (en) * | 1990-12-03 | 1992-12-01 | Research Triangle Institute | Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer |
| US6004137A (en) * | 1991-01-10 | 1999-12-21 | International Business Machines Corporation | Method of making graded channel effect transistor |
| JPH0691249B2 (ja) * | 1991-01-10 | 1994-11-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 |
| US5296386A (en) * | 1991-03-06 | 1994-03-22 | National Semiconductor Corporation | Method of providing lower contact resistance in MOS transistor structures |
| US5296387A (en) * | 1991-03-06 | 1994-03-22 | National Semiconductor Corporation | Method of providing lower contact resistance in MOS transistor structures |
| US5312766A (en) * | 1991-03-06 | 1994-05-17 | National Semiconductor Corporation | Method of providing lower contact resistance in MOS transistors |
| US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
| US5268324A (en) * | 1992-05-27 | 1993-12-07 | International Business Machines Corporation | Modified silicon CMOS process having selectively deposited Si/SiGe FETS |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5777364A (en) * | 1992-11-30 | 1998-07-07 | International Business Machines Corporation | Graded channel field effect transistor |
| JP3613594B2 (ja) * | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| US5500391A (en) * | 1994-08-09 | 1996-03-19 | At&T Corp. | Method for making a semiconductor device including diffusion control |
| US5561302A (en) * | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
| US5828084A (en) * | 1995-03-27 | 1998-10-27 | Sony Corporation | High performance poly-SiGe thin film transistor |
| JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5686744A (en) * | 1996-06-17 | 1997-11-11 | Northern Telecom Limited | Complementary modulation-doped field-effect transistors |
| US5879996A (en) * | 1996-09-18 | 1999-03-09 | Micron Technology, Inc. | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth |
| JP3461274B2 (ja) * | 1996-10-16 | 2003-10-27 | 株式会社東芝 | 半導体装置 |
| US5891769A (en) * | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
| FR2765394B1 (fr) * | 1997-06-25 | 1999-09-24 | France Telecom | Procede d'obtention d'un transistor a grille en silicium-germanium |
| FR2765395B1 (fr) * | 1997-06-30 | 1999-09-03 | Sgs Thomson Microelectronics | Procede de realisation de grille de transistors mos a forte teneur en germanium |
| JP3616514B2 (ja) * | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
| US6607948B1 (en) * | 1998-12-24 | 2003-08-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a substrate using an SiGe layer |
| US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| US7145167B1 (en) * | 2000-03-11 | 2006-12-05 | International Business Machines Corporation | High speed Ge channel heterostructures for field effect devices |
| WO2001001465A1 (en) * | 1999-06-25 | 2001-01-04 | Massachusetts Institute Of Technology | Cyclic thermal anneal for dislocation reduction |
| US6441464B1 (en) | 1999-09-22 | 2002-08-27 | International Business Machines Corporation | Gate oxide stabilization by means of germanium components in gate conductor |
| EP1672700A2 (en) * | 1999-11-15 | 2006-06-21 | Matsushita Electric Industrial Co., Ltd. | Field effect semiconductor device |
| US6969875B2 (en) * | 2000-05-26 | 2005-11-29 | Amberwave Systems Corporation | Buried channel strained silicon FET using a supply layer created through ion implantation |
| US6743680B1 (en) * | 2000-06-22 | 2004-06-01 | Advanced Micro Devices, Inc. | Process for manufacturing transistors having silicon/germanium channel regions |
| US6461945B1 (en) | 2000-06-22 | 2002-10-08 | Advanced Micro Devices, Inc. | Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions |
| KR100495912B1 (ko) * | 2000-06-27 | 2005-06-17 | 주식회사 하이닉스반도체 | 숏채널효과를 방지하기 위한 반도체소자 및 그의 제조 방법 |
| US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| US6709935B1 (en) | 2001-03-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Method of locally forming a silicon/geranium channel layer |
| US6703271B2 (en) * | 2001-11-30 | 2004-03-09 | Taiwan Semiconductor Manufacturing Company | Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer |
| US6806151B2 (en) * | 2001-12-14 | 2004-10-19 | Texas Instruments Incorporated | Methods and apparatus for inducing stress in a semiconductor device |
| US6605514B1 (en) | 2002-07-31 | 2003-08-12 | Advanced Micro Devices, Inc. | Planar finFET patterning using amorphous carbon |
| US6955952B2 (en) * | 2003-03-07 | 2005-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement |
| TW200512836A (en) * | 2003-09-30 | 2005-04-01 | Ind Tech Res Inst | Method for manufacturing strain relaxed silicon-germanium crystallizing layer |
| US7226834B2 (en) * | 2004-04-19 | 2007-06-05 | Texas Instruments Incorporated | PMD liner nitride films and fabrication methods for improved NMOS performance |
| US7091069B2 (en) * | 2004-06-30 | 2006-08-15 | International Business Machines Corporation | Ultra thin body fully-depleted SOI MOSFETs |
| US7217626B2 (en) * | 2004-07-26 | 2007-05-15 | Texas Instruments Incorporated | Transistor fabrication methods using dual sidewall spacers |
| US7012028B2 (en) * | 2004-07-26 | 2006-03-14 | Texas Instruments Incorporated | Transistor fabrication methods using reduced width sidewall spacers |
| US7129127B2 (en) * | 2004-09-24 | 2006-10-31 | Texas Instruments Incorporated | Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation |
| US7172936B2 (en) * | 2004-09-24 | 2007-02-06 | Texas Instruments Incorporated | Method to selectively strain NMOS devices using a cap poly layer |
| US7335929B2 (en) * | 2004-10-18 | 2008-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor with a strained region and method of manufacture |
| KR101131418B1 (ko) * | 2004-12-07 | 2012-04-03 | 주성엔지니어링(주) | 반도체 소자 및 이의 제조 방법 |
| US7517741B2 (en) * | 2005-06-30 | 2009-04-14 | Freescale Semiconductor, Inc. | Single transistor memory cell with reduced recombination rates |
| TW200735344A (en) * | 2006-03-03 | 2007-09-16 | Univ Nat Chiao Tung | N type metal oxide semiconductor transistor structure having compression strain silicon-germanium channel formed on silicon (110) substrate |
| US7893475B2 (en) * | 2007-01-24 | 2011-02-22 | Macronix International Co., Ltd. | Dynamic random access memory cell and manufacturing method thereof |
| US7791063B2 (en) * | 2007-08-30 | 2010-09-07 | Intel Corporation | High hole mobility p-channel Ge transistor structure on Si substrate |
| US7964487B2 (en) | 2008-06-04 | 2011-06-21 | International Business Machines Corporation | Carrier mobility enhanced channel devices and method of manufacture |
| US8124513B2 (en) | 2009-03-18 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Germanium field effect transistors and fabrication thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252478A (ja) * | 1987-04-09 | 1988-10-19 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト型半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188165A (ja) * | 1982-04-28 | 1983-11-02 | Nec Corp | 半導体装置 |
| US4529455A (en) * | 1983-10-28 | 1985-07-16 | At&T Bell Laboratories | Method for epitaxially growing Gex Si1-x layers on Si utilizing molecular beam epitaxy |
| US4827320A (en) * | 1986-09-19 | 1989-05-02 | University Of Illinois | Semiconductor device with strained InGaAs layer |
| DE68926256T2 (de) * | 1988-01-07 | 1996-09-19 | Fujitsu Ltd | Komplementäre Halbleiteranordnung |
-
1989
- 1989-05-15 US US07/351,630 patent/US5019882A/en not_active Expired - Lifetime
- 1989-09-14 CA CA000611437A patent/CA1298670C/en not_active Expired - Lifetime
-
1990
- 1990-03-20 EP EP90105216A patent/EP0397987A1/en not_active Withdrawn
- 1990-05-14 JP JP2121409A patent/JP2528537B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252478A (ja) * | 1987-04-09 | 1988-10-19 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト型半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020900A2 (en) * | 1999-01-14 | 2000-07-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| EP1020900A3 (en) * | 1999-01-14 | 2000-09-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6597016B1 (en) | 1999-01-14 | 2003-07-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7049198B2 (en) | 1999-01-14 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR20020008789A (ko) * | 2000-07-24 | 2002-01-31 | 도호쿠 다이가쿠 | 왜곡을 갖는 채널층을 포함하는 ｍｏｓ형 ｆｅｔ 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1298670C (en) | 1992-04-07 |
| JP2528537B2 (ja) | 1996-08-28 |
| US5019882A (en) | 1991-05-28 |
| EP0397987A1 (en) | 1990-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH033366A (ja) | 電界効果トランジスタ | |
| US5357119A (en) | Field effect devices having short period superlattice structures using Si and Ge | |
| US5179037A (en) | Integration of lateral and vertical quantum well transistors in the same epitaxial stack | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR930024156A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH04247664A (ja) | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 | |
| US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
| JPS6255315B2 (ja) | ||
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US5448086A (en) | Field effect transistor | |
| US5391897A (en) | Status induction semiconductor device | |
| US4689646A (en) | Depletion mode two-dimensional electron gas field effect transistor and the method for manufacturing the same | |
| JPH029133A (ja) | ダブルヘテロ接合・反転ベーストランジスタ | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| Chen et al. | Short channel Ga 0.47 In 0.53 As/Al 0.48 In 0.52 As selectively doped field effect transistors | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPH02191345A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPS62136077A (ja) | 半導体装置 | |
| JPH09181330A (ja) | 半導体装置 | |
| JPS62144367A (ja) | 接合型電界効果トランジスタ | |
| JPS63186479A (ja) | 電界効果トランジスタ | |
| JPH03129835A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |