JPH03129835A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH03129835A JPH03129835A JP1268774A JP26877489A JPH03129835A JP H03129835 A JPH03129835 A JP H03129835A JP 1268774 A JP1268774 A JP 1268774A JP 26877489 A JP26877489 A JP 26877489A JP H03129835 A JPH03129835 A JP H03129835A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- channel layer
- channel
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 13
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 239000000969 carrier Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 15
- 229910000673 Indium arsenide Inorganic materials 0.000 description 8
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明はソース・ドレイン間のリーク電流が少なく、高
集積、高速動作が可能な電界効果トランジスタに関する
ものである。
集積、高速動作が可能な電界効果トランジスタに関する
ものである。
超高速動作が可能と考えられている能動半導体装置の１
つに、選択的に不純物をドープし半導体へテロ界面にお
ける高移動度の２次元電子ガスを利用した電界効果トラ
ンジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓ
ｔｏｒ、 ＦＥＴ）がある、このトランジスタ（２ＤＥ
ＧＦＥＴと呼ぶ）の特性を最大限に引き出すには、移動
度の高い材料を選ぶ必要があり、チャネルにＩｎＡｓを
用いるものが注目されている。例えば、アプライド・フ
ィジックス・レターズ［Ａｐｐｌ、 Ｐｈｙｓ、Ｌｅｔ
ｔ、 。
つに、選択的に不純物をドープし半導体へテロ界面にお
ける高移動度の２次元電子ガスを利用した電界効果トラ
ンジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓ
ｔｏｒ、 ＦＥＴ）がある、このトランジスタ（２ＤＥ
ＧＦＥＴと呼ぶ）の特性を最大限に引き出すには、移動
度の高い材料を選ぶ必要があり、チャネルにＩｎＡｓを
用いるものが注目されている。例えば、アプライド・フ
ィジックス・レターズ［Ａｐｐｌ、 Ｐｈｙｓ、Ｌｅｔ
ｔ、 。
ｖｏｌ、５５．ｐ、７８９．１９８９）に試作結果が掲
載されている。
載されている。
従来の２ ＤＥＧＦＥＴの構造を第３図及び第４図に示
す。第３図はソース・ドレイン方向の断面図であり、第
４図はそれに垂直なゲートにおける断面図である。第３
図及び第４図において、１は半導体基板、２は第１の半
導体からなる絶縁性の閉じこめ層、３は第２の半導体か
らなるチャネル層、４は第３の半導体からなる絶縁性の
バリア層、５は絶縁体からなる保護膜、６はチャネル層
３上に設けられたソース電極、７はチャネル層３上に設
けられたドレイン電極、８はバリア層４上に設けられた
ゲート電極である。このトランジスタの動作を閉じこめ
層２としてＡＱＧａＳｂ 、チャネル層３としてアンド
ープＩｎＡｓ、バリア層４として１ＱＧａｓｂを用いて
簡単に説明する。
す。第３図はソース・ドレイン方向の断面図であり、第
４図はそれに垂直なゲートにおける断面図である。第３
図及び第４図において、１は半導体基板、２は第１の半
導体からなる絶縁性の閉じこめ層、３は第２の半導体か
らなるチャネル層、４は第３の半導体からなる絶縁性の
バリア層、５は絶縁体からなる保護膜、６はチャネル層
３上に設けられたソース電極、７はチャネル層３上に設
けられたドレイン電極、８はバリア層４上に設けられた
ゲート電極である。このトランジスタの動作を閉じこめ
層２としてＡＱＧａＳｂ 、チャネル層３としてアンド
ープＩｎＡｓ、バリア層４として１ＱＧａｓｂを用いて
簡単に説明する。
１ｎＡｓはアンドープでも表面に電子の蓄積があるため
、ソース・ドレイン間に電圧を印加すると。
、ソース・ドレイン間に電圧を印加すると。
ＩｎＡｓの表面で電流が流れる。ここで、ゲート電極８
に負の電圧を印加すると、ゲート電極８下のＩｎＡｓ（
チャネル層３）の表面の電位分布を持ち上げ、電子の蓄
積量が減り電流も減少する。逆にゲート電極８に正電圧
を印加すると、電子の蓄積量が増加し電流が増加する。
に負の電圧を印加すると、ゲート電極８下のＩｎＡｓ（
チャネル層３）の表面の電位分布を持ち上げ、電子の蓄
積量が減り電流も減少する。逆にゲート電極８に正電圧
を印加すると、電子の蓄積量が増加し電流が増加する。
このようにゲート電圧によりソース・ドレイン間の電流
を制御することができる。したがって、トランジスタ動
作をすることになる。
を制御することができる。したがって、トランジスタ動
作をすることになる。
〔発明が解決しようとする課題Ｊ
実際のトランジスタの構造は第３図及び第４図に示しで
あるように必ず周辺部分がある。これらの部分はさきに
述べたトランジスタ内部の状況と少し興なっている。特
に第４図で示したゲート電極８の下は大きく異なってい
る。ゲート電極８とチャネル層３との直接の接触を避け
るために周辺部には保護膜５を設けて周辺部ではゲート
電極８はこの保護膜５の上にくることになり、チャネル
層３周辺でのゲート電極８による制御能率は大幅に減少
する。このため、ＩｎＡｓのように表面で電子の蓄積が
生じるような材料をチャネル層３に用いているトランジ
スタにおいては、ゲート電極８で制御できない定常的な
リーク電流が流れる。このリーク電流は電流がゼロの状
態を実現できなくするとともに、ノイズマージンの減少
や消費電力の増加を招き、大きな障害となる。したがっ
て、このようなリーク電流を生じさせないようなデバイ
ス構造が望まれる。
あるように必ず周辺部分がある。これらの部分はさきに
述べたトランジスタ内部の状況と少し興なっている。特
に第４図で示したゲート電極８の下は大きく異なってい
る。ゲート電極８とチャネル層３との直接の接触を避け
るために周辺部には保護膜５を設けて周辺部ではゲート
電極８はこの保護膜５の上にくることになり、チャネル
層３周辺でのゲート電極８による制御能率は大幅に減少
する。このため、ＩｎＡｓのように表面で電子の蓄積が
生じるような材料をチャネル層３に用いているトランジ
スタにおいては、ゲート電極８で制御できない定常的な
リーク電流が流れる。このリーク電流は電流がゼロの状
態を実現できなくするとともに、ノイズマージンの減少
や消費電力の増加を招き、大きな障害となる。したがっ
て、このようなリーク電流を生じさせないようなデバイ
ス構造が望まれる。
本発明の目的は従来の電界効果トランジスタの構造の有
する前記の欠点を除去し、高集積、高速動作を実現する
半導体装置を提供することにある。
する前記の欠点を除去し、高集積、高速動作を実現する
半導体装置を提供することにある。
前記目的を達成するため、本発明の電界効果トランジス
タにおいては、キャリアが走行するチャネル層上に、該
チャネルの導電形と異なる導電形を有しその直下のチャ
ネル層が完全に空乏化するデバイス分離層を具備し、該
デバイス分離層が少なくともソース、ドレイン、チャネ
ルからなるデバイス領域周囲を取り囲んでいるものであ
る。
タにおいては、キャリアが走行するチャネル層上に、該
チャネルの導電形と異なる導電形を有しその直下のチャ
ネル層が完全に空乏化するデバイス分離層を具備し、該
デバイス分離層が少なくともソース、ドレイン、チャネ
ルからなるデバイス領域周囲を取り囲んでいるものであ
る。
本発明の電界効果トランジスタにおいては、ゲート電極
下のトランジスタ周辺部を含むトランジスタ周辺部のチ
ャネル層がすべて空乏化するため、この領域を電流が流
れることがなく、リーク電流がないとともに他のトラン
ジスタとも完全に分離されるため、集積化が容易であり
、材料の特性を生かして高速動作が実現できる。
下のトランジスタ周辺部を含むトランジスタ周辺部のチ
ャネル層がすべて空乏化するため、この領域を電流が流
れることがなく、リーク電流がないとともに他のトラン
ジスタとも完全に分離されるため、集積化が容易であり
、材料の特性を生かして高速動作が実現できる。
以下、本発明による電界効果トランジスタについて図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第１図及び第２図は本発明の一実施例を示す模式的断面
図である。第１図はソース・ドレイン方向の断面図であ
り、第２図はそれに垂直なゲートにおける断面図である
。図において、第３図及び第４図と同じ番号のものは第
３図及び第４図と同等物で同一機能を果たすものであり
、９はチャネル層と異なる導電形を有し、第４の半導体
からなる分離層である。チャネル層３と分離層９とは、
バリア層４を挾んでｐｎ接合を形成することになる。バ
リア層４の不純物濃度を少なくしておき、チャネル層３
及び分離層９の厚さを薄くしておけば、ｐｎ接合から伸
びる空乏層によりチャネル層３及び分離層９ともに伝導
電子及び正孔が消えることになる。材料の設計としては
このような状況が実現できるようにしておく。
図である。第１図はソース・ドレイン方向の断面図であ
り、第２図はそれに垂直なゲートにおける断面図である
。図において、第３図及び第４図と同じ番号のものは第
３図及び第４図と同等物で同一機能を果たすものであり
、９はチャネル層と異なる導電形を有し、第４の半導体
からなる分離層である。チャネル層３と分離層９とは、
バリア層４を挾んでｐｎ接合を形成することになる。バ
リア層４の不純物濃度を少なくしておき、チャネル層３
及び分離層９の厚さを薄くしておけば、ｐｎ接合から伸
びる空乏層によりチャネル層３及び分離層９ともに伝導
電子及び正孔が消えることになる。材料の設計としては
このような状況が実現できるようにしておく。
このトランジスタの動作を閉じこめ層２としてアンドー
プＡＱＧａＳｂ 、チャネル層３としてアンドープＩｎ
Ａｓ 、バリア層４としてアンドープのＡＱＧａＳｂ、
チャネル層としてｐ型のＡＱＧａＳｂを用いて説明する
。
プＡＱＧａＳｂ 、チャネル層３としてアンドープＩｎ
Ａｓ 、バリア層４としてアンドープのＡＱＧａＳｂ、
チャネル層としてｐ型のＡＱＧａＳｂを用いて説明する
。
トランジスタの内部においては、従来構造とまったく同
じであり、先に述べた原理に従って、トランジスタ動作
を行う。さて、周辺部においては、ｐ−ＡＱＧａＳｂ保
護膜があるためにその下の１ｎＡｓチャネル層は完全に
空乏化し、電子の蓄積はなくなっている。このため、ゲ
ート電極８下のトランジスタ周辺部においてもゲート電
極によって制御されない蓄積電子はなく、ソース・ドレ
イン間においてリーク電流は流れない。したがって、完
全に電流がゼロの状態を実現することができる。また、
トランジスタの周辺全部のチャネル層が空乏化している
ため、その周辺の他のトランジスタと電気的な干渉を起
こすこともない。したがって、高集積化にも適する構造
である。
じであり、先に述べた原理に従って、トランジスタ動作
を行う。さて、周辺部においては、ｐ−ＡＱＧａＳｂ保
護膜があるためにその下の１ｎＡｓチャネル層は完全に
空乏化し、電子の蓄積はなくなっている。このため、ゲ
ート電極８下のトランジスタ周辺部においてもゲート電
極によって制御されない蓄積電子はなく、ソース・ドレ
イン間においてリーク電流は流れない。したがって、完
全に電流がゼロの状態を実現することができる。また、
トランジスタの周辺全部のチャネル層が空乏化している
ため、その周辺の他のトランジスタと電気的な干渉を起
こすこともない。したがって、高集積化にも適する構造
である。
次に本発明による電界効果トランジスタの製造方法につ
いて説明する。ｐ型ＧａＳｂ基板上に分子線エピタキシ
ー（ＭＢＥ、 Ｍｏ１ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）により、５００人のアンドープＡＱＧａＳｂ
、 ２００人のアンドープＩｎＡｓ、 ３００人のアン
ドープＡａＧａＳｂ％１００人のｐ型（ｐ ＝ Ｉ Ｘ
１０’ ＠ａｎ−” ）ＡＱＧａＳｂを順次成長させ
る。その後保護膜として窒化シリコン膜を堆積し、トラ
ンジスタ領域の窒化シリコン膜及びｐ−ＡＱＧａＳｂ分
離層を除去する。次に八〇を蒸着してゲート電極形状に
加工する。このゲート電極をマスクとしてアンドープＡ
ｆｉＧａＳｂバリア層を除去する。最後にＡｕＧｅのソ
ース及びドレイン電極をリフトオフにより形成する。
いて説明する。ｐ型ＧａＳｂ基板上に分子線エピタキシ
ー（ＭＢＥ、 Ｍｏ１ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）により、５００人のアンドープＡＱＧａＳｂ
、 ２００人のアンドープＩｎＡｓ、 ３００人のアン
ドープＡａＧａＳｂ％１００人のｐ型（ｐ ＝ Ｉ Ｘ
１０’ ＠ａｎ−” ）ＡＱＧａＳｂを順次成長させ
る。その後保護膜として窒化シリコン膜を堆積し、トラ
ンジスタ領域の窒化シリコン膜及びｐ−ＡＱＧａＳｂ分
離層を除去する。次に八〇を蒸着してゲート電極形状に
加工する。このゲート電極をマスクとしてアンドープＡ
ｆｉＧａＳｂバリア層を除去する。最後にＡｕＧｅのソ
ース及びドレイン電極をリフトオフにより形成する。
この本発明による電界効果トランジスタにおいて、リー
ク電流が流れないこと、及び周辺の他のトランジスタと
の干渉がないことが実現された。
ク電流が流れないこと、及び周辺の他のトランジスタと
の干渉がないことが実現された。
また、ゲート長１ＰＩＩのトランジスタにおいて、相互
コンダクタンス７００＋ａＳ／ ｍが得られた。
コンダクタンス７００＋ａＳ／ ｍが得られた。
以上述べた本発明の実施例ではＩｎＡｓチャネルのｎ型
電界効果トランジスタについてしか示さなかったが、本
発明は他の半導体材料をチャネルに用いるトランジスタ
や半導体の伝導型を反対にしたｐ型のトランジスタに対
しても適用できることは明らかである。
電界効果トランジスタについてしか示さなかったが、本
発明は他の半導体材料をチャネルに用いるトランジスタ
や半導体の伝導型を反対にしたｐ型のトランジスタに対
しても適用できることは明らかである。
デバイスの基本構造に用いる半導体としてはＩｎＡｓ、
ＡＱＧａＳｂだけしか示さなかったが、Ｓｉ、Ｇｅな
どの元素半導体、ＧａＡｓ、 ＡＱＡｓ、 ＩｎＰ、
ＩｎＳｂ、 ＧａＰ、 ＡＱｓｂなどの■−■族化合物
半導体やそれらの混晶（Ｉｎ＠−＠＠Ｇａ＠、９Ａｓｔ
Ｉｎ、、、、ＡＱ、、、、Ａｓなど）、ＣｄＴｅ、
ＺｎＴｅなとのＩＩ−Ｖｌ族化合物半導体やその混晶及
びその他の各種半導体にも適用できる。また、ゲート電
極の下には分離層が完全に取れた構造しか示さなかった
が、ゲート電極の下に分離層の一部又は全部が残ってい
ても良い。これは動作モード（エンハンスメント型又は
デプレッション型）により決定する事柄である。
ＡＱＧａＳｂだけしか示さなかったが、Ｓｉ、Ｇｅな
どの元素半導体、ＧａＡｓ、 ＡＱＡｓ、 ＩｎＰ、
ＩｎＳｂ、 ＧａＰ、 ＡＱｓｂなどの■−■族化合物
半導体やそれらの混晶（Ｉｎ＠−＠＠Ｇａ＠、９Ａｓｔ
Ｉｎ、、、、ＡＱ、、、、Ａｓなど）、ＣｄＴｅ、
ＺｎＴｅなとのＩＩ−Ｖｌ族化合物半導体やその混晶及
びその他の各種半導体にも適用できる。また、ゲート電
極の下には分離層が完全に取れた構造しか示さなかった
が、ゲート電極の下に分離層の一部又は全部が残ってい
ても良い。これは動作モード（エンハンスメント型又は
デプレッション型）により決定する事柄である。
本発明の構造を得るための結晶成長方法としては、分子
線エピタキシーしか示さなかったが、ハイドライドやク
ロライド材料を用いた気相成長法（ＶＰＥ、Ｖａｐｏｕ
ｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、有機金属化学気相
成長法（ＭＯＣＶＤ、 Ｍｅｔａｌ Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ
） 、液相成長法（ＬＰＥ、 Ｌｉｑｕｉｄ Ｐｈａｓ
ｅｌ：ｐｉｔａｘｙ）や有機金属分子線エピタキシー（
ＭＯＭＢＥ。
線エピタキシーしか示さなかったが、ハイドライドやク
ロライド材料を用いた気相成長法（ＶＰＥ、Ｖａｐｏｕ
ｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、有機金属化学気相
成長法（ＭＯＣＶＤ、 Ｍｅｔａｌ Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ
） 、液相成長法（ＬＰＥ、 Ｌｉｑｕｉｄ Ｐｈａｓ
ｅｌ：ｐｉｔａｘｙ）や有機金属分子線エピタキシー（
ＭＯＭＢＥ。
Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｍｏ１ｉｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）などでもよい。
ｅａｍ Ｅｐｉｔａｘｙ）などでもよい。
【発明の効果１
以上説明したように本発明によれば、リーク電流がなく
、集積化に適する高速動作の電界効果トランジスタが得
られた。
、集積化に適する高速動作の電界効果トランジスタが得
られた。
第１図及び第２図は本発明による電界効果トランジスタ
の一実施例の模式的断面図、第３図及び第４図は従来の
トランジスタの模式的断面図である。 ｌ・・・基板 ３・・・チャネル層 ５・・・保護膜 ７・・・ドレイン電極 ９・・・分離層
の一実施例の模式的断面図、第３図及び第４図は従来の
トランジスタの模式的断面図である。 ｌ・・・基板 ３・・・チャネル層 ５・・・保護膜 ７・・・ドレイン電極 ９・・・分離層
Claims (1)
- （１）キャリアが走行するチャネル層上に、該チャネル
の導電形と異なる導電形を有しその直下のチャネル層が
完全に空乏化するデバイス分離層を具備し、該デバイス
分離層が少なくともソース、ドレイン、チャネルからな
るデバイス領域周囲を取り囲んでいることを特徴とする
電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268774A JPH03129835A (ja) | 1989-10-16 | 1989-10-16 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268774A JPH03129835A (ja) | 1989-10-16 | 1989-10-16 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129835A true JPH03129835A (ja) | 1991-06-03 |
Family
ID=17463113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1268774A Pending JPH03129835A (ja) | 1989-10-16 | 1989-10-16 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043938A (ja) * | 2010-08-18 | 2012-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
-
1989
- 1989-10-16 JP JP1268774A patent/JPH03129835A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043938A (ja) * | 2010-08-18 | 2012-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JPH0435904B2 (ja) | ||
| EP0165798B1 (en) | Semiconductor device comprising n-channel and p-channel transistors and production method | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS62274783A (ja) | 半導体装置 | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| US7208777B1 (en) | Field-effect semiconductor device | |
| JPH03129835A (ja) | 電界効果トランジスタ | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JP3761203B2 (ja) | セルフ・ド−プ相補性電界効果トランジスタ | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP3090451B2 (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| JPH0714056B2 (ja) | 半導体装置 | |
| JP2671553B2 (ja) | 電界効果半導体装置 | |
| JPS62248263A (ja) | 半導体装置 |