JPH029133A - ダブルヘテロ接合・反転ベーストランジスタ - Google Patents
ダブルヘテロ接合・反転ベーストランジスタInfo
- Publication number
- JPH029133A JPH029133A JP1051822A JP5182289A JPH029133A JP H029133 A JPH029133 A JP H029133A JP 1051822 A JP1051822 A JP 1051822A JP 5182289 A JP5182289 A JP 5182289A JP H029133 A JPH029133 A JP H029133A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- silicon
- transistor
- transistor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 229910000676 Si alloy Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000004047 hole gas Substances 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7373—Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は一般にトランジスタの構造に関し、特に本発
明はダブルヘテロ接合・反転バリヤを有するバイポーラ
トランジスタに関する。
明はダブルヘテロ接合・反転バリヤを有するバイポーラ
トランジスタに関する。
（従来の技術）
トランジスタデバイスにおける速度及びトランスコンダ
クタンスの改善は、リソグラフィ、処理技術及び構造設
計によりデバイス構造の物理サイズを減少することによ
って達成されてきた。しかし、トランジスタサイズの減
少は接合及びＭＯ３両１〜ランジスタでいくつかの問題
を生じ、中でも最も重大な問題は、バイポーラトランジ
スタのコレクタがエミッタと併合したり、ＭＯ３＋−ラ
ンジスタ内でドレイン及びソース欠乏領域が併合し始め
るパンチスルー（突き抜け）効果である。
クタンスの改善は、リソグラフィ、処理技術及び構造設
計によりデバイス構造の物理サイズを減少することによ
って達成されてきた。しかし、トランジスタサイズの減
少は接合及びＭＯ３両１〜ランジスタでいくつかの問題
を生じ、中でも最も重大な問題は、バイポーラトランジ
スタのコレクタがエミッタと併合したり、ＭＯ３＋−ラ
ンジスタ内でドレイン及びソース欠乏領域が併合し始め
るパンチスルー（突き抜け）効果である。
新たなデバイス構造がＴａｙｌｏｒとＳｉｍｎ＋ｏｎｓ
により、「バイポーラ反転チャネル電界効果トランジス
タ（ＢＩＣＦＥＴ） −新規の電界効果ソリッドステー
トデバイス：理論と構造」、電子デバイスに関するＩＥ
ＥＥ会報、１９８５年１１月、に提案されている。この
デバイスはバイポーラ性で、バイポーラトランジスタの
通例の中性ベースに対応する反転層で誘起される電界効
果に依拠している。またこのデバイスはヘテロ接合を利
用しており、通例のバイポーラトランジスタにおけるよ
うなベース層を持っていない。ヨコヤマ等の米国特許筒
４．６１７，７２４号も、ヘテロ接合バイポーラトラン
ジスタを開示している。
により、「バイポーラ反転チャネル電界効果トランジス
タ（ＢＩＣＦＥＴ） −新規の電界効果ソリッドステー
トデバイス：理論と構造」、電子デバイスに関するＩＥ
ＥＥ会報、１９８５年１１月、に提案されている。この
デバイスはバイポーラ性で、バイポーラトランジスタの
通例の中性ベースに対応する反転層で誘起される電界効
果に依拠している。またこのデバイスはヘテロ接合を利
用しており、通例のバイポーラトランジスタにおけるよ
うなベース層を持っていない。ヨコヤマ等の米国特許筒
４．６１７，７２４号も、ヘテロ接合バイポーラトラン
ジスタを開示している。
（発明が解決しようとする課題）
本発明の目的は、改良型バイポーラトランジスタデバイ
スにある。
スにある。
本発明の別の目的は、改善された速度と減少されたサイ
ズを有するバイポーラトランジスタデハイスにある。
ズを有するバイポーラトランジスタデハイスにある。
（課題を解決するための手段）
本発明の特徴は、バイポーラトランジスタのベース領域
におけるヘテロ構造にある。
におけるヘテロ構造にある。
要約すれば、本発明によるトランジスタデバイスはエミ
ッタ、ベース及びコレクタを含む。へ−ス領域は、軽く
ドープされた均質の半導体層と、−次元のホールガスと
して機能する非ドープのヘテロ接合とを含む。好ましい
実施例において、本構造は単結晶性のシリコンを備え、
ヘテロ構造はゲルマニウム−シリコンアロイからなる。
ッタ、ベース及びコレクタを含む。へ−ス領域は、軽く
ドープされた均質の半導体層と、−次元のホールガスと
して機能する非ドープのヘテロ接合とを含む。好ましい
実施例において、本構造は単結晶性のシリコンを備え、
ヘテロ構造はゲルマニウム−シリコンアロイからなる。
急激なドーピングプロファイル（例えば５０オングスト
ローム層）が必要で、ゲルマニウム−シリコンアロイを
用いるため、デバイスの製造においては分子ビームエピ
タキシャル処理を用いるのが好ましい。個々のデバイス
間のアイソレーションは、選１尺的エピタクシまたはメ
サアイソレーションによって得られる。
ローム層）が必要で、ゲルマニウム−シリコンアロイを
用いるため、デバイスの製造においては分子ビームエピ
タキシャル処理を用いるのが好ましい。個々のデバイス
間のアイソレーションは、選１尺的エピタクシまたはメ
サアイソレーションによって得られる。
本発明とその目的及び特徴は、図面を参照した以下の詳
細な説明と特許請求の範囲の記載から容易に明かとなろ
う。
細な説明と特許請求の範囲の記載から容易に明かとなろ
う。
（実施例）
次に図面を参照すると、第１図は本発明の一実施例に従
ってバイポーラトランジスタを製造する際の、トランジ
スタ構造の各層を示す断面図である。始発物質は、（１
００）単結晶材料のシリコン基板１０である。基板ｌＯ
の表面上に、厚さ約１．２ミクロンで、アンチモン等ド
ナーのドーパント濃度が２ＸＩＯ１９原子／ｃｃである
強ドープ半導体層１２が形成されている。埋め込み層１
２の表面上に、約２６００オングストロームの厚さと１
ｘｔｏ１７原子／ＣＣのアンチモン等ドナーのドーパン
ト濃度を有するシリコンの層１４が形成されている。層
１２と１４が、トランジスタ構造のコレクタ領域を構成
する。
ってバイポーラトランジスタを製造する際の、トランジ
スタ構造の各層を示す断面図である。始発物質は、（１
００）単結晶材料のシリコン基板１０である。基板ｌＯ
の表面上に、厚さ約１．２ミクロンで、アンチモン等ド
ナーのドーパント濃度が２ＸＩＯ１９原子／ｃｃである
強ドープ半導体層１２が形成されている。埋め込み層１
２の表面上に、約２６００オングストロームの厚さと１
ｘｔｏ１７原子／ＣＣのアンチモン等ドナーのドーパン
ト濃度を有するシリコンの層１４が形成されている。層
１２と１４が、トランジスタ構造のコレクタ領域を構成
する。
層１４の表面上に、約１００オングストロームの厚さを
有するゲルマニウム−シリコン合金など適切な材料の非
ドープヘテロ構成１６が形成されている。ヘテロ構造１
６の表面上に、ｌＸｌＯ１９原子／ｃｃのホウ素等アク
セプタのドーパント濃度を有する単結晶シリコン材料の
シリコンの薄層１８ （例えば５０オングストローム）
が形成されている。層Ｊ６と１８がバイポーラトランジ
スタのベース領域を構成し、領域１８がヘテロ構造１６
によって与えられる二次元のホールガスと接触している
。ホールガスは一般的に反転チャネルと考えることがで
き、シリコンとゲルマニウムシリコンとの間でずれた価
電子帯によって閉じ込められている。
有するゲルマニウム−シリコン合金など適切な材料の非
ドープヘテロ構成１６が形成されている。ヘテロ構造１
６の表面上に、ｌＸｌＯ１９原子／ｃｃのホウ素等アク
セプタのドーパント濃度を有する単結晶シリコン材料の
シリコンの薄層１８ （例えば５０オングストローム）
が形成されている。層Ｊ６と１８がバイポーラトランジ
スタのベース領域を構成し、領域１８がヘテロ構造１６
によって与えられる二次元のホールガスと接触している
。ホールガスは一般的に反転チャネルと考えることがで
き、シリコンとゲルマニウムシリコンとの間でずれた価
電子帯によって閉じ込められている。
層１８の表面上にｌＸｌ０”原子／ｃｃのドナーのドー
パント濃度を有するシリコンの層２０が形成され、層２
０の厚さは３５０オングストローム程度である。最後に
、層２０の表面上に、１×１０１９原子／ｃｃのドーパ
ント濃度と８００オングストローム程度の厚さを有する
ｎ形シリコンの層２２が形成されている。層２０と２２
が、完成したトランジスタ構造のエミッタを形成する。
パント濃度を有するシリコンの層２０が形成され、層２
０の厚さは３５０オングストローム程度である。最後に
、層２０の表面上に、１×１０１９原子／ｃｃのドーパ
ント濃度と８００オングストローム程度の厚さを有する
ｎ形シリコンの層２２が形成されている。層２０と２２
が、完成したトランジスタ構造のエミッタを形成する。
急激なドーピングプロファイルが必要で、しかもゲルマ
ニウム−シリコン層を用いるため、各層の製造において
は分子ビームエピタクシ−（ＭＢＥ）を用いるのが好ま
しい。ＭＢＥは、例えば米国特許第４，５２９，４５５
号に記述されている周知の技術である。
ニウム−シリコン層を用いるため、各層の製造において
は分子ビームエピタクシ−（ＭＢＥ）を用いるのが好ま
しい。ＭＢＥは、例えば米国特許第４，５２９，４５５
号に記述されている周知の技術である。
第２図は、第１図の構造を用いた完成状態のトランジス
タデバイスの断面図である。各層は、メサ構造を形成し
、単一基板上に形成された複数のトランジスタ間にアイ
ソレーションを与えるように、適切にエッチされている
。構造は主にシリコンで形成されているので、メサ構造
の側壁は露出シリコンを低温酸化したり、あるいは酸化
シリコンの被着後、デンシフィケーション（緻密化）し
ガスアニールを形成することによって、パンシベーシジ
ンできる。コレクタ接点２４が層１２の表面上に形成さ
れ、接点２４は抵抗２６を介して十Ｖ電位２８に接続さ
れる。ベース接点３０がペース層１６．１８に接して設
けられ、接点３０は信号源３２に接続される。さらにエ
ミッタ接点３４が、層２２の表面上に設けられアースに
接続されている。
タデバイスの断面図である。各層は、メサ構造を形成し
、単一基板上に形成された複数のトランジスタ間にアイ
ソレーションを与えるように、適切にエッチされている
。構造は主にシリコンで形成されているので、メサ構造
の側壁は露出シリコンを低温酸化したり、あるいは酸化
シリコンの被着後、デンシフィケーション（緻密化）し
ガスアニールを形成することによって、パンシベーシジ
ンできる。コレクタ接点２４が層１２の表面上に形成さ
れ、接点２４は抵抗２６を介して十Ｖ電位２８に接続さ
れる。ベース接点３０がペース層１６．１８に接して設
けられ、接点３０は信号源３２に接続される。さらにエ
ミッタ接点３４が、層２２の表面上に設けられアースに
接続されている。
第３図は、第２図のデバイスをエミッタからコレクタま
で垂直方向に横切る近似的なハンド構造を示し、第４Ａ
及び４Ｂ図はこのバンド構造に基づいたトランジスタの
動作を示す。トランジスタはユニボラ−で、ｐ形にドー
プされた領域１８を除き、ｎ形にドープされている。ｐ
影領域１８は狭い（約５０オングストローム）ので、充
分なハンドの曲がりがホールの電荷−中性領域の発生を
防止する。しかし、負のアクセプタ電荷が熱電子バリヤ
を形成し、正のバイアスがコレクタに印加されていると
きでも、電子の流れを妨げる。
で垂直方向に横切る近似的なハンド構造を示し、第４Ａ
及び４Ｂ図はこのバンド構造に基づいたトランジスタの
動作を示す。トランジスタはユニボラ−で、ｐ形にドー
プされた領域１８を除き、ｎ形にドープされている。ｐ
影領域１８は狭い（約５０オングストローム）ので、充
分なハンドの曲がりがホールの電荷−中性領域の発生を
防止する。しかし、負のアクセプタ電荷が熱電子バリヤ
を形成し、正のバイアスがコレクタに印加されていると
きでも、電子の流れを妨げる。
負電荷の領域は、あるいは第２図のベース拡散によって
図示の反転チャネル内に注入されたり、あるいは熱的に
発生されたホールに対するポテンシャルの井戸（ウェル
）を形成する。このホール電荷の横方向の移動は、ＭＯ
ＳＦＥＴや間叶ＥＴの動作と類似している。チャネルに
供給されるホールの数がドープ領域の表面電荷密度に近
づくと、ｆＬの電荷に終端する電場線が主に移動ホール
から発するようになり、熱電子バリヤが低下する。従っ
て、コレクタ電流はベース領域のホール疑似フェルミレ
ベルによって、言い替えれば反転チャネルにおけるホー
ルの濃度によって制御される。
図示の反転チャネル内に注入されたり、あるいは熱的に
発生されたホールに対するポテンシャルの井戸（ウェル
）を形成する。このホール電荷の横方向の移動は、ＭＯ
ＳＦＥＴや間叶ＥＴの動作と類似している。チャネルに
供給されるホールの数がドープ領域の表面電荷密度に近
づくと、ｆＬの電荷に終端する電場線が主に移動ホール
から発するようになり、熱電子バリヤが低下する。従っ
て、コレクタ電流はベース領域のホール疑似フェルミレ
ベルによって、言い替えれば反転チャネルにおけるホー
ルの濃度によって制御される。
ホール及び電子流の密度は、前記のＴａｙｌｏｒとＳｉ
ｍｍｏｎｓの文献に記されているＢＩＣＦＥＴの場合と
同じ式で、次のように近似的に与えられる：Ｊｐｉ ＝
ｑＶ、、、、−＊／ｋＴ（−に°−１１°／１１（、
ｔＶ／ＡＴ −１）（１゜Ｊ＊ｉ ＝ ｑＶ、、Ｎｃ６
−１／！Ｔ（−’ｂ−°＋φＪ雪、ｔＶ／Ｖ−１）
（２）但し、■はホールまたは電子の実効速度、ＰＯは
反転ホール電荷密度、Ｖｉはバリヤ高さ、Φｎは金属−
半絶縁層のバリヤ高さ、及び△Ｅｕはヘテロ接合におけ
る価電子帯の不連続度である。
ｍｍｏｎｓの文献に記されているＢＩＣＦＥＴの場合と
同じ式で、次のように近似的に与えられる：Ｊｐｉ ＝
ｑＶ、、、、−＊／ｋＴ（−に°−１１°／１１（、
ｔＶ／ＡＴ −１）（１゜Ｊ＊ｉ ＝ ｑＶ、、Ｎｃ６
−１／！Ｔ（−’ｂ−°＋φＪ雪、ｔＶ／Ｖ−１）
（２）但し、■はホールまたは電子の実効速度、ＰＯは
反転ホール電荷密度、Ｖｉはバリヤ高さ、Φｎは金属−
半絶縁層のバリヤ高さ、及び△Ｅｕはヘテロ接合におけ
る価電子帯の不連続度である。
この解析での空間電荷による電流の制限は、熱電子バリ
ヤの強いドーピングという仮定から無視した。上記式ｌ
と２から、次の電流ゲインが得られる： β＝み、ＩＪ、、 ｚ、（Ａｘ−＊−ＭｋＴ（３）△Ｅ
ｕ＝０．３ｅＶ及びΦｎ ＝ Ｏの場合、１０５の電流
ゲインが可能となる。但し、量子機構に基づく補正で、
ＢＩＣＦＥＴの推定β値はもっと低くなり、また非常に
薄い領域の狭ギヤツプ半導体（ＧｅＳｉ）を用いたダブ
ルヘテロ接合１−ランシフタではさらに低い値となる。
ヤの強いドーピングという仮定から無視した。上記式ｌ
と２から、次の電流ゲインが得られる： β＝み、ＩＪ、、 ｚ、（Ａｘ−＊−ＭｋＴ（３）△Ｅ
ｕ＝０．３ｅＶ及びΦｎ ＝ Ｏの場合、１０５の電流
ゲインが可能となる。但し、量子機構に基づく補正で、
ＢＩＣＦＥＴの推定β値はもっと低くなり、また非常に
薄い領域の狭ギヤツプ半導体（ＧｅＳｉ）を用いたダブ
ルヘテロ接合１−ランシフタではさらに低い値となる。
しかし、この狭い領域の引張層（ｓｔｒａｉｎｅｄ １
ａｙｅｒ）半導体の使用が、シリコンにおける反転ベー
ストランジスタの実現を可能とする。
ａｙｅｒ）半導体の使用が、シリコンにおける反転ベー
ストランジスタの実現を可能とする。
（発明の効果）
このデバイスは、電圧パンチスルーによる制限を全く受
けないので、サイズを容易に縮小できる。
けないので、サイズを容易に縮小できる。
またこのデバイスは、バイポーラ接合トランジスタのベ
ース領域におけるような少数電荷の蓄積問題を伴わない
ため、迅速に切り換わる。ホール電荷を閉じ込めるダブ
ルヘテロ接合の存在により、コレクタのカットイン電圧
が低く、飽和動作時に少数電荷がコレクタ内へと注入さ
れない。さらに、このデバイスは非常に大きい電流駆動
能力を有するので、トランジスタは大きい容量性負荷を
迅速にスイッチングする点で優れている。
ース領域におけるような少数電荷の蓄積問題を伴わない
ため、迅速に切り換わる。ホール電荷を閉じ込めるダブ
ルヘテロ接合の存在により、コレクタのカットイン電圧
が低く、飽和動作時に少数電荷がコレクタ内へと注入さ
れない。さらに、このデバイスは非常に大きい電流駆動
能力を有するので、トランジスタは大きい容量性負荷を
迅速にスイッチングする点で優れている。
以上本発明を特定の実施例を参照して説明したが、前記
説明は発明を例示するもので、発明を制限するものと解
されるべきでない。例えば、上記の他のＣｕＣｌ、 Ｚ
ｎＳ 、八ｒｐ及びＧａＰ等のヘテロ接合材料も使え、
また上記以外の半導体材料、層厚、ドーパントの種類及
び濃度レベルも使える。
説明は発明を例示するもので、発明を制限するものと解
されるべきでない。例えば、上記の他のＣｕＣｌ、 Ｚ
ｎＳ 、八ｒｐ及びＧａＰ等のヘテロ接合材料も使え、
また上記以外の半導体材料、層厚、ドーパントの種類及
び濃度レベルも使える。
従って、特許請求の範囲の記載で限定される発明の真の
精神及び範囲を逸脱せずに、各種の変更及び応用が当業
者にとっては可能であろう。
精神及び範囲を逸脱せずに、各種の変更及び応用が当業
者にとっては可能であろう。
第１図は本発明の一実施例によるトランジスタの層構造
の断面図、第２図は第１図の層構造を用いた、接点を含
む完成状態のトランジスタ構造の断面図、第３図は第２
図のトランジスタのハント構造の垂直断面図を示す、及
び第４Ａ及び４Ｂ図は第２図のトランジスタの動作を示
す。 ｌ０１１２．１４・・・・・・第１領域（１０：基板、
１２．１４；エピタキシャル層）、 １６・・・・・・第２領域（半導体アロイ）、１８・・
・・・・第３領域、 ２０．２２・・・・・・第４領域、 ２４・・・・・・コレクタ、 ３０・・・・・・ベース、 ３４・・・・・・エミ・７り。
の断面図、第２図は第１図の層構造を用いた、接点を含
む完成状態のトランジスタ構造の断面図、第３図は第２
図のトランジスタのハント構造の垂直断面図を示す、及
び第４Ａ及び４Ｂ図は第２図のトランジスタの動作を示
す。 ｌ０１１２．１４・・・・・・第１領域（１０：基板、
１２．１４；エピタキシャル層）、 １６・・・・・・第２領域（半導体アロイ）、１８・・
・・・・第３領域、 ２０．２２・・・・・・第４領域、 ２４・・・・・・コレクタ、 ３０・・・・・・ベース、 ３４・・・・・・エミ・７り。
Claims (1)
- 【特許請求の範囲】 １、第１導電形を有する第１の半導体材料の第１領域で
、該第１領域が主面を有する、 前記第１領域の前記主面上に位置し、前記第１領域と第
１のヘテロ構造を形成する第２の半導体材料の第２領域
、 前記第２領域上に位置した第１の半導体材料の第３領域
で、該第３領域が前記第１導電形と反対の導電形を有し
、さらに該第３領域が前記第２領域と第２のヘテロ構造
を形成する、及び前記第１導電形を有する前記第１の半
導体材料の第４領域で、該第４領域が前記第３領域上に
位置する、 を備えたトランジスタ構造。 ２、前記第１領域への第１接点、前記第２領域への第２
接点、及び前記第３領域への第３接点をさらに含み、該
各接点がバイポーラトランジスタ用のコレクタ、ベース
及びエミッタ接点として機能する請求項１記載のトラン
ジスタ構造。 ３、前記第１領域が基板と該基板上に形成された少なく
とも１つのエピタキシャル層とからなり、前記第２領域
が半導体アロイからなる請求項２記載のトランジスタ構
造。 ４、前記第１の半導体材料がシリコンで、前記半導体ア
ロイがゲルマニウム−シリコンからなる請求項３記載の
トランジスタ構造。 ５、前記構造がメサ構造を含む請求項３記載のトランジ
スタ構造。 ６、前記基板が前記複数のトランジスタ構造用の機械的
支持体として機能する請求項５記載のトランジスタ構造
。 ７、前記第１領域が基板と該基板上に形成された少なく
とも１つのエピタキシャル層とからなり、前記第２領域
が半導体アロイからなる請求項１記載のトランジスタ構
造。 ８、前記構造がメサ構造を含む請求項７記載のトランジ
スタ構造。 ９、前記基板が前記複数のトランジスタ構造用の機械的
支持体として機能する請求項８記載のトランジスタ構造
。 １０、前記第１領域がｎ形シリコン基板と該基板上に形
成された第１及び第２のｎ形エピタキシャル層とからな
り、前記第２領域がゲルマニウム−シリコンアロイから
なり、前記第３領域がｐ形シリコンの層からなり、前記
第４領域がｎ形シリコンの２層からなる請求項１記載の
トランジスタ構造。 １１、前記ｎ形エピタキシャル層の一方が１．２ミクロ
ン程度の厚さと立法センチメートル当り ２×１０＾２＾０原子程度のドーパント濃度を有し、ま
た他方のエピタキシャル層が２６００オングストローム
程度の厚さと立法センチメートル当り１×１０＾１＾７
原子程度のドーパント濃度を有し、前記第２領域が１０
０オングストローム程度の厚さを有する層で、前記ｐ形
材料の層が５０オングストローム程度の厚さと立法セン
チメートル当り１×１０１９原子程度のドーパント濃度
を有し、前記第４領域の２層の一方が３５０オングスト
ローム程度の厚さと立法センチメートル当り１×１０１
８原子程度のドーパント濃度を有し、他方の層が８００
オングストローム程度の厚さと立法センチメートル当り ３×１０１９原子程度のドーパント濃度を有する請求項
１０記載のトランジスタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/164,260 US4825269A (en) | 1988-03-04 | 1988-03-04 | Double heterojunction inversion base transistor |
| US164260 | 2002-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029133A true JPH029133A (ja) | 1990-01-12 |
| JP2868780B2 JP2868780B2 (ja) | 1999-03-10 |
Family
ID=22593693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051822A Expired - Lifetime JP2868780B2 (ja) | 1988-03-04 | 1989-03-03 | ダブルヘテロ接合・反転ベーストランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4825269A (ja) |
| EP (1) | EP0331482B1 (ja) |
| JP (1) | JP2868780B2 (ja) |
| KR (1) | KR900013639A (ja) |
| AT (1) | ATE105445T1 (ja) |
| DE (1) | DE68915035T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097308A (en) * | 1990-03-13 | 1992-03-17 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
| US5099299A (en) * | 1990-06-15 | 1992-03-24 | International Business Machines Corporation | Modulation doped base heterojunction bipolar transistor |
| US5171697A (en) * | 1991-06-28 | 1992-12-15 | Texas Instruments Incorporated | Method of forming multiple layer collector structure for bipolar transistors |
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| FR2692721B1 (fr) * | 1992-06-17 | 1995-06-30 | France Telecom | Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu. |
| JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| DE19912950B4 (de) * | 1999-03-23 | 2006-05-24 | Kasper, Erich, Prof. Dr.rer.nat. | Halbleiterbauelement, mit drei aufeinander folgenden Schichten von wechselndem Dotiertyp integrierter Schaltkreis mit einem solchen Halbleiterbauelement und Verfahren zur Herstellung eines solchen Halbleiterbauelements |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242451A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2719464A1 (de) * | 1977-04-30 | 1978-12-21 | Erich Dr Kasper | Verfahren zur herstellung von bipolaren hochfrequenztransistoren |
| US4180825A (en) * | 1977-09-16 | 1979-12-25 | Harris Corporation | Heteroepitaxial deposition of GaP on silicon substrates |
| US4593305A (en) * | 1983-05-17 | 1986-06-03 | Kabushiki Kaisha Toshiba | Heterostructure bipolar transistor |
| US4617724A (en) * | 1983-06-30 | 1986-10-21 | Fujitsu Limited | Process for fabricating heterojunction bipolar transistor with low base resistance |
| JPS6012724A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 化合物半導体の成長方法 |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
| US4771326A (en) * | 1986-07-09 | 1988-09-13 | Texas Instruments Incorporated | Composition double heterojunction transistor |
-
1988
- 1988-03-04 US US07/164,260 patent/US4825269A/en not_active Expired - Fee Related
-
1989
- 1989-02-28 KR KR1019890002430A patent/KR900013639A/ko not_active Application Discontinuation
- 1989-03-02 DE DE68915035T patent/DE68915035T2/de not_active Expired - Fee Related
- 1989-03-02 AT AT8989302069T patent/ATE105445T1/de not_active IP Right Cessation
- 1989-03-02 EP EP89302069A patent/EP0331482B1/en not_active Expired - Lifetime
- 1989-03-03 JP JP1051822A patent/JP2868780B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242451A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2868780B2 (ja) | 1999-03-10 |
| DE68915035D1 (de) | 1994-06-09 |
| EP0331482A2 (en) | 1989-09-06 |
| ATE105445T1 (de) | 1994-05-15 |
| DE68915035T2 (de) | 1994-08-25 |
| EP0331482B1 (en) | 1994-05-04 |
| US4825269A (en) | 1989-04-25 |
| KR900013639A (ko) | 1990-09-06 |
| EP0331482A3 (en) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528537B2 (ja) | 電界効果トランジスタ | |
| US5426316A (en) | Triple heterojunction bipolar transistor | |
| US6759697B2 (en) | Heterojunction bipolar transistor | |
| JPH0691249B2 (ja) | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 | |
| JPH09129751A (ja) | トランジスタ用の半導体構造及び回路 | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH05243559A (ja) | 共鳴トンネル効果量子井戸トランジスタ | |
| JPH07201883A (ja) | 横型バイポーラトランジスタ | |
| US4825265A (en) | Transistor | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| JP3058345B2 (ja) | 半導体素子 | |
| JPS63140570A (ja) | 半導体装置 | |
| JPH029133A (ja) | ダブルヘテロ接合・反転ベーストランジスタ | |
| US5391897A (en) | Status induction semiconductor device | |
| US4926232A (en) | Resonant-tunneling bipolar transistor | |
| US6703647B1 (en) | Triple base bipolar phototransistor | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPH0740570B2 (ja) | 共鳴トンネリング装置 | |
| JPH0616552B2 (ja) | 新半導体デバイス | |
| KR100752538B1 (ko) | 바이폴라 트랜지스터 | |
| JP2002305204A (ja) | 半導体構造及びヘテロ接合バイポーラトランジスタ | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JPH0131314B2 (ja) | ||
| JPH0620142B2 (ja) | 半導体装置 |