JPH033044A

JPH033044A - エラー表示装置

Info

Publication number: JPH033044A
Application number: JP1137625A
Authority: JP
Inventors: Fumio Aono; 青野　文雄
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-05-31
Filing date: 1989-05-31
Publication date: 1991-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明はエラー表示装置に関し、特に情報処理装置に於
ける論理回路のエラー検出表示装置に関する。

従来技術情報処理装置の内部に故障などのため何らかのエラーが
発生した場合、その影響を最少限に抑えるためには、エ
ラーを早期に検出し、発生箇所を特定して出来るだけ速
く修理や切離しを行なうことが重要である。

特に高度な情報処理装置は複雑な論理回路を有するため
、エラーの発見と場所の特定のために数多くのエラー検
出回路を有しているのが一般的である。

一方、情報処理装置の内部ではデータや制御情報がクロ
ックごとに次々と転送されながら処理されるため、論理
回路内の１カ所で発生したエラーが装置内の他の部分に
伝播し、１つの故障が原因で装置内の複数箇所でエラー
が検出されることがある。このような場合、真のエラー
発生箇所を特定するためには広範囲にわたる故障箇所の
探索が必要となり、修理・回復のために多くの時間と人
手を要する。

この問題を解決するためには、特開昭４８−５７５８１
号公報に詳細に説明されているように、最初のエラーが
検出された時点でその他すべてのエラーの検出または表
示を抑止する方法が有効であり、従来より実施されてき
た。

しかし、論理回路の高速化技術の進展にともなって情報
処理装置のクロックサイクル時間を非常に短くすること
が可能となった結果、最も高速な情報処理装置において
は、あるエラーの発生から１クロック時間のうちに他の
すべてのエラー検出・報告手段に対して抑止信号を分配
することが困難となり、上記の方法によって障害原因を
完全に特定することができな（なるという問題がある。

発明の目的そこで、本発明はかかる従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、エラ
ーが最初に発生した箇所を特定することが可能なエラー
表示装置を提供することにある。

発明の構成本発明によれば、複数個のエラー検出手段と、これ等エ
ラー検出手段に夫々対応して設けられ対応エラー検出出
力によりセットされてエラー表示をなす複数のエラー表
示素子とを含むエラー表示装置であって、前記エラー表
示素子を複数組に分割し、これ等各組に対応して設けら
れ対応組内の少なくとも１個のエラー表示素子のセット
に応答して当該対応組の他のエラー表示素子のセットを
抑止する手段と、前記各組に対応して設けられ対応組内
の少なくとも１個のエラー表示素子のセットに応答して
セットされ当該対応組内のエラー発生を表示するエラー
発生組表示素子と、前記エラー発生組表示素子の１つの
セットに応答して他のエラー発生組表示素子のセットを
抑止する手段とを含むことを特徴とするエラー表示装置
が得られる。

実施例以下、図面を参照しつつ本発明の実施例を詳細に説明す
る。

第１図は本発明の実施例の回路ブロック図である。論理
回路内の各部のエラーを検出する多数のエラー検出回路
１・１〜１・ｎ、２・１〜２・ｎ・・・、Ｎ・１〜Ｎ−
ｎが例えばｎ個ずつのＮ組に分割して設けられている。

これ等各エラー検出回路対応に設けられた２人カアンド
ゲートト１１〜１１ｎ、　　２−１１〜２・ｌｎ、−、
Ｎ−１ｌ−Ｎ−１ｎの各１人力に対応エラー検出回路の
エラー検出出力が印加されている。

これ等２人力アンドゲート対応に設けられたエラー表示
用ＦＦ（フリップフロップ）■・２１〜１ψ２ｎ、　　
２　φ２１〜２　・２ｎ、−、Ｎ　・２１−Ｎ　・２ｎ
のセット入力に、対応２人力アンドゲートのゲート出力
が印加され、対応箇所のエラー表示が行われるようにな
っている。

各組１〜Ｎに対応してｎ人力オアゲートト３１゜２・３
１．・・・、Ｎ・３１が設けられており、各組のエラー
表示用ＦＦの０本の出力が対応オアゲートのｎ人力とな
っている。これ等オアゲートト３１２−３１．・・・、
Ｎ・３１の各出力は対応組の２人カアンドゲートト１１
〜１・Ｉｎ、２・１１〜２・Ｉｎ、・・Ｎ−１ｌ−Ｎ−
１ｎの他人力に反転して印加されており、表示用ＦＦの
セット入力を抑止するようになっている。

また、各組のオアゲートト３【、２・３１．・・・Ｎ・
３１の出力は各組対応に設けられた２人力アンドゲート
１１〜ＩＮの１人力となり、これ等アンドゲート１１〜
ＩＮの各ゲート出力は、これまた各組対応に設けられた
ＦＦ２１〜２Ｎのセット入力となっている。

これ等ＦＦ２１〜２Ｎは対応組のエラー表示用ＦＦの少
くとも１つがセットされると、当該組内にエラーが発生
したことを表示するものであり、エラー発生組を特定す
るための表示用ＦＦである。

これ等エラー発生粗表示用ＦＦ２１〜２Ｎの各出力はＮ
人力オアゲート３のＮ人力となり、そのゲート出力は２
人力アンドゲート１１〜ＩＮの他入力に反転して印加さ
れている。

かかる構成において、装置内にエラーが発生し、まずエ
ラー検出回路２・ｎによりこれが検出される。エラー信
号はアンドゲート２・ｌｎを経てエラー表示用ＦＦ２・
２ｎに達してセットされる。

一方、発生したエラーは装置内を伝播して別の２カ所で
新たなエラーを引起こし、そのエラーはエラー検出回路
２・２．Ｎ・２によって検出されたとする。このうちエ
ラー検出回路２・２の出力はアンドゲート２・１２に達
するが、先に点灯したエラー表示用ＦＦ２・２ｎの出力
がオアゲート２・３１を経てアンドゲート２・１２に達
しているため、エラー表示用ＦＦ２・２２へのセットは
抑止される。

一方、エラー検出回路Ｎ・２からのエラー信号はアンド
ゲートＮ　−１２を経てエラー表示用ＦＦＮ・２２にセ
ットされる。

他方、セットされた２つのエラー表示用ＦＦ２・２ｎ、
　Ｎ・２２の出力はそれぞれオアゲート２・３１゜Ｎ・
３１を経てエラー発生組表示信号１０１．１０２として
エラー発生粗表示用ＦＦ２１〜２ＮのＦＦ群の人力に達
するが、先に到達した信号１０１がＦＦ２２にセットさ
れると、抑止信号１０３がアクティブとなるため、後続
する信号１０２の取込みは抑止される。

すなわち、−１つのエラーが原因となって２つのエラー
表示用ＦＦ２・２ｎとＮ・２２とが点灯するが、ＦＦ２
・２ｎを含む組に対応したエラー発生組表示ＪＴＩ　Ｆ
　Ｆ　２２により当該組に属するＦＦ２・２ｎが最初に
点灯したことを知ることができる。

第２図は本発明の第２の実施例の構成を示す図であり、
第１図と同等部分は同一符号を用いて示している。

第２図の実施例では、上記により説明した第１図の実施
例にオアゲート３からの抑止信号１０３によっても各組
のエラー表示用ＦＦのセットが抑止されるように、オア
ゲートト４１〜Ｎ・４１を付加したものである。従って
、基本的な動作は前記第１の実施例と同様であり、ここ
では相違点のみを説明する。

すなわち、第１の実施例においては各組相互間で抑止を
行なっていないため、組が異なれば複数のエラーが登録
されるのに対して、第２の実施例では、抑止信号１０３
によって各組の人力が抑えられるため、最初のエラー発
生から一定時間（図の例では２クロツク）軽過した以降
はすべてのＦＦへのエラーの登録を抑止することができ
る。

この場合、遅延時間上の必要性に応して適宜持回り用の
ＦＦを挿入することによって、最初のエラーが発生して
から全部のエラーが抑止状態となるまでの時間が多少長
くなっても、その効果に本質的な違いはない。

上記２つの実施例にあるエラー表示用ＦＦ周辺の詳細な
論理の一例を第３図に示す。第３図において、３１は１
つのＤタイプＦＦ、３２は第１図、第２図のアントゲ−
トドＨ〜１・ｉｎ等と同じゲートである。

図に示されるエラー表示用ＦＦの動作を簡単に述べる。

エラー検出回路からのエラー信号ｇはアンドゲート３２
によって抑止信号ｆの否定との論理積がとられ、ＦＦ３
１の人力となる。

一方、ＦＦ３１の出力はアンドゲート３３を経て自ＦＦ
の入力となっているため、ＦＦ３１が一度“１”にセッ
トされると、エラーリセット信号ｅが“１”となるまで
はその値が保持される。

なお、すでに述べたように本発明でＦＦ群を各組に分割
した主な理由は遅延時間上の制約にあるので、各組の大
きさは、組エラー信号１００〜１０２の最大遅延時間が
装置のクロックサイクル時間を越えない範囲で、なるべ
く大きく設定するのが望ましい。

また、前述した実施例では、１〜Ｎで示される組とエラ
ー発生相表示用ＦＦ群の２段層の構成としたが、たとえ
ば第１図の回路と同じものが複数個集まって構成される
３段層以上の回路も、同様の原理によって容易に実現可
能である。

更に、上記実施例では、オアゲートト３１−Ｎ・３１が
エラー表示用ＦＦ群の各出力段に設けられているが各エ
ラー表示用ＦＦ群の入力段に設けて構成しても良い。こ
の例を第４図に示す。第４図においては、第１組１の回
路についてのみ示しているが、他の組２〜Ｎについても
同一構成である。

第４図に示す如く、エラー表示用ＦＦＩ・２１〜１・２
ｎの各セット入力をｎ人力オアゲートト３１へ印加し、
このオアゲートの出力を別に設けたＦＦ１φ５１のセッ
ト入力とするのである。そして、このＦＦＩ・５１の出
力１００を第１．２図の信号１００と同等に扱う構成と
しても、第１，２図の回路と本質的に差はない。

また、上記各実施例では、エラー検出回路とエラー表示
用ＦＦとが１対１に対応するようにしているが、必ずし
も１対１である必要はなく、２種類以上のエラーの論理
和が１のＦＦにセットされるようにしても良いし、各組
にエラー表示用ＦＦ以外にエラー発生時の重要な制御情
報（セレクタの選択信号等）を保持するＦＦが含まれる
ような構成としても良い。

尚、上記各組の構成ＦＦ素子数を全て共通にｎとしてい
るが、これは便宜上のものであって、ｎを各組毎に種々
相違するように選定しても良いことは明らかである。

発明の効果叙上の如く、本発明によれば、あるエラー表示用ＦＦが
セットされてから１クロックサイクル時間内に他の全て
のエラー表示用ＦＦのセットを抑止することが遅延時間
上不可能な場合、エラー伝播により複数のエラー表示用
ＦＦがセットされても、最初にセットされたＦＦを選定
し得るという効果がある。

また、相前後して発生した複数のエラーのうち、最初に
生じたエラー以外のエラーがＦＦにセットされる可能性
を最小限に抑えることができるので、人手による介入な
しに障害処理プログラムによってエラー発生位置の設定
、再試行、障害箇所の切離し等の処理を行うことが可能
となって、情報処理装置の信頼性及び耐障害性を著しく
向上させ得るという効果がある。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例を夫々示す回路ブロ
ック図、第３図はエラー表示用ＦＦの具体例を示す回路
図、第４図は本発明の他の実施例をの１部回路図ある。主要部分の符号の説明１・１〜１壷ｎ、２・１〜２・ｎ。Ｎ・１〜Ｎ−ｎ・・・・・・エラー検出回路１・ｌｌ−
１・ｌｎ、２φ１１〜２φｌｎ。

Claims

【特許請求の範囲】

（１）複数個のエラー検出手段と、これ等エラー検出手
段に夫々対応して設けられ対応エラー検出出力によりセ
ットされてエラー表示をなす複数のエラー表示素子とを
含むエラー表示装置であって、前記エラー表示素子を複
数組に分割し、これ等各組に対応して設けられ対応組内
の少なくとも１個のエラー表示素子のセットに応答して
当該対応組の他のエラー表示素子のセットを抑止する手
段と、前記各組に対応して設けられ対応組内の少なくと
も１個のエラー表示素子のセットに応答してセットされ
当該対応組内のエラー発生を表示するエラー発生組表示
素子と、前記エラー発生組表示素子の１つのセットに応
答して他のエラー発生組表示素子のセットを抑止する手
段とを含むことを特徴とするエラー表示装置。