JPH033021A - マイクロコンピュータの入力制御回路 - Google Patents
マイクロコンピュータの入力制御回路Info
- Publication number
- JPH033021A JPH033021A JP1138165A JP13816589A JPH033021A JP H033021 A JPH033021 A JP H033021A JP 1138165 A JP1138165 A JP 1138165A JP 13816589 A JP13816589 A JP 13816589A JP H033021 A JPH033021 A JP H033021A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampling
- control circuit
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 43
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピュータの人力制御回路に関する
。より詳細には、本発明は、特に、プログラムにより制
御可能なノイズ除去機能を具備し従来の技術 マイクロコンピュータの人力制御回路では、人力信号に
重畳したノイズによる誤動作を防止するために、サンプ
リング回路を備えてノイズ除去処理を行う場合が屡々あ
る。
。より詳細には、本発明は、特に、プログラムにより制
御可能なノイズ除去機能を具備し従来の技術 マイクロコンピュータの人力制御回路では、人力信号に
重畳したノイズによる誤動作を防止するために、サンプ
リング回路を備えてノイズ除去処理を行う場合が屡々あ
る。
第4図は、上述のようなノイズ除去機能を有する人力制
御回路の典型的な構成を示すブロック図である。
御回路の典型的な構成を示すブロック図である。
同図に示すように、この人力制御回路は、外部装置lに
対して、サンプリング回路2を介して接続された人力ラ
ッチ11を備えている。ここで、サンプリング回路2に
は、リングカウンタ5を備えて、φ1、φ2およびφ、
の3相のクロックを供給するクロック制御回路4が接続
されている。
対して、サンプリング回路2を介して接続された人力ラ
ッチ11を備えている。ここで、サンプリング回路2に
は、リングカウンタ5を備えて、φ1、φ2およびφ、
の3相のクロックを供給するクロック制御回路4が接続
されている。
外部装置lからこの入力制御回路に人力された人力信号
9はサンプリング回路2に人力され、このサンプリング
回路2において、正規の信号と判別された信号のみが内
部のラッチ回路11にラッチされる。従って、正規の信
号としてサンプリングされた信号以外のノイズは、サン
プリング回路2以降には伝達されない。
9はサンプリング回路2に人力され、このサンプリング
回路2において、正規の信号と判別された信号のみが内
部のラッチ回路11にラッチされる。従って、正規の信
号としてサンプリングされた信号以外のノイズは、サン
プリング回路2以降には伝達されない。
発明が解決しようとする課題
しかしながら、例えば、入力信号が外部回路により波形
整形されており、入力信号のノイズが及ぼす影響につい
て特に考慮する必要がないようなシステムの場合は、上
述のような従来の人力制御回路を備えたマイクロコンピ
ュータは、サンプリング回路によるノイズ除去処理によ
り、却って外部人力に対する応答処理が遅くなるという
欠点があった。
整形されており、入力信号のノイズが及ぼす影響につい
て特に考慮する必要がないようなシステムの場合は、上
述のような従来の人力制御回路を備えたマイクロコンピ
ュータは、サンプリング回路によるノイズ除去処理によ
り、却って外部人力に対する応答処理が遅くなるという
欠点があった。
そこで、本発明は、上記従来技術の問題点を解決し、有
効なノイズ除去機能と、入力に対する高速な応答処理と
を両立することのできる新規なマイクロコンピュータの
入力制御回路を提供することをその目的としている。
効なノイズ除去機能と、入力に対する高速な応答処理と
を両立することのできる新規なマイクロコンピュータの
入力制御回路を提供することをその目的としている。
課題を解決するための手段
即ち、本発明に従うと、複数のサンプリングクロックを
供給されるサンプリング回路を介して外部信号入力端子
が入力回路に接続されたマイクロコンピュータにおいて
、該複数のサンプリングクロックを順次オンするか、あ
るいは、該複数のサンプリングクロックを常にオンとす
るかを制御することができるように構成されていること
を特徴とするマイクロコンビ二一夕の人力制御回路が提
供される。
供給されるサンプリング回路を介して外部信号入力端子
が入力回路に接続されたマイクロコンピュータにおいて
、該複数のサンプリングクロックを順次オンするか、あ
るいは、該複数のサンプリングクロックを常にオンとす
るかを制御することができるように構成されていること
を特徴とするマイクロコンビ二一夕の人力制御回路が提
供される。
作用
本発明の人力制御回路は、サンプリング回路のサンプリ
ングクロックを順次オンさせるか常時オンさせるかを選
択することができるように構成されていることをその主
要な特徴としている。
ングクロックを順次オンさせるか常時オンさせるかを選
択することができるように構成されていることをその主
要な特徴としている。
即ち、本発明に係る人力制御回路では、ノイズ除去が必
要ない場合には、サンプリングクロックを常時オンにし
て、外部入力信号が直接内部の人力ラッチ回路へ供給さ
れるように動作することができる。このように、本発明
に係る人力制御回路では、必要な場合は有効な2/イズ
除去処理を実行することができ、ノイズ除去処理が必要
ない場合は、入力に対する高速な応答処理を実行するこ
とができる。
要ない場合には、サンプリングクロックを常時オンにし
て、外部入力信号が直接内部の人力ラッチ回路へ供給さ
れるように動作することができる。このように、本発明
に係る人力制御回路では、必要な場合は有効な2/イズ
除去処理を実行することができ、ノイズ除去処理が必要
ない場合は、入力に対する高速な応答処理を実行するこ
とができる。
以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
実施例1
第1図は、本発明に係る人力制御回路の一構成例を示す
ブロック図である。
ブロック図である。
本実施例に係る人力制御回路は、外部装置1から割込要
求信号を人力される人力制御回路であり、外部装置1に
接続されたサンプリング回路2は、割込信号発生回路3
に接続されて、る。サンプリング回路2は、φ1、φ2
およびφ3の3相クロツクをクロック制御回路4から供
給されており、クロックφ1、φ2およびφ、にそれぞ
れ呼応して人力信号をサンプリングする3組のサンプリ
ング回路とAND回路2aとを含んでいる。ここで、A
ND回路2aは、各サンプリング回路の出力する信号A
SBおよびCを入力されて、サンプリング回路2の出力
信号として信号りを出力する。
求信号を人力される人力制御回路であり、外部装置1に
接続されたサンプリング回路2は、割込信号発生回路3
に接続されて、る。サンプリング回路2は、φ1、φ2
およびφ3の3相クロツクをクロック制御回路4から供
給されており、クロックφ1、φ2およびφ、にそれぞ
れ呼応して人力信号をサンプリングする3組のサンプリ
ング回路とAND回路2aとを含んでいる。ここで、A
ND回路2aは、各サンプリング回路の出力する信号A
SBおよびCを入力されて、サンプリング回路2の出力
信号として信号りを出力する。
第2図(a)および(b)は、第1図に示した人力制御
回路の動作を説明するタイミングチャートである。
回路の動作を説明するタイミングチャートである。
第2図(a)は、上述のような人力制御回路において、
ノイズ除去機能が有効である場合の動作を示している。
ノイズ除去機能が有効である場合の動作を示している。
同図に示すように、この人力制御回路に対して外部入力
装置1から人力された割込信号9は、クロックφ、〜φ
3でそれぞれサンプリングされて、A、BおよびCの3
クロック分のハイレベルが人力された場合に、内部の割
込要求信号発生回路3に割込信号りとして供給される。
装置1から人力された割込信号9は、クロックφ、〜φ
3でそれぞれサンプリングされて、A、BおよびCの3
クロック分のハイレベルが人力された場合に、内部の割
込要求信号発生回路3に割込信号りとして供給される。
また、第2図(b)は、第1図に示した回路において、
ノイズ除去機能を停止した場合の動作を説明するタイミ
ングチャートである。
ノイズ除去機能を停止した場合の動作を説明するタイミ
ングチャートである。
ノイズ除去機能を停止させる場合には、スイッ子回路6
〜8をオフにし、第2図ら)に示すように、サンプリン
グクロックφ1〜φ3を常時アクティブレベルに固定す
る。この場合には、割込信号9が入力されると、直ちに
割込信号として信号りが割込要求信号発生回路3に供給
される。
〜8をオフにし、第2図ら)に示すように、サンプリン
グクロックφ1〜φ3を常時アクティブレベルに固定す
る。この場合には、割込信号9が入力されると、直ちに
割込信号として信号りが割込要求信号発生回路3に供給
される。
実施例2
第3図は、本発明に係る入力制御回路の他の構成例を示
すブロック図である。
すブロック図である。
本実施例に係る入力制御回路は、外部装置としてキーマ
トリクス10を接続されており、サンプリング回路2は
、人力ラッチIlに接続されている。
トリクス10を接続されており、サンプリング回路2は
、人力ラッチIlに接続されている。
サンプリング回路2は、φ、およびφ2の2相クロツク
をクロック制御回路4から供給されておりクロックφ1
ふよびφ2にそれぞれ呼応して人力信号をサンプリング
する1対のサンプリング回路とAND回路2aとを含ん
でいる。ここで、AND回路2aは、各サンプリング回
路の出力する信号EおよびFを人力されて、サンプリン
グ回路2の出力信号として信号Gを出力する。
をクロック制御回路4から供給されておりクロックφ1
ふよびφ2にそれぞれ呼応して人力信号をサンプリング
する1対のサンプリング回路とAND回路2aとを含ん
でいる。ここで、AND回路2aは、各サンプリング回
路の出力する信号EおよびFを人力されて、サンプリン
グ回路2の出力信号として信号Gを出力する。
以上のように構成された人力制御装置は、以下のように
動作する。
動作する。
外部入力装置であるキーマトリクス10から信号が人力
されると、ワンショットタイマ13が動作して所定時間
経過後サンプリングクロックφ1を出力する。この時キ
ー人力信号がアクティブレベルであれば、更に、次段の
ワンショットタイマ15が動作し、所定時間経過後サン
プリングクロックφ2を出力する。
されると、ワンショットタイマ13が動作して所定時間
経過後サンプリングクロックφ1を出力する。この時キ
ー人力信号がアクティブレベルであれば、更に、次段の
ワンショットタイマ15が動作し、所定時間経過後サン
プリングクロックφ2を出力する。
また、スイッチ回路14および16がオフ状態であれば
、クロックφ1およびφ2はいずれも常時オンとなり、
キー人力信号12が人力されると直ちに人力ラッチ11
に供給される。
、クロックφ1およびφ2はいずれも常時オンとなり、
キー人力信号12が人力されると直ちに人力ラッチ11
に供給される。
発明の詳細
な説明したように、本発明に係る人力制御回路は、サン
プリング回路のサンプリングクロックを適切に制御する
ことにより、従来の割込制御回路およびキー入力回路と
同等のノイズ除去機能を備え、且つ、ノイズ除去機能の
必要がない場合には、外部割込に対する応答並びにキー
人力に対する処理を高速に実行することができる。
プリング回路のサンプリングクロックを適切に制御する
ことにより、従来の割込制御回路およびキー入力回路と
同等のノイズ除去機能を備え、且つ、ノイズ除去機能の
必要がない場合には、外部割込に対する応答並びにキー
人力に対する処理を高速に実行することができる。
第1図は、本発明に係る人力制御回路の構成例を示すブ
ロック図であり、 第2図(a)および(b)は、それぞれ第1図に示した
回路の各部の動作を説明するタイミングチャートであり
、 第3図は、本発明に係る人力制御回路の他の構成例を示
すブロック図であり、 第4図は、従来の入力制御回路の典型的な構成例を示す
ブロック図である。 6.7. 9 ・ ・ ・ 10・ ・ ・ 11・ ・ ・ 12・ ・ ・ 13.15・ 14.16・ 8・・・スイッチ回路、 割込信号、 キーマトリクス、 入力ラッチ、 キー人力信号、 ・・ワンショットタイマ、 ・・スイッチ回路
ロック図であり、 第2図(a)および(b)は、それぞれ第1図に示した
回路の各部の動作を説明するタイミングチャートであり
、 第3図は、本発明に係る人力制御回路の他の構成例を示
すブロック図であり、 第4図は、従来の入力制御回路の典型的な構成例を示す
ブロック図である。 6.7. 9 ・ ・ ・ 10・ ・ ・ 11・ ・ ・ 12・ ・ ・ 13.15・ 14.16・ 8・・・スイッチ回路、 割込信号、 キーマトリクス、 入力ラッチ、 キー人力信号、 ・・ワンショットタイマ、 ・・スイッチ回路
Claims (1)
- 複数のサンプリングクロックを供給されるサンプリング
回路を介して外部信号入力端子が入力回路に接続された
マイクロコンピュータにおいて、該複数のサンプリング
クロックを順次オンするか、あるいは、該複数のサンプ
リングクロックを常にオンとするかを制御することがで
きるように構成されていることを特徴とするマイクロコ
ンピュータの入力制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1138165A JP2513032B2 (ja) | 1989-05-31 | 1989-05-31 | マイクロコンピュ―タの入力制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1138165A JP2513032B2 (ja) | 1989-05-31 | 1989-05-31 | マイクロコンピュ―タの入力制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH033021A true JPH033021A (ja) | 1991-01-09 |
JP2513032B2 JP2513032B2 (ja) | 1996-07-03 |
Family
ID=15215547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1138165A Expired - Lifetime JP2513032B2 (ja) | 1989-05-31 | 1989-05-31 | マイクロコンピュ―タの入力制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2513032B2 (ja) |
-
1989
- 1989-05-31 JP JP1138165A patent/JP2513032B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2513032B2 (ja) | 1996-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
JPH033021A (ja) | マイクロコンピュータの入力制御回路 | |
JPS60219919A (ja) | 電源投入方式 | |
JP2003177859A (ja) | 操作キー入力制御装置 | |
KR0174356B1 (ko) | 퍼스널컴퓨터의 전력제어방법 및 그 장치 | |
JPS61245242A (ja) | 割り込み入力回路 | |
JPH0410094B2 (ja) | ||
JPH0731611B2 (ja) | 装置動作モ−ド切替回路 | |
JPS61140876A (ja) | 半導体集積回路装置 | |
JPS63188217A (ja) | キ−・スキヤンニング回路 | |
JPH0338589Y2 (ja) | ||
JPH0993099A (ja) | エッジ検出回路 | |
SU781814A1 (ru) | Устройство управлени | |
JPH0927750A (ja) | アナログデジタル変換器 | |
JPS63116222A (ja) | クロツク信号切換回路 | |
JPS62279418A (ja) | 電源投入方式 | |
JPS61224043A (ja) | マイクロコンピユ−タの割込制御回路 | |
JPS59112332A (ja) | デ−タ伝送装置 | |
JPS59132040A (ja) | シリアルデ−タ入力方式 | |
JPS63204425A (ja) | クロツク信号切り換え回路 | |
JPH04352215A (ja) | キー処理装置 | |
JPS6222085A (ja) | テスト回路 | |
JPH0380351A (ja) | チャネル切替装置 | |
JPS62251805A (ja) | シ−ケンスコントロ−ラの入力装置 | |
JPS6045463B2 (ja) | 多入力アナログ信号演算装置 |