JPH0751630Y2 - 二重化システム - Google Patents
二重化システムInfo
- Publication number
- JPH0751630Y2 JPH0751630Y2 JP11798087U JP11798087U JPH0751630Y2 JP H0751630 Y2 JPH0751630 Y2 JP H0751630Y2 JP 11798087 U JP11798087 U JP 11798087U JP 11798087 U JP11798087 U JP 11798087U JP H0751630 Y2 JPH0751630 Y2 JP H0751630Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- predetermined range
- switch element
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案は、同じ機能をもったシステムを二重化して構成
される二重化システムに関し、さらに詳しくは、各シス
テムはマイクロプロセッサを含んでおり、システム内に
おいて信号処理した結果を、電圧信号で出力するように
構成されている二重化システムに関する。
される二重化システムに関し、さらに詳しくは、各シス
テムはマイクロプロセッサを含んでおり、システム内に
おいて信号処理した結果を、電圧信号で出力するように
構成されている二重化システムに関する。
(従来の技術) 第4図は、従来システムの一例を示す構成概念図であ
る。図においてSY1,SY2は同一の機能をもったシステム
で、二重化されておりそれぞれ同一のアナログ信号を入
力し、各システムで信号処理された結果は、電圧信号と
して出力されている。L1,L2はレデイ信号を相手のシス
テムに与えるための信号線で、各システムは、このレデ
イ信号の状態を見ることで、二重化をされているかどう
か知るように構成されている。
る。図においてSY1,SY2は同一の機能をもったシステム
で、二重化されておりそれぞれ同一のアナログ信号を入
力し、各システムで信号処理された結果は、電圧信号と
して出力されている。L1,L2はレデイ信号を相手のシス
テムに与えるための信号線で、各システムは、このレデ
イ信号の状態を見ることで、二重化をされているかどう
か知るように構成されている。
各システムが二重化されているか否かを知る必要がある
のは、システムの一方が例えばメンテナンス等でライン
から取り外されているような場合、システム内の信号処
理のやり方を変える必要があるからである。
のは、システムの一方が例えばメンテナンス等でライン
から取り外されているような場合、システム内の信号処
理のやり方を変える必要があるからである。
(考案が解決しようとする問題点) この様な構成の襲来シスステムにおいては、各システム
からのレデイ信号を相手システムに与えるための信号線
L1,L2を設けなくてはならないと言う問題点があった。
からのレデイ信号を相手システムに与えるための信号線
L1,L2を設けなくてはならないと言う問題点があった。
本考案は、この様な問題点に鑑がみてなされたものであ
って、その目的は、特別な信号線を設けることなく二重
化状態にあるかどうか知ることのできる二重化システム
を実現することにある。
って、その目的は、特別な信号線を設けることなく二重
化状態にあるかどうか知ることのできる二重化システム
を実現することにある。
(問題点を解決するための手段) 第1図は、本考案の基本的な機能を示す機能ブロック図
である。図において、SY1,SY2は二重化されたシステム
であって、同じ内部構成となっている。各システムにお
いて、1は信号eiを入力し所定の信号処理を行う信号処
理回路で、信号処理した結果を電圧信号で出力する。D1
は各システム内の信号処理回路からの電圧信号を突き合
わせるためのダイオードである。2はダイオードD1を介
して出力される電圧信号を入力し、自己のシステム及び
相手のシステムの動作状態を判断する診断手段である。
3は診断手段2の診断結果に従って自己のシステムの出
力のオン,オフを制御する出力制御手段である。S1は信
号処理回路からの電圧信号を出力制御手段からの駆動信
号によってオン,オフするスイッチ素子である。
である。図において、SY1,SY2は二重化されたシステム
であって、同じ内部構成となっている。各システムにお
いて、1は信号eiを入力し所定の信号処理を行う信号処
理回路で、信号処理した結果を電圧信号で出力する。D1
は各システム内の信号処理回路からの電圧信号を突き合
わせるためのダイオードである。2はダイオードD1を介
して出力される電圧信号を入力し、自己のシステム及び
相手のシステムの動作状態を判断する診断手段である。
3は診断手段2の診断結果に従って自己のシステムの出
力のオン,オフを制御する出力制御手段である。S1は信
号処理回路からの電圧信号を出力制御手段からの駆動信
号によってオン,オフするスイッチ素子である。
ここで、2つのシステムSY1,SY2は、互いに同じ信号ei
を入力すると共に、各出力端は互いに共通に接続されて
いる。従って、診断手段2は、自己のシステムの出力を
オフ状態(スイッチ素子S1をオン状態)とすると、相手
システムが出力している出力信号を読み込むことができ
るようになっている。
を入力すると共に、各出力端は互いに共通に接続されて
いる。従って、診断手段2は、自己のシステムの出力を
オフ状態(スイッチ素子S1をオン状態)とすると、相手
システムが出力している出力信号を読み込むことができ
るようになっている。
(作用) 診断手段2は、はじめに、自己のスイッチ素子がオフ状
態において、出力端に表れている出力信号eoを読み込
み、当該信号レベルが所定の範囲内にあるか判断し、所
定の範囲内にある場合、出力制御手段3はスイッチ素子
S1をオンに駆動し(自己のシステムの出力をオフ状態と
する)、診断手段2はその状態での出力端に表れている
出力信号を再び読み込み、当該信号レベルが所定の範囲
内にあるか判断し、所定の範囲内にある場合、二重化構
成(自己のシステムと相手システムとが共に正常に動作
している状態)であると判断する。
態において、出力端に表れている出力信号eoを読み込
み、当該信号レベルが所定の範囲内にあるか判断し、所
定の範囲内にある場合、出力制御手段3はスイッチ素子
S1をオンに駆動し(自己のシステムの出力をオフ状態と
する)、診断手段2はその状態での出力端に表れている
出力信号を再び読み込み、当該信号レベルが所定の範囲
内にあるか判断し、所定の範囲内にある場合、二重化構
成(自己のシステムと相手システムとが共に正常に動作
している状態)であると判断する。
(実施例) 第2図は、本考案の一実施例を示す構成ブロック図であ
る。図においてSY1,SY2は二重化構成のシステムで、こ
こでは同一のアナログ信号e1,e2,e3,e4を入力してい
る。各システムSY1,SY2において(ただしシステムSY2側
はその内部構成を省略する)、4はマルチプレクサで出
力電圧eo、入力電圧e1〜e4を選択して取り出すものであ
り、5はA/D変換器でマルチプレクサで取り出された信
号をデジタル信号に変換する。6はマイクロプセッサで
A/D変換器5からのデジタル信号を入力する。このマイ
クロプロセッサは、第1図で示した信号処理回路1、診
断手段2及び出力制御手段3の動作を行う。7はマイク
ロプロセッサ6からのデジタル信号をアナログ信号に変
換するD/A変換器、8は上位の例えばコンピュータとの
データのやり取りを行うインターフェイス、9はD/A変
換器7からのアナログ信号を入力するOPアンプで、ダイ
オードD1を介してシステムの信号eoを出力する。S1はOP
アンプ9の出力側とコモンとの間に接続されたスイッチ
素子で、マイクロプロセッサ6からの信号によって駆動
される。Lは自己のシステムの出力信号をマイクロプロ
セッサ6に読み込ませるための信号ラインである。
る。図においてSY1,SY2は二重化構成のシステムで、こ
こでは同一のアナログ信号e1,e2,e3,e4を入力してい
る。各システムSY1,SY2において(ただしシステムSY2側
はその内部構成を省略する)、4はマルチプレクサで出
力電圧eo、入力電圧e1〜e4を選択して取り出すものであ
り、5はA/D変換器でマルチプレクサで取り出された信
号をデジタル信号に変換する。6はマイクロプセッサで
A/D変換器5からのデジタル信号を入力する。このマイ
クロプロセッサは、第1図で示した信号処理回路1、診
断手段2及び出力制御手段3の動作を行う。7はマイク
ロプロセッサ6からのデジタル信号をアナログ信号に変
換するD/A変換器、8は上位の例えばコンピュータとの
データのやり取りを行うインターフェイス、9はD/A変
換器7からのアナログ信号を入力するOPアンプで、ダイ
オードD1を介してシステムの信号eoを出力する。S1はOP
アンプ9の出力側とコモンとの間に接続されたスイッチ
素子で、マイクロプロセッサ6からの信号によって駆動
される。Lは自己のシステムの出力信号をマイクロプロ
セッサ6に読み込ませるための信号ラインである。
このように構成したシステムの動作を次に説明する。各
システムは、入力信号e1〜e4を監視しており、例えば、
これらの入力信号の状態あるいは、パターンに対応して
所定の信号処理、例えば最大の信号を出力するような処
理を行うと共に、信号ラインLを介して出力信号eoを監
視し、二重化構成になっているかどうかの診断処理を行
う。また、自己診断を行いその診断結果を上位のコンピ
ュータに知らせる動作を行う。
システムは、入力信号e1〜e4を監視しており、例えば、
これらの入力信号の状態あるいは、パターンに対応して
所定の信号処理、例えば最大の信号を出力するような処
理を行うと共に、信号ラインLを介して出力信号eoを監
視し、二重化構成になっているかどうかの診断処理を行
う。また、自己診断を行いその診断結果を上位のコンピ
ュータに知らせる動作を行う。
各システムSY1,SY2は、通常、スイッチ素子S1は、オフ
状態となっていて、その動作が正常な場合、お互いに同
じ出力信号を出力しながらバランスしている。そして、
各システムにおいて、必要に応じて、あるいは定期的
に、システムが二重化構成となっているかどうかの診断
処理を行う。このような診断処理は、2のシステムがそ
れぞれ独立した構成(それぞれ独立のシステムクロック
に基づいて動作する構成)となっていることから、基本
的には、2つのシステムで異なったタイミングで行われ
る。
状態となっていて、その動作が正常な場合、お互いに同
じ出力信号を出力しながらバランスしている。そして、
各システムにおいて、必要に応じて、あるいは定期的
に、システムが二重化構成となっているかどうかの診断
処理を行う。このような診断処理は、2のシステムがそ
れぞれ独立した構成(それぞれ独立のシステムクロック
に基づいて動作する構成)となっていることから、基本
的には、2つのシステムで異なったタイミングで行われ
る。
従って、2つのシステムで、同時に自己のシステムの出
力がオフとなることは、ほとんどない。
力がオフとなることは、ほとんどない。
第3図は、二重化構成になっているかどうかの診断処理
を行う診断処理フローチャートである。
を行う診断処理フローチャートである。
初めに信号線Lを介して、システムの出力電圧eoを読み
込み、この電圧が所定の電圧範囲(例えば1〜5Vの範
囲)内にあるかどうか判断する(ステップ1)。ここで
所定の電圧範囲内と判断された場合、スイッチ素子S1を
オンとする(ステップ2)。次にシステムの出力電圧eo
を読み込み、この電圧が所定の範囲内にあるか判断する
(ステップ3)。ここで所定の電圧範囲内にあると判断
された場合、各システムSY1,SY2は、共に正常な動作を
しており、二重化構成にあると判断する(ステップ
4)。これに対して、ステップ1及びステップ3におい
て、NOと判断された場合は、シングル構成(相手システ
ムは取り外されているかあるいは正常に動作していな
い)と判断し、スイッチS1をオフとしそのシステムだけ
から出力電圧を供給することとなる。(ステップ5) 以上の動作によって、各システムは二重化構成にあるか
どうかを簡単に判断することができる。
込み、この電圧が所定の電圧範囲(例えば1〜5Vの範
囲)内にあるかどうか判断する(ステップ1)。ここで
所定の電圧範囲内と判断された場合、スイッチ素子S1を
オンとする(ステップ2)。次にシステムの出力電圧eo
を読み込み、この電圧が所定の範囲内にあるか判断する
(ステップ3)。ここで所定の電圧範囲内にあると判断
された場合、各システムSY1,SY2は、共に正常な動作を
しており、二重化構成にあると判断する(ステップ
4)。これに対して、ステップ1及びステップ3におい
て、NOと判断された場合は、シングル構成(相手システ
ムは取り外されているかあるいは正常に動作していな
い)と判断し、スイッチS1をオフとしそのシステムだけ
から出力電圧を供給することとなる。(ステップ5) 以上の動作によって、各システムは二重化構成にあるか
どうかを簡単に判断することができる。
ここで、2つのシステムSY1,SY2は、それらの出力が同
時にオフになることはほとんどない旨前述したが、この
点について、更に説明する。
時にオフになることはほとんどない旨前述したが、この
点について、更に説明する。
即ち、各システムSY1,SY2が二重化状態になっているか
どうかの診断処理は、必要に応じて(例えば、自身の動
作が異常で相手システムに切り替える必要があると
き)、あるいは、定周期毎に(この周期は、通常のシス
テムの動作に影響しないように、また、二重化状態にあ
るかどうかの診断という性質上から例えば、数時間に一
度といったように比較的長い時間が選定されるのが普通
である)、システム内の診断手段2が起動されることと
なる。また、診断手段2が起動される時間は、診断処理
が完了する時間でよく、それは、例えば1秒以下といっ
たごく短い時間となる。
どうかの診断処理は、必要に応じて(例えば、自身の動
作が異常で相手システムに切り替える必要があると
き)、あるいは、定周期毎に(この周期は、通常のシス
テムの動作に影響しないように、また、二重化状態にあ
るかどうかの診断という性質上から例えば、数時間に一
度といったように比較的長い時間が選定されるのが普通
である)、システム内の診断手段2が起動されることと
なる。また、診断手段2が起動される時間は、診断処理
が完了する時間でよく、それは、例えば1秒以下といっ
たごく短い時間となる。
各システム内の各診断手段2は、それぞれが独立した構
成であることから、独立するシステムクロックにより動
作している。従って、2つのシステムの間で、例えば、
診断周期を異に選定するなどすることで、2つのシステ
ム内の各診断手段が同じタイミングで起動され、各シス
テムの出力が同時にオフとなるといった事態を容易に回
避できる。
成であることから、独立するシステムクロックにより動
作している。従って、2つのシステムの間で、例えば、
診断周期を異に選定するなどすることで、2つのシステ
ム内の各診断手段が同じタイミングで起動され、各シス
テムの出力が同時にオフとなるといった事態を容易に回
避できる。
なお、万が一、各システムの診断手段が同時に起動され
て、出力が同時にオフとなる事態になったとしても、第
3図のフローチャートにおいて、ステップ3でNoの判断
の後、ステップ5へ移行することとなって、結果として
シングル構成として判断するようにしてある。
て、出力が同時にオフとなる事態になったとしても、第
3図のフローチャートにおいて、ステップ3でNoの判断
の後、ステップ5へ移行することとなって、結果として
シングル構成として判断するようにしてある。
なお上記の説明では、4個のアナログ信号を入力するも
のについて例示したが、これに限定されるものではな
い。
のについて例示したが、これに限定されるものではな
い。
また上記では二重化されるシステムについて例示した
が、信号処理回路等を搭載したカードを二重化構成とす
るものでもよい。
が、信号処理回路等を搭載したカードを二重化構成とす
るものでもよい。
(考案の効果) 以上詳細に説明したように、本考案によればシステムか
らの信号を出力する信号線を介して、相手システムの状
態を判断するものであるから、特別の信号線を設けるこ
となく二重化されているかどうかの判断を容易に行うこ
とができる。
らの信号を出力する信号線を介して、相手システムの状
態を判断するものであるから、特別の信号線を設けるこ
となく二重化されているかどうかの判断を容易に行うこ
とができる。
第1図は本考案の基本的な構成を示す機能ブロック図、
第2図は本考案の一実施例を示す構成ブロック図、第3
図はその動作の一例を示すフローチャート、第4図は従
来システムを示す構成概念図である。 SY1,SY2……システム 1……信号処理回路 2……診断手段 3……出力制御手段 D1……ダイオード S1……スイッチ素子
第2図は本考案の一実施例を示す構成ブロック図、第3
図はその動作の一例を示すフローチャート、第4図は従
来システムを示す構成概念図である。 SY1,SY2……システム 1……信号処理回路 2……診断手段 3……出力制御手段 D1……ダイオード S1……スイッチ素子
Claims (1)
- 【請求項1】同じ内部構成の2つのシステムからなり、
各システムに互いに同じ信号を印加すると共に、出力端
を互いに共通に接続するようにした二重化システムであ
って、 各システムは、 印加される信号に対して所定の信号処理を行いその結果
を電圧信号で出力する信号処理回路と、 この信号処理回路からの信号を互いに突き合わせるため
のダイオードと、 前記共通の出力端に表れる出力信号を読み込み、その信
号レベルが所定の範囲内にあるかを判断する診断手段
と、 自己のシステムの出力のオン,オフを制御するスイッチ
素子と、 診断手段からの診断結果に応じてスイッチ素子をオン,
オフに駆動する出力制御手段とを備え、 診断手段は、自己のスイッチ素子がオフ状態において、
出力端に表れている出力信号を読み込み、当該信号レベ
ルが所定の範囲内にあるか判断し、所定の範囲内にある
場合、出力制御手段はスイッチ素子をオンに駆動し、診
断手段はその状態での出力端に表れている出力信号を再
び読み込み、当該信号レベルが所定の範囲内にあるか判
断し、所定の範囲内にある場合、二重化構成であると判
断することを特徴とする二重化システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11798087U JPH0751630Y2 (ja) | 1987-07-31 | 1987-07-31 | 二重化システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11798087U JPH0751630Y2 (ja) | 1987-07-31 | 1987-07-31 | 二重化システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6424461U JPS6424461U (ja) | 1989-02-09 |
JPH0751630Y2 true JPH0751630Y2 (ja) | 1995-11-22 |
Family
ID=31361928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11798087U Expired - Lifetime JPH0751630Y2 (ja) | 1987-07-31 | 1987-07-31 | 二重化システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0751630Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0411978U (ja) * | 1990-05-21 | 1992-01-30 |
-
1987
- 1987-07-31 JP JP11798087U patent/JPH0751630Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6424461U (ja) | 1989-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2002134492A (ru) | Система управления приводами в самолете | |
JPH0751630Y2 (ja) | 二重化システム | |
JPH0756468A (ja) | 入力調整を行う多重送信バスコントローラ | |
US7437448B1 (en) | Method and device for function selection of a control unit | |
JPH05101228A (ja) | アナログ入力カードシステム | |
JP3109573B2 (ja) | 障害lsi検出方式 | |
JP2760027B2 (ja) | I/o装置 | |
JP2519413B2 (ja) | 制御モ−ドを表示するエンジン電子制御装置 | |
JPH0662114A (ja) | プロセッサ間診断処理方式 | |
JPH0619746A (ja) | 故障診断装置 | |
JPH0739123U (ja) | Ad変換装置 | |
JPS59171237A (ja) | デ−タ転送方式 | |
JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
JPH02196316A (ja) | 共通バス接続装置 | |
JPH04138750A (ja) | 通信制御装置診断方式 | |
JP2815041B2 (ja) | Lsi内部状態確認回路 | |
JPS6089208A (ja) | 制御回路試験方法 | |
JPH03263233A (ja) | 自己診断制御方式 | |
JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
JPH01147761A (ja) | 情報処理システムの構成切替制御方式 | |
JPS62139048A (ja) | 多重化制御装置 | |
JPS6269344A (ja) | 入出力装置制御方式 | |
JPH04106650A (ja) | 入出力制御システム | |
JPH0695767A (ja) | 電源制御組織 | |
JPH05151172A (ja) | データ転送方式 |