JPH03272142A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03272142A JPH03272142A JP2069679A JP6967990A JPH03272142A JP H03272142 A JPH03272142 A JP H03272142A JP 2069679 A JP2069679 A JP 2069679A JP 6967990 A JP6967990 A JP 6967990A JP H03272142 A JPH03272142 A JP H03272142A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- contact hole
- layer
- polycide layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 229920005591 polysilicon Polymers 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 241000220450 Cajanus cajan Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係り、特に、半導体
基板に形成されたＰ型拡散領域、Ｎ型拡散領域、ポリサ
イド層上にコンタクトを形成する方法に関するものであ
る。
基板に形成されたＰ型拡散領域、Ｎ型拡散領域、ポリサ
イド層上にコンタクトを形成する方法に関するものであ
る。
（従来の技術）
第６図は、文献「シンポジューム・オン・ヴイエルエス
アイ・テクノロジー（Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬ
ＳＩｔｅｃｈｎｏｌｏｇｙ） １９８７． Ｐ１０３〜
１０４Ｊ に開示される従来の半導体装置の製造方法
を示す。この方法を説明すると、まずシリコン基板１に
Ｐ゛拡散領域２゜Ｎ゛拡拡散領域３公 ポリサイド層６を形成し、素子や電極配線層を形成した
後、基板１上の全面に層間絶縁膜７を形成し、この層間
絶縁膜７に前記Ｐ＋拡散領域２上でコンタクトホール８
を開ける（第６図（ａ））。次に、薄いポリシリコン９
を全面に被着し、これにＰ型不純物（ボロン）をイオン
注入した後、さらに厚くポリシリコン１０を堆積させ（
第６図（ｂｌ）、その後これらポリシリコン１０．９を
エッチバックすることにより、これらポリシリコン１０
，９を前記コンタクトホール８内にのみ残す（第６図（
Ｃ））。
アイ・テクノロジー（Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬ
ＳＩｔｅｃｈｎｏｌｏｇｙ） １９８７． Ｐ１０３〜
１０４Ｊ に開示される従来の半導体装置の製造方法
を示す。この方法を説明すると、まずシリコン基板１に
Ｐ゛拡散領域２゜Ｎ゛拡拡散領域３公 ポリサイド層６を形成し、素子や電極配線層を形成した
後、基板１上の全面に層間絶縁膜７を形成し、この層間
絶縁膜７に前記Ｐ＋拡散領域２上でコンタクトホール８
を開ける（第６図（ａ））。次に、薄いポリシリコン９
を全面に被着し、これにＰ型不純物（ボロン）をイオン
注入した後、さらに厚くポリシリコン１０を堆積させ（
第６図（ｂｌ）、その後これらポリシリコン１０．９を
エッチバックすることにより、これらポリシリコン１０
，９を前記コンタクトホール８内にのみ残す（第６図（
Ｃ））。
次に、前記層間絶縁膜７に、前記ポリシリコン層５、ポ
リサイド層６，Ｎ＋拡散領域３の各々の上でコンタクト
ホール１）を開けた後（第６図（ｄ））全面に薄いポリ
シリコン１２を被着し、これにリン拡散法によりＮ型の
不純物を拡散させ、さらにその上に厚くポリシリコン１
３を堆積させる（第６図（ｆ））。そして、そのポリシ
リコン１３．１２をエッチバックすることにより、これ
らポリシリコン１３．１２をコンタクトホール１）内に
のみ残す。その後、Ｐ＋拡散領域２上の埋込みポリシリ
コン９．１０上部の酸化膜を除去した後、Ａｆ配線１４
を形成する（第６図（ｇ））。
リサイド層６，Ｎ＋拡散領域３の各々の上でコンタクト
ホール１）を開けた後（第６図（ｄ））全面に薄いポリ
シリコン１２を被着し、これにリン拡散法によりＮ型の
不純物を拡散させ、さらにその上に厚くポリシリコン１
３を堆積させる（第６図（ｆ））。そして、そのポリシ
リコン１３．１２をエッチバックすることにより、これ
らポリシリコン１３．１２をコンタクトホール１）内に
のみ残す。その後、Ｐ＋拡散領域２上の埋込みポリシリ
コン９．１０上部の酸化膜を除去した後、Ａｆ配線１４
を形成する（第６図（ｇ））。
（発明が解決しようとする課題）
しかしながら、上記のような従来の製造方法では、以下
のような問題点があった。
のような問題点があった。
（１）Ｐ＋拡散領域２上のコンタクトホール８と、Ｎ゛
゛散領域３．ポリシリコン層５．ポリサイド層６上のコ
ンタクトホール１）が別の工程で開孔されるので、工程
が複雑になる。
゛散領域３．ポリシリコン層５．ポリサイド層６上のコ
ンタクトホール１）が別の工程で開孔されるので、工程
が複雑になる。
（２） 埋込み用ポリシリコンを成長さセる回数が４
回必要であり、複雑になる。
回必要であり、複雑になる。
（３） 上記成長させたポリシリコンをコンタクトホ
ール８，１）内に残すようにエッチバックする工程が２
回必要であり、複雑となる。
ール８，１）内に残すようにエッチバックする工程が２
回必要であり、複雑となる。
（４） 埋込み用ポリシリコンを成長させた時、ポリ
サイド層６上においては自然酸化膜が成長するので、こ
の部分のコンタクトはオー５ツクな特性を示さず、コン
タクト抵抗は高くなる。
サイド層６上においては自然酸化膜が成長するので、こ
の部分のコンタクトはオー５ツクな特性を示さず、コン
タクト抵抗は高くなる。
この発明は上記の点に鑑みなされたもので、ポリサイド
層上のコンタクトをオーミックにするとともにコンタク
ト抵抗を下げることのできる半導体装置の製造方法を提
供することを目的とする。
層上のコンタクトをオーミックにするとともにコンタク
ト抵抗を下げることのできる半導体装置の製造方法を提
供することを目的とする。
さらにこの発明は、前記ポリサイド層上とともにＰ型拡
散領域およびＮ型拡散領域上にポリシリコン埋込み型で
コンタクトを形成する場合に、大幅に工程の簡略化を図
れる半導体装置の製造方法を提供することを目的とする
。
散領域およびＮ型拡散領域上にポリシリコン埋込み型で
コンタクトを形成する場合に、大幅に工程の簡略化を図
れる半導体装置の製造方法を提供することを目的とする
。
（課題を解決するための手段）
この発明では、半導体基板上にポリサイド層、層間絶縁
膜を形成し、層間絶縁膜に前記ポリサイド層上でコンタ
クトホールを開け、このコンタクトホールをポリシリコ
ンで埋込んだ後、あるいはそのコンタクトホールで前記
ポリサイド層に接続されるポリシリコンあるいはポリサ
イド構造の配線を形成した後、９００℃以上の短時間高
温アニールを行う。
膜を形成し、層間絶縁膜に前記ポリサイド層上でコンタ
クトホールを開け、このコンタクトホールをポリシリコ
ンで埋込んだ後、あるいはそのコンタクトホールで前記
ポリサイド層に接続されるポリシリコンあるいはポリサ
イド構造の配線を形成した後、９００℃以上の短時間高
温アニールを行う。
また、この発明では、前記ポリサイド層上とともに、Ｐ
型拡散領域およびＮ型拡散領域上にポリシリコン埋込み
型でコンタクトを形成する場合に、コンタクトホールを
層間絶縁膜に一度に開け、そのコンタクトホールを一度
にポリシリコンで埋込み、そのポリシリコンに選択イオ
ン注入法により適する不純物を順次注入し、その後前記
９００℃以上の短時間高温アニールによる熱処理を行う
。
型拡散領域およびＮ型拡散領域上にポリシリコン埋込み
型でコンタクトを形成する場合に、コンタクトホールを
層間絶縁膜に一度に開け、そのコンタクトホールを一度
にポリシリコンで埋込み、そのポリシリコンに選択イオ
ン注入法により適する不純物を順次注入し、その後前記
９００℃以上の短時間高温アニールによる熱処理を行う
。
（作 用）
コンタクトホールをポリシリコンで埋込むために、ある
いは、コンタクトホールでポリサイド層と接続をとって
ポリシリコンまたはポリサイド構造の配線を形成するた
めに、コンタクトホールにポリシリコンを成長させた際
、コンタクトホール底部のポリサイド層表面には自然酸
化膜が形成される。しかし、その後、９００℃以上の温
度でアニールを行うと、自然酸化膜が粘性流動を起こし
、破壊される。したがって、ポリサイド層とポリシリコ
ン（埋込みポリシリコン、ポリシリコン配線のポリシリ
コン、ポリサイド構造配線のポリシリコン）が直接接続
されることになり、ポリサイド層上コンタクトはオー５
ツク特性を示すとともにコンタクト抵抗が低くなる。
いは、コンタクトホールでポリサイド層と接続をとって
ポリシリコンまたはポリサイド構造の配線を形成するた
めに、コンタクトホールにポリシリコンを成長させた際
、コンタクトホール底部のポリサイド層表面には自然酸
化膜が形成される。しかし、その後、９００℃以上の温
度でアニールを行うと、自然酸化膜が粘性流動を起こし
、破壊される。したがって、ポリサイド層とポリシリコ
ン（埋込みポリシリコン、ポリシリコン配線のポリシリ
コン、ポリサイド構造配線のポリシリコン）が直接接続
されることになり、ポリサイド層上コンタクトはオー５
ツク特性を示すとともにコンタクト抵抗が低くなる。
また、層間絶縁膜に一度にコンタクトホールを開け、そ
のコンタクトホールを一度にポリシリコンで埋込むよう
にすれば、Ｐ型拡散領域、Ｎ型拡散領域およびポリサイ
ド層上にポリシリコン埋込み型でコンタクトを形成する
方法として大幅に工程が簡略となる。
のコンタクトホールを一度にポリシリコンで埋込むよう
にすれば、Ｐ型拡散領域、Ｎ型拡散領域およびポリサイ
ド層上にポリシリコン埋込み型でコンタクトを形成する
方法として大幅に工程が簡略となる。
（実施例）
以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の第１の実施例を示す工程断面図である。
図はこの発明の第１の実施例を示す工程断面図である。
この第１図の（ａｌに示すように、まずシリコン基板２
１に分離酸化膜２２．Ｐ”拡散領域２３．Ｎ”拡散領域
２４．配線としてのポリサイド層２５を形成する。次に
同図のように基板２１上の全面に層間絶縁膜２６を成長
させ、この層間絶縁膜２６には、前記Ｐ゛拡散領域２３
．Ｎ”拡散領域２４．ポリサイド層２５上の各々におい
て一度にホトリソ・エツチング法でコンタクトホール２
７．２８２９を開ける。
１に分離酸化膜２２．Ｐ”拡散領域２３．Ｎ”拡散領域
２４．配線としてのポリサイド層２５を形成する。次に
同図のように基板２１上の全面に層間絶縁膜２６を成長
させ、この層間絶縁膜２６には、前記Ｐ゛拡散領域２３
．Ｎ”拡散領域２４．ポリサイド層２５上の各々におい
て一度にホトリソ・エツチング法でコンタクトホール２
７．２８２９を開ける。
次に、層間絶縁膜２６上の全面にＬＰＣＶＤ法により第
１図（ｂ）に示すように厚いポリシリコン膜３０を成長
させる。この時、具体的には、成長圧力０．１〜０．５
Ｔｏｒｒ 、成長温度５７０〜６５０℃のシランガスＳ
ｉＨ４の熱分解でポリシリコン膜３０を成長させる。成
長膜厚は、コンタクトホール２７゜２８．２９の開孔と
同程度とし、１βｍの開孔径の場合、ポリシリコン膜３
０も１ハ程度成長させる。
１図（ｂ）に示すように厚いポリシリコン膜３０を成長
させる。この時、具体的には、成長圧力０．１〜０．５
Ｔｏｒｒ 、成長温度５７０〜６５０℃のシランガスＳ
ｉＨ４の熱分解でポリシリコン膜３０を成長させる。成
長膜厚は、コンタクトホール２７゜２８．２９の開孔と
同程度とし、１βｍの開孔径の場合、ポリシリコン膜３
０も１ハ程度成長させる。
これにより、第１図（ｂ）に示すように、コンタクトホ
ール２７２８．２９はポリシリコン膜３０で完全に埋め
られ、かつポリシリコン膜３０の表面は平坦化される。
ール２７２８．２９はポリシリコン膜３０で完全に埋め
られ、かつポリシリコン膜３０の表面は平坦化される。
次に、ドライエツチング法あるいはウェットエツチング
法を用いてポリシリコン膜３０を成長膜厚だけエッチバ
ックする。これにより、第１図ｔｃ）に示すように、ポ
リシリコン膜３０はコンタクトホール２７，２８．２９
内にのみ埋込みポリシリコン３１，３２．３３として残
ることになる。
法を用いてポリシリコン膜３０を成長膜厚だけエッチバ
ックする。これにより、第１図ｔｃ）に示すように、ポ
リシリコン膜３０はコンタクトホール２７，２８．２９
内にのみ埋込みポリシリコン３１，３２．３３として残
ることになる。
次に、第１図（ｄ＋に示すように、Ｐ゛拡散領域２３上
の埋込みポリシリコン３１を覆うようにレジストパター
ン３４（マスク）を形成した上で、Ｎ型不純物例えばリ
ンやヒ素を５Ｘ１０”〜２Ｘ１０１６ｃｍ −”程度、
エネルギー３０〜２００ＫｅＶでイオン注入することに
より、Ｎ＋拡散領域２４およびポリサイド層２５上の埋
込みポリシリコン３２．３３に前記Ｎ型不純物を打込む
。
の埋込みポリシリコン３１を覆うようにレジストパター
ン３４（マスク）を形成した上で、Ｎ型不純物例えばリ
ンやヒ素を５Ｘ１０”〜２Ｘ１０１６ｃｍ −”程度、
エネルギー３０〜２００ＫｅＶでイオン注入することに
より、Ｎ＋拡散領域２４およびポリサイド層２５上の埋
込みポリシリコン３２．３３に前記Ｎ型不純物を打込む
。
次に、第１図ｔｅｌに示すように、Ｎ型拡散領域２４と
ポリサイド層２５上の埋込みポリシリコン３２．３３を
覆うようにレジストパターン３５を形成した上で、Ｐ型
不純物であるポロンやＢＦ２ヲ５ ＸＩＯ”〜２ ＸＩ
Ｏ”ｃｍ−”程度、エネルギー３０ＫｅＶでイオン注入
することにより、Ｐ型拡散領域２３上の埋込みポリシリ
コン３１に前記Ｐ型不純物を打込む。
ポリサイド層２５上の埋込みポリシリコン３２．３３を
覆うようにレジストパターン３５を形成した上で、Ｐ型
不純物であるポロンやＢＦ２ヲ５ ＸＩＯ”〜２ ＸＩ
Ｏ”ｃｍ−”程度、エネルギー３０ＫｅＶでイオン注入
することにより、Ｐ型拡散領域２３上の埋込みポリシリ
コン３１に前記Ｐ型不純物を打込む。
その後、打込んだ不純物を活性化するためにアニールを
行う。この時、高速の高温アニール（ＲＴＡ処理； Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ ａｎｎｅａｌ処理）を用い
て、９００℃以上の温度でアニールを行うと、不純物の
活性化がなされると同時に、前記ポリシリコン膜３０成
長時ポリサイド層２５の表面に成長した自然酸化膜が粘
性流動を起こし、破壊されるため、ポリサイド層２５と
埋込みポリシリコン３３が直接接続されるコンタクトと
なる。
行う。この時、高速の高温アニール（ＲＴＡ処理； Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ ａｎｎｅａｌ処理）を用い
て、９００℃以上の温度でアニールを行うと、不純物の
活性化がなされると同時に、前記ポリシリコン膜３０成
長時ポリサイド層２５の表面に成長した自然酸化膜が粘
性流動を起こし、破壊されるため、ポリサイド層２５と
埋込みポリシリコン３３が直接接続されるコンタクトと
なる。
第２図は、このことを詳細に示す図である。
ＲＴＡ処理を行わない場合は、（δ）図のようにポリサ
イド層２５の表面にはそのダレインに沿って自然酸化膜
３６が戒長し、埋込みポリシリコン３３との間にバリア
として存在する。通常、ポリシリコンの成長温度は５７
０〜６５０℃で、この場合約５０〜１００人の厚さで自
然酸化１）Ｕ３６が成長する。９００℃以上のＲＴＡ処
理を行うと、この自然酸化膜３６は第２図（ｂ）に示す
ごとく粘性流動を起こし、ダレインの谷に移動する。し
たがって、ポリサイド層２５と埋込みポリシリコン３３
は直接に接続されることになる。一方、ＲＴＡ処理の温
度が低温の場合には自然酸化膜が充分な粘性流動を起こ
さないために、第２図（Ｃ１のごとくポリサイド層２５
上に自然酸化膜３６が残る。
イド層２５の表面にはそのダレインに沿って自然酸化膜
３６が戒長し、埋込みポリシリコン３３との間にバリア
として存在する。通常、ポリシリコンの成長温度は５７
０〜６５０℃で、この場合約５０〜１００人の厚さで自
然酸化１）Ｕ３６が成長する。９００℃以上のＲＴＡ処
理を行うと、この自然酸化膜３６は第２図（ｂ）に示す
ごとく粘性流動を起こし、ダレインの谷に移動する。し
たがって、ポリサイド層２５と埋込みポリシリコン３３
は直接に接続されることになる。一方、ＲＴＡ処理の温
度が低温の場合には自然酸化膜が充分な粘性流動を起こ
さないために、第２図（Ｃ１のごとくポリサイド層２５
上に自然酸化膜３６が残る。
第３図は、ＲＴＡ処理温度を変えた場合のコンタクトの
Ｉ−Ｖ特性を示すが、９００℃以上の温度でオーミンク
な特性を示し、自然酸化膜の粘性流動が充分であること
が分る。
Ｉ−Ｖ特性を示すが、９００℃以上の温度でオーミンク
な特性を示し、自然酸化膜の粘性流動が充分であること
が分る。
なお、アニールの時間は１０秒以上あれば良い。
以上のようにしてＲＴＡ処理したら、最後に第１図（ｆ
）に示すようにＡＩ配線３７を各埋込みポリシリコン３
１，３２．３３に接続して層間絶縁膜２６上に形成し、
半導体装置を完成させる。
）に示すようにＡＩ配線３７を各埋込みポリシリコン３
１，３２．３３に接続して層間絶縁膜２６上に形成し、
半導体装置を完成させる。
上記ＲＴＡ処理の効果は、コンタクトホールを埋込まな
いコンタクトに対しても応用できる。第４図はその場合
である、この発明の第２の実施例を示す。シリコン基板
４１に分離酸化膜４２および配線としてのポリサイド層
４３を形成する。次に、基板４１上の全面に層間絶縁膜
４４を形成し、この層間絶縁膜４４にコンタクトホール
４５゜４６を開ける。そして、そのコンタクトホール４
５．４６を通してポリサイド層４３に接続されるように
ポリサイド構造の配線４７およびポリシリコン配線４８
を形成するが、その際のポリシリコン成長時、ポリサイ
ド層４３の表面に自然酸化膜が形成されるから、配線形
成後、９００ ’Ｃ以上のＲＴＡ処理を行う。これによ
り、自然酸化膜が１ 粘性流動を起こし、破壊されるため、ポリサイド層４３
とポリサイド構造配線４７またはポリシリコン配線４８
が直接に接続されるコンタクトとなる。
いコンタクトに対しても応用できる。第４図はその場合
である、この発明の第２の実施例を示す。シリコン基板
４１に分離酸化膜４２および配線としてのポリサイド層
４３を形成する。次に、基板４１上の全面に層間絶縁膜
４４を形成し、この層間絶縁膜４４にコンタクトホール
４５゜４６を開ける。そして、そのコンタクトホール４
５．４６を通してポリサイド層４３に接続されるように
ポリサイド構造の配線４７およびポリシリコン配線４８
を形成するが、その際のポリシリコン成長時、ポリサイ
ド層４３の表面に自然酸化膜が形成されるから、配線形
成後、９００ ’Ｃ以上のＲＴＡ処理を行う。これによ
り、自然酸化膜が１ 粘性流動を起こし、破壊されるため、ポリサイド層４３
とポリサイド構造配線４７またはポリシリコン配線４８
が直接に接続されるコンタクトとなる。
（発明の効果〉
以上詳細に説明したように、この発明の製造方法によれ
ば、コンタクトホールをポリシリコンで埋込んだ後、あ
るいはそのコンタクトホールでポリサイド層に接続され
るポリシリコンあるいはポリサイド構造の配線を形成し
た後、９００℃以上の短時間高温アニールを行ってポリ
サイド層表面の自然酸化膜によるバリアを破壊するよう
にしたので、ポリサイド層上のコンタクトとして、オー
ミックな特性を得ることができるとともに、低いコンタ
クト抵抗を得ることができる。第５図は、ポリサイド層
上コンタクトのＴ−Ｖ特性を示し、■は従来法による特
性、◎はこの発明による特性を示す。これから、この発
明によれば、オーミック特性、低いコンタクト抵抗が得
られていることが分る。
ば、コンタクトホールをポリシリコンで埋込んだ後、あ
るいはそのコンタクトホールでポリサイド層に接続され
るポリシリコンあるいはポリサイド構造の配線を形成し
た後、９００℃以上の短時間高温アニールを行ってポリ
サイド層表面の自然酸化膜によるバリアを破壊するよう
にしたので、ポリサイド層上のコンタクトとして、オー
ミックな特性を得ることができるとともに、低いコンタ
クト抵抗を得ることができる。第５図は、ポリサイド層
上コンタクトのＴ−Ｖ特性を示し、■は従来法による特
性、◎はこの発明による特性を示す。これから、この発
明によれば、オーミック特性、低いコンタクト抵抗が得
られていることが分る。
２
また、この発明の製造方法によれば、前記ポリサイド層
上とともに、Ｐ型拡散領域およびＮ型拡散領域上にポリ
シリコン埋込み型でコンタクトを形成する場合に、コン
タクトホールの開孔と、該コンタクトホールに対するポ
リシリコンの埋込みを一度に行うようにしたので、従来
の方法に比べて大幅に工程を簡略にすることができる。
上とともに、Ｐ型拡散領域およびＮ型拡散領域上にポリ
シリコン埋込み型でコンタクトを形成する場合に、コン
タクトホールの開孔と、該コンタクトホールに対するポ
リシリコンの埋込みを一度に行うようにしたので、従来
の方法に比べて大幅に工程を簡略にすることができる。
第１図はこの発明の半導体装置の製造方法の第１の実施
例を示す工程断面図、第２図はＲＴＡ処理の効果を説明
するための断面図、第３図はＲＴＡ処理温度を変えた場
合のコンタクトの■■特性を示す特性図、第４図はこの
発明の第２の実施例を示す断面図、第５図は本発明の方
法と従来法によるコンタクトのＩ−Ｖ特性を示す特性図
、第６図は従来の製造方法を示す工程断面図である。 ２１・・・シリコン基板、２３・・・Ｐ゛拡散領域、２
４・・・Ｎ“拡散領域、２５・・・ポリサイド層、２６
・・・層間絶縁膜、２７〜２９・・・コンタクトホール
、３０・・・ポリシリコン膜、３１〜３３・・・埋込み
ポリシリコン、４１・・・シリコン基板、４３・・・ポ
リサイド層、４４・・・層間絶縁膜、４５．４６・・・
コンタクトホール、４７・・・ポリサイド構造配線、４
８・・・ポリシリコン配線。
例を示す工程断面図、第２図はＲＴＡ処理の効果を説明
するための断面図、第３図はＲＴＡ処理温度を変えた場
合のコンタクトの■■特性を示す特性図、第４図はこの
発明の第２の実施例を示す断面図、第５図は本発明の方
法と従来法によるコンタクトのＩ−Ｖ特性を示す特性図
、第６図は従来の製造方法を示す工程断面図である。 ２１・・・シリコン基板、２３・・・Ｐ゛拡散領域、２
４・・・Ｎ“拡散領域、２５・・・ポリサイド層、２６
・・・層間絶縁膜、２７〜２９・・・コンタクトホール
、３０・・・ポリシリコン膜、３１〜３３・・・埋込み
ポリシリコン、４１・・・シリコン基板、４３・・・ポ
リサイド層、４４・・・層間絶縁膜、４５．４６・・・
コンタクトホール、４７・・・ポリサイド構造配線、４
８・・・ポリシリコン配線。
Claims (2)
- （１）半導体基板にポリサイド層を形成した後、基板上
の全面を層間絶縁膜で覆い、この層間絶縁膜に前記ポリ
サイド層上でコンタクトホールを開ける工程と、 そのコンタクトホールをポリシリコンで埋込んだ後、あ
るいはそのコンタクトホールで前記ポリサイド層に接続
されるポリシリコンあるいはポリサイド構造の配線を形
成した後、９００℃以上の短時間高温アニールを行う工
程とを具備してなる半導体装置の製造方法。 - （２）半導体基板にＰ型拡散領域、Ｎ型拡散領域および
ポリサイド層を形成した後、基板上の全面に層間絶縁膜
を形成し、この層間絶縁膜に、前記Ｐ型拡散領域、Ｎ型
拡散領域、ポリサイド層上の各々で一度にコンタクトホ
ールを開ける工程と、その後、ポリシリコンの堆積とエ
ッチバックにより、前記複数のコンタクトホールをポリ
シリコンで一度に埋込む工程と、 その後、各コンタクトホール内のポリシリコンへ、選択
イオン注入により、適した導電型の不純物を順次注入す
る工程と、 その後、９００℃以上の短時間高温アニールにより熱処
理を行う工程とを具備してなる半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069679A JP2954263B2 (ja) | 1990-03-22 | 1990-03-22 | 半導体装置の製造方法 |
| US07/671,525 US5194404A (en) | 1990-03-22 | 1991-03-19 | Method of manufacturing a contact structure for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069679A JP2954263B2 (ja) | 1990-03-22 | 1990-03-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03272142A true JPH03272142A (ja) | 1991-12-03 |
| JP2954263B2 JP2954263B2 (ja) | 1999-09-27 |
Family
ID=13409789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2069679A Expired - Fee Related JP2954263B2 (ja) | 1990-03-22 | 1990-03-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5194404A (ja) |
| JP (1) | JP2954263B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429486B1 (en) | 1998-11-20 | 2002-08-06 | Nec Corporation | Semiconductor support substrate potential fixing structure for SOI semiconductor device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232874A (en) * | 1992-06-22 | 1993-08-03 | Micron Technology, Inc. | Method for producing a semiconductor wafer having shallow and deep buried contacts |
| KR0161379B1 (ko) * | 1994-12-23 | 1999-02-01 | 윤종용 | 반도체 소자의 다층배선 및 그 제조방법 |
| JPH08306783A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 半導体装置のコンタクト形成方法 |
| EP0785574A3 (en) * | 1996-01-16 | 1998-07-29 | Applied Materials, Inc. | Method of forming tungsten-silicide |
| US5899735A (en) * | 1997-09-19 | 1999-05-04 | Vanguard International Semiconductor Corporation | Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits |
| JP4070919B2 (ja) * | 1999-01-22 | 2008-04-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6001717A (en) * | 1999-02-12 | 1999-12-14 | Vanguard International Semiconductor Corporation | Method of making local interconnections for dynamic random access memory (DRAM) circuits with reduced contact resistance and reduced mask set |
| JP2002324861A (ja) * | 2001-04-24 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003243531A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4816425A (en) * | 1981-11-19 | 1989-03-28 | Texas Instruments Incorporated | Polycide process for integrated circuits |
| JPS60253221A (ja) * | 1984-05-30 | 1985-12-13 | Pioneer Electronic Corp | シリサイド電極の形成方法 |
| US4897368A (en) * | 1987-05-21 | 1990-01-30 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a polycidegate employing nitrogen/oxygen implantation |
| JPH0750696B2 (ja) * | 1987-12-14 | 1995-05-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
-
1990
- 1990-03-22 JP JP2069679A patent/JP2954263B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-19 US US07/671,525 patent/US5194404A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429486B1 (en) | 1998-11-20 | 2002-08-06 | Nec Corporation | Semiconductor support substrate potential fixing structure for SOI semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2954263B2 (ja) | 1999-09-27 |
| US5194404A (en) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465122A (ja) | 半導体装置の製造方法 | |
| JPH03272142A (ja) | 半導体装置の製造方法 | |
| US5681778A (en) | Semiconductor processing method of forming a buried contact and conductive line | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| JPH0467671A (ja) | 半導体装置の製造方法 | |
| JP3712616B2 (ja) | 部分的に半導体基板中に延在する配線をもつ半導体素子の製造方法 | |
| JPH06112149A (ja) | 半導体装置の製造方法 | |
| EP0994511A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JP3159154B2 (ja) | 半導体装置の製造方法 | |
| JPH0527975B2 (ja) | ||
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JP3316411B2 (ja) | 半導体集積回路装置 | |
| JPH0395965A (ja) | 相補型薄膜トランジスタ | |
| JPH05129228A (ja) | 半導体装置の製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JPS61224437A (ja) | 半導体装置およびその製造方法 | |
| JPH08116052A (ja) | 半導体装置の製造方法 | |
| JPS639381B2 (ja) | ||
| JPH04196121A (ja) | 半導体装置の製造方法 | |
| JPS63155663A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |