JPS60253221A - シリサイド電極の形成方法 - Google Patents

シリサイド電極の形成方法

Info

Publication number
JPS60253221A
JPS60253221A JP10990484A JP10990484A JPS60253221A JP S60253221 A JPS60253221 A JP S60253221A JP 10990484 A JP10990484 A JP 10990484A JP 10990484 A JP10990484 A JP 10990484A JP S60253221 A JPS60253221 A JP S60253221A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicide
silicon layer
oxygen
silicide electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10990484A
Other languages
English (en)
Inventor
Masakazu Furukawa
古川　雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP10990484A priority Critical patent/JPS60253221A/ja
Publication of JPS60253221A publication Critical patent/JPS60253221A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はＶＬＳＩ製造工程などで行なわれているシリサ
イド電極の形成方法に関し、特にシリサイド電極の抵抗
値を低減するようにした電極の形成方法に関するもので
ある。
（従来技術） 半導体素子の微細化に伴ない、ＭＯＳＦＥＴにおける多
結晶シリコンゲート電極部や、バイポーラトランジスタ
においてエミッタ領域の引出し電極抵抗が増大している
。この抵抗飴の増大により、スイッチング特性などの半
導体素子に必要な緒特性が期待したほど向上しないとい
う現象が起きている。
そこで、微細素子の特性改善のために、高濃疫の不純物
を含んでいる多結晶シリコン上に、低抵抗のシリサイド
（タングステン、モリブデンなどの金属とシリコンとの
化合物）をマグネトロン・スパッタ法もしくは減圧ＣＶ
Ｄ法によって堆積させ、その後電気炉内の窒素雰囲気中
で熱処理を行なうことにより、多結晶シリコンとシリサ
イドとでオーミックコンタクトを１がる方法が用いられ
ている。
（従来技術の問題点） しかしながら、かかる従来の形成方法では、多結晶シリ
コン上に堆積したシリサイドを、通常の電気炉内で熱処
理しているので、シリサイドと多結晶シリコンとの境界
面にシリコン酸化１１１ＳｉＯ２が形成されてしまい、
コンタクト特性が大幅に劣化している。
つまり、これらの多結晶シリコンおよびシリサイドを含
むシリコン基板を窒素雰囲気中の電気炉内へ挿入するに
際して、このとぎ基板の周囲に存在する酸素が徐々に窒
素に置換されるが、置換が終了する以前に、高温がシリ
コン基板に加わり、シリサイドおよび多結晶シリコンが
酸化されてしまう。
更に、炉の雰囲気を完全に置換することは、実際には困
難であり、酸素が炉内に残ることになる。
この残留酸素と、シリサイド１ｆｔ　ｆｉ時にターゲッ
ト中からシリサイド膜中に取り込まれた酸素とが熱処理
により、多結晶シリコン表面を更に酸化する。
これは、シリサイドが柱状結晶もしくは多結晶であり、
結晶粒界を酸素が通りやすいという特性に起因している
。
（目的） 本発明は以上の問題点に鑑み成されたもので、シリサイ
ドと多結晶シリコンとの良好なコンタク］〜特性を得る
ために酸化を防止するようにしたシリサイド電極の形成
方法を提供するものである。
（実施例） 以下、本発明の実施例について説明する。第１図（ａ　
）乃至（Ｃ）は工程順の断面図であり、まずシリコン基
板１上にＣＶＤ法により多結晶シリコン２を成長させる
（第１図（ａ））。この多結晶シリコン２の厚さは例え
ば２０００人である。
次に多結晶シリコン２の表面にマグネトロンスパッタ法
や減圧ＣＶＤ法によってシリサイド３を堆積させる（第
１図（ｈ））。このシリサイド３の厚さは例えば３００
０人である。そして、多結晶シリコン２およびシリサイ
ド３を表面に堆積したシリコン基板１を窒素雰囲気中で
急速加熱して熱処理を行ない、シリサイド３を低抵抗に
するとともに、（の下地である多結晶シリコン２との境
界に低抵抗のオーミックコンタクトを１ｑる（第１図（
Ｃ））。
この第１図（Ｃ）において使用される熱処理装置は、第
２図に示すような輻射熱を利用したものである。図にお
いて、石英容器２０内には石英支持台２１に上記のシリ
コン基板１が載置されてお３− リ、石英容器２０の外周には光源である複数個のハロゲ
ンランプ２２が配設され、更にその外周にはミラー２３
が設けられている。
この装置を用いて、第１図（Ｃ）に示す熱処理工程を行
なうには、まずシリコン基板１を石英支持台２１に載置
して支持し、石英容器２０に装填する。このとぎ容器２
０内には、窒素を流して酸素を窒素に置換するとともに
真空に引くことにより石英品容器２０内の酸素と、シリ
サイド結晶粒界にある酸素とを取り除ぎ、酸素の存在し
ない雰囲気中で熱処理できる環境を作る。そして、ハロ
ゲンランプ２２を照射させ、一部をミラー２３に反則さ
せて、この輻射熱により数秒から数１０秒の短時間の熱
処理を行なう。これによって、シリサイド膜３の内部に
残留している酸素との反応時間を短くすることができ、
多結晶シリコン２の表面の酸化を制御することができる
。
なお、上記した実施例において、熱処理装置ではハロゲ
ンランプを用いたが急速加熱を行なえるものであれば他
の光源でもよい。また、シリサイ４− ド下層の多結晶シリコン中に高濃度不純物を導入しても
よい。
（効果） 以上述べた。ように、本発明のシリサイド電極の形成方
法によれば、従来電気炉により数１０分以上必要とした
熱処理を短時間で急速加熱したので、酸化を押えること
ができ、多結晶シリコンと良好なコンタクトを得ること
ができる。
【図面の簡単な説明】
第１図（ａ　）乃至（Ｃ）は本発明の係る電極形成方法
を工程順に示す断面図、第２図は本発明に使用される熱
処理装置の実施例を示す図である。 １・・・・・・・・・シリコン基板 ２・・・・・・・・・多結晶シリコン ３・・・・・・・・・シリサイド ２０・・・・・・石英容器 ２１・・・・・・石英支持台 ２２・・・・・・ハロゲンランプ ２３・・・・・・ミラー 第１図 １１１ 第２図 ３ 手続補正書輸発） 昭和５９年　９月２９日 特許庁長官　志賀　学　殿 ２、発明の名称 シリサイド電極の形成方法 ３、補正をする者 事件との関係　特許出願人 住所　〒１５３　東京都目黒区目黒１丁目４番１号名称
（５０１）ノ＜イオニア株式会社 明細書の１発明の詳細な説明」の欄 ５、補正の内容 別紙のとおり。 別紙 １、明細書１ペ一ジ１５行 「抵抗値」と１を」との間に下記の文を挿入しま、及び
多結晶シリコンとシリサイドとのコンタクト抵抗値」 以上

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン上にシリサイドを堆積し、これを真空中
    で急速加熱することにより、前記シリサイドの抵抗値を
    低減させると共に、前記多結晶シリコンとシリサイドと
    の間に抵抗値の低いコンタクト抵抗を得るようにしたこ
    とを特徴とするシリサイド電極の形成方法。
JP10990484A 1984-05-30 1984-05-30 シリサイド電極の形成方法 Pending JPS60253221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10990484A JPS60253221A (ja) 1984-05-30 1984-05-30 シリサイド電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10990484A JPS60253221A (ja) 1984-05-30 1984-05-30 シリサイド電極の形成方法

Publications (1)

Publication Number Publication Date
JPS60253221A true JPS60253221A (ja) 1985-12-13

Family

ID=14522100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10990484A Pending JPS60253221A (ja) 1984-05-30 1984-05-30 シリサイド電極の形成方法

Country Status (1)

Country Link
JP (1) JPS60253221A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194404A (en) * 1990-03-22 1993-03-16 Oki Electric Industry Co. Ltd. Method of manufacturing a contact structure for a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194404A (en) * 1990-03-22 1993-03-16 Oki Electric Industry Co. Ltd. Method of manufacturing a contact structure for a semiconductor device

Similar Documents

Publication Publication Date Title
JP3499327B2 (ja) 表示装置の作製方法
CN1708832B (zh) 使用覆盖层的无定形材料相变方法
CN101241835B (zh) 贴合晶片的制造方法
JPH10107018A (ja) 半導体ウェーハの熱処理装置
JPS6142145A (ja) ウエハ処理法
JPS6142146A (ja) ウエハ処理法
JPS60253221A (ja) シリサイド電極の形成方法
JP2751223B2 (ja) 半導体装置およびその製造方法
JP2001093853A (ja) 半導体装置および半導体装置の製造方法
JPS61231714A (ja) 薄膜トランジスタの製造方法
JPS60253220A (ja) シリサイド電極の形成方法
JPS61187233A (ja) 半導体装置の電極形成方法
JP2000124220A (ja) 半導体装置の製造方法
JP3089669B2 (ja) 半導体装置の製造方法
JPS61135128A (ja) 半導体装置の製造方法
JP2001203209A (ja) エピタキシャル層を有する半導体ウェハの製造方法
JPH0353530A (ja) 半導体装置の製造方法
JPS6244847B2 (ja)
JPH0254926A (ja) 半導体装置の製造方法
JPH088205A (ja) 半導体素子の製造方法
JPS6242524A (ja) 半導体装置の製造方法
JPH03129737A (ja) 半導体装置の製造方法
KR100278227B1 (ko) 반도체 소자의 웨이퍼상에 실리사이드막을 형성하는 방법
JPS61150325A (ja) 半導体装置の製造方法
JPS61203652A (ja) 半導体装置の製造方法