JPS61187233A - 半導体装置の電極形成方法 - Google Patents

半導体装置の電極形成方法

Info

Publication number
JPS61187233A
JPS61187233A JP2790885A JP2790885A JPS61187233A JP S61187233 A JPS61187233 A JP S61187233A JP 2790885 A JP2790885 A JP 2790885A JP 2790885 A JP2790885 A JP 2790885A JP S61187233 A JPS61187233 A JP S61187233A
Authority
JP
Japan
Prior art keywords
melting point
silicon substrate
point metal
high melting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2790885A
Other languages
English (en)
Inventor
Masakazu Furukawa
古川 雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2790885A priority Critical patent/JPS61187233A/ja
Publication of JPS61187233A publication Critical patent/JPS61187233A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は半導体装置の電極形成方法に関し、特に電極形
成材料としてMOlW等の高融点金属による電極形成方
法に関する。
背景技術 LSI製造における素子の微細化に伴いMOSトランジ
スタのソース、ドレインや、バイポーラトランジスタの
エミッタ、ベースの接合は浅くなって来ている。そのた
めに単結晶シリコンの表面に形成された拡散層例えばA
S、B等の不純物をイオン注入した高濃度層のシート抵
抗は接合深さの減少に伴い増大している。このシート抵
抗増大ために素子特性が期待した程向上しないというこ
とが起きている。
かかる素子特性改善のために、現在のV L S I電
極配線技術における電極材料は、0.2μm以下の接合
深さを有するVLS rに使用される高融点金属シリサ
イド(MoSi2又はW S 12 )より低い抵抗値
を有する高融点金属(Mo又はW)が使用されつつある
Mo又はW等の高融点金属電極膜は、不純物高濃度拡散
層を有した単結晶シリコン上にマグネトロンスパッタ方
法、電子ビーム蒸着方法又は減圧CVD方法によって堆
積される。その後に、電気炉内の窒素雰囲気中で熱処理
すなわちアニールすることによって高濃度拡散層と高融
点金属電極膜とのオーミックコンタクトを得る方法が取
られている。
しかしながら、単結晶シリコン上の高融点金属電極膜を
通常の電気炉内で熱処理を行うと高融点金属電極膜と単
結晶シリコン基板との境界面にシリコンの酸化膜が形成
され、オーミックコンタクト抵抗値が高くなる等の素子
特性が大幅に劣化する現象が起きる。
単結晶シリコン基板上に堆積された高融点金属膜は比抵
抗値を下げるため電気炉内でアニールされる。この場合
に電気炉内への挿入に際して窒素に置換されるが、置換
が終了する前に高温が加わり基板のシリコン表面が酸化
される。更に、ターゲットや装置内から発生する酸素が
堆積時に高融点金属膜中に取込まれ、熱処理によりシリ
コン表面を酸化させシリコン酸化膜を形成する。この酸
化は、堆積された高融点金属が柱状結晶又は多結晶であ
るために結晶粒界中を酸素が通り易いということに起因
している。
単結晶シリコンと高融点金属とのを良好なオーミックコ
ンタクト特性を得るには、シリコン表面での酸化を防止
することが必要である。
発明の概要 本発明の目的は、半導体装置内において、良好なオーミ
ックコンタクト特性を有する高融点金属による電極を形
成する方法を提供することである。
本発明の高融点金属による電極形成方法は、単結晶シリ
コン基板上に堆積された高融点金属を真空雰囲気でハロ
ゲンランプ等の赤外線照射(近赤外線で波長0.4〜4
.0μm)により急速加熱を行うことを特徴とする。
実  施  例 以下に本発明による方法を添附図面を参照しつつ説明す
る。
第1図(a>ないしくd)にはコンタクトが取られる下
地高濃度N 層(もしくはP 層)形成からコンタクト
形成アニール工程までの一例が概略断面図にて示されて
いる。先ず、第1図(a)に示す如く、電極を形成せし
めるために穿孔せしめたレジスト層1を担持したシリコ
ン基板2にイオン打込み法によりAs  (もしくはB
 )等の不純物イオンを注入してイオン打込み工程を行
う。
次に、第1図(b)に示す如く、シリコン基板2の不純
物高濃度層3の活性化、結晶性の回復及び物性の安定化
のためにハロゲンランプ真空照射熱処理装置内で急速焼
鈍する第17二−ル■程を行う。次に、第1図(C)に
示すスパッタリング工程にてMO又はWの高融点金属電
極層4をシリコン基板2の不純物高濃度層3に積層する
。高融点金属電極層4のシリコン基板2上への堆積は、
通常、マグネトロンスパッタ方法、電子ビーム蒸着方法
若しくは減圧CVD方法等によって行われる。
最後に、第1図(d)に示す第27二−ルエ程にてMO
又はWの高融点金属電極層4を有したシリコン基板2を
ハロゲンランプ真空照射熱処理装置内で不活性ガスにて
内部気体とを置換後、真空雰囲気にしてハロゲンランプ
ににる波長的0.4〜4.0μm程度の赤外線を照射し
て急速焼鈍して高融点金属電極を形成する。
第1及び第27ニールエ程でハロゲン−光により短時間
アニールを行う故にシリコン基板中の不純物高濃度層の
再拡散を従来の電気炉による場合より押えることができ
る。
第1図(a)において高融点金属膜を堆積するW」にN
 層(もしくはP 層)を形成していたが、高融点金属
電極膜堆積後、不純物の注入を行い、その後のアニール
工程でN+層とコンタクトの形成を同時に行っても良い
第2図に本発明の中心となるアニール工程を処理するハ
ロゲンランプ真空照射熱処理装置の一例を概略断面図に
て示しである。本例では、中空石英容器5内の支持台6
上にシリコン基板であるシリコンウェハ7を固定して、
ウェハ7の上下からハロゲンランプ8等の赤外線光を鏡
って反射させて直接的間接的に照射することによって熱
処理工程(アニール)を実行する。この場合、該真空照
射熱処理装置の石英容器5内では窒素(アルゴン、ヘリ
ウム)に置換を行いながら真空ポンプ10で真空に引く
ことによって処理装置内の酸素と結晶粒界にある酸素と
を取除き、酸素の存在しない雰囲気中で熱処理を行いM
O,W等の高融点金属の電極が形成される。
このようにして、通常の電気炉では数十分収−ヒかける
アニールをさらに短い数秒から数十秒の時間で熱処理す
ることによって、高融点金属膜中に取り残されている酸
素とシリコンとの反応時間を短くして単結晶シリコン表
面の酸化を押さえる。
ここで赤外線光源としてハロゲンランプを例として挙げ
ているが、急速加熱を行えれば特に拘らなくともよく例
えばカーボンヒータの黒体輻射による赤外線でもよい。
また下地の単結晶シリコン中に不純物高濃度層を形成す
る方法に関しては限定しない。
発明の効果 以上の如く、本発明によれば、熱処理工程において、ハ
ロゲンランプ等の赤外線光を照射することによって急速
なアニールを実行し、かつ熱処理装置内では窒素、アル
ゴン、ヘリウム等の不活性ガスに置換を行いながら真空
に引くことによって、熱処理装置内の酸素と高融点金属
の結晶粒界にある酸素とを取除いて酸素の存在しない雰
囲気中で熱処理が行えるので、数秒から数十秒の短い時
間の熱処理が可能になりかつ金属膜中に取り残されてい
る酸素とシリコンとの反応時間が短くすることが出来、
単結晶シリコン表面の酸化を押さえることが可能になる
従って、本発明によるとLSIに使用される高融点金属
電極の単結晶シリコン表面に形成される浅い高濃度層へ
のオーミックコンタクト抵抗値と該高融点金属の比抵抗
値とが低減され、LSIの素子特性を改善することが出
来る。
【図面の簡単な説明】
第1図(a)ないしくd)はコンタクト形成までの電極
形成工程を示す概略断面図であり、第2図はハロゲンラ
ンプ真空照射熱処理装置の概略断面図である。 主要部分の符号の説明 1・・・・・・フォトレジスト層 2・・・・・・シリコン基板 3・・・・・・不純物高濃度層 4・・・・・・高融点金属層 5・・・・・・石英容器 6・・・・・・支持台 7・・・・・・シリコンウェハ(シリコン基板)8・・
・・・・ハロゲンランプ 9・・・・・・鏡 10・・・・・・真空ポンプ

Claims (1)

    【特許請求の範囲】
  1.  単結晶シリコン基板上に堆積された高融点金属を真空
    雰囲気で赤外線照射により急速加熱を行うことを特徴と
    する半導体装置の電極形成方法。
JP2790885A 1985-02-14 1985-02-14 半導体装置の電極形成方法 Pending JPS61187233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2790885A JPS61187233A (ja) 1985-02-14 1985-02-14 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2790885A JPS61187233A (ja) 1985-02-14 1985-02-14 半導体装置の電極形成方法

Publications (1)

Publication Number Publication Date
JPS61187233A true JPS61187233A (ja) 1986-08-20

Family

ID=12233980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2790885A Pending JPS61187233A (ja) 1985-02-14 1985-02-14 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JPS61187233A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020061589A (ja) * 2015-08-26 2020-04-16 株式会社Screenホールディングス 熱処理方法および熱処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027129A (ja) * 1983-07-25 1985-02-12 Mitsubishi Electric Corp 金属性膜配線のアニ−ル方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027129A (ja) * 1983-07-25 1985-02-12 Mitsubishi Electric Corp 金属性膜配線のアニ−ル方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020061589A (ja) * 2015-08-26 2020-04-16 株式会社Screenホールディングス 熱処理方法および熱処理装置
JP2021177571A (ja) * 2015-08-26 2021-11-11 株式会社Screenホールディングス 熱処理方法および熱処理装置

Similar Documents

Publication Publication Date Title
JPS6338859B2 (ja)
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH0722121B2 (ja) 半導体の製造方法
JPS61187233A (ja) 半導体装置の電極形成方法
JPS62104021A (ja) シリコン半導体層の形成方法
JPS6139731B2 (ja)
JPH02119122A (ja) 低抵抗多結晶半導体薄膜の製造方法
JP2872425B2 (ja) 半導体デバイスの形成方法
JPH1074922A (ja) Soi基板の製造方法
JP2001135591A (ja) 半導体素子の製造方法
JPH05251378A (ja) 半導体装置の製造方法
CN117316764B (zh) 一种半导体硅晶片处理方法
JPH0677250A (ja) 薄膜トランジスタの製造方法
JPS63119527A (ja) 半導体装置の製造方法
JPS60253221A (ja) シリサイド電極の形成方法
JPH08279475A (ja) 化合物半導体における能動層の形成方法
JPS63211759A (ja) 半導体装置の製造方法
JPH1187258A (ja) 半導体装置の製造方法
JPH04293241A (ja) 半導体基板の製造方法
JPH02185037A (ja) 短時間熱処理装置
JPS60253220A (ja) シリサイド電極の形成方法
JPS59110114A (ja) 半導体装置の製造方法
JPH02114521A (ja) バイポーラ半導体装置の製造方法
JP2000058475A (ja) 半導体装置の製造方法
JPS5821423B2 (ja) 半導体装置の処理方法