JPH03245565A - インテリジェントパワー半導体装置の製造方法 - Google Patents
インテリジェントパワー半導体装置の製造方法Info
- Publication number
- JPH03245565A JPH03245565A JP2042859A JP4285990A JPH03245565A JP H03245565 A JPH03245565 A JP H03245565A JP 2042859 A JP2042859 A JP 2042859A JP 4285990 A JP4285990 A JP 4285990A JP H03245565 A JPH03245565 A JP H03245565A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- forming
- small signal
- region
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 239000006185 dispersion Substances 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、インテリジェントパワー半導体装置の製造方
法に間し、特に電力用トランジスタと小信号用トランジ
スタを共通の半導体基板上に併せ形成した半導体装置に
於いて、各トランジスタのしきい値電圧をばらつきを生
じさせることなく適確に設定しかつ電力用トランジスタ
と小信号用トランジスタのゲート絶縁膜の厚さを個別に
制御することが可能な製造技術に間する。
法に間し、特に電力用トランジスタと小信号用トランジ
スタを共通の半導体基板上に併せ形成した半導体装置に
於いて、各トランジスタのしきい値電圧をばらつきを生
じさせることなく適確に設定しかつ電力用トランジスタ
と小信号用トランジスタのゲート絶縁膜の厚さを個別に
制御することが可能な製造技術に間する。
(従来の技術)
最近、共通の半導体基板上に電力用トランジスタおよび
論理回路用等の小信号用トランジスタを併せ形成したイ
ンテリジェントパワー半導体装置が実用化されている。
論理回路用等の小信号用トランジスタを併せ形成したイ
ンテリジェントパワー半導体装置が実用化されている。
このようなインテリジェントパワー半導体装置に於いて
は、電力用トランジスタおよび小信号用トランジスタの
各々が各トランジスタの動作に最も適した品質および性
能などを有することか要求される。例えば、小信号用ト
ランジスタのしきい値電圧は例えば論理回路を構成する
のに最も適した値で^る必要がありかつその値のばらつ
きの少ないことが必要である。
は、電力用トランジスタおよび小信号用トランジスタの
各々が各トランジスタの動作に最も適した品質および性
能などを有することか要求される。例えば、小信号用ト
ランジスタのしきい値電圧は例えば論理回路を構成する
のに最も適した値で^る必要がありかつその値のばらつ
きの少ないことが必要である。
従来、インテリジェントパワー半導体装lの製造プロセ
スは、小信号用トランジスタがCMOS構成となってお
りかつ電力用トランジスタがLDMO3(横方向拡散M
O3)構造を有するものとすれば、例えば次のような工
程によって行われていた。
スは、小信号用トランジスタがCMOS構成となってお
りかつ電力用トランジスタがLDMO3(横方向拡散M
O3)構造を有するものとすれば、例えば次のような工
程によって行われていた。
(1)例えばP型の半導体基板上にN型のエピタキシャ
ル層を形成する。
ル層を形成する。
<2>CMOSロジックを構成するなめP型ウェルを形
成する。
成する。
(3)電力用トランジスタおよび小信号用トランジスタ
双方のゲート酸化膜を形成する。
双方のゲート酸化膜を形成する。
(4)CMOS)ランジスタの各チャネル部にしきい値
電圧V1Hを調節するための不純物の注入を行う。
電圧V1Hを調節するための不純物の注入を行う。
(5)前記ゲート酸化膜上に多結晶シリコンのゲートを
フォトエツチングによって形成する。
フォトエツチングによって形成する。
(6)を力用トランジスタのチャネル領域を形成するた
め例えばP型のタブ領域またはPHVji域を例えば拡
散によって形成する。
め例えばP型のタブ領域またはPHVji域を例えば拡
散によって形成する。
(7〉各トランジスタのソース領域およびドしイン領域
を形成する。
を形成する。
(8)層間絶縁膜、金属配線および不活性化処理等を行
う。
う。
(発明が解決しようとする課肪)
ところが、上述のような製造方法に於いては、CMO3
型小信最小信号用トランジスタい値電圧を調整するため
チャネルに不純物の注入を行うプロセス(4)の後に電
力用トランジスタのPHV領域を形成するための高温拡
散を行うため、小信号用トランジスタのしきい値電圧、
特にボロンなどを注入して先に調整したPチャネルのト
ランジスタのしきい値電圧が後のプロセスの影響を受け
て変動するという不都合があった。
型小信最小信号用トランジスタい値電圧を調整するため
チャネルに不純物の注入を行うプロセス(4)の後に電
力用トランジスタのPHV領域を形成するための高温拡
散を行うため、小信号用トランジスタのしきい値電圧、
特にボロンなどを注入して先に調整したPチャネルのト
ランジスタのしきい値電圧が後のプロセスの影響を受け
て変動するという不都合があった。
このような不都合を除去するため、例えば先に述べたプ
ロセスに於いてゲート用酸化膜を形成した後、電力用ト
ランジスタのPHV領域を形成し、さらにその後にMO
Sトランジスタのしきい値電圧の調整を行うためチャネ
ル注入を行うことか考えられる。
ロセスに於いてゲート用酸化膜を形成した後、電力用ト
ランジスタのPHV領域を形成し、さらにその後にMO
Sトランジスタのしきい値電圧の調整を行うためチャネ
ル注入を行うことか考えられる。
しかしながら、この方法では多結晶シリコンなどのゲー
ト電極を形成した後にこのゲート電極を通してイオン打
ち込みを行いしきい値電圧の調節を行う必要がある。こ
のため、この方法ではゲート電極を構成する多結晶シリ
コン層の厚みがばらつくとチャネルに注入される不純物
の分布の深さが変動しその結果しきい値電圧がばらつく
という不都合かあった。
ト電極を形成した後にこのゲート電極を通してイオン打
ち込みを行いしきい値電圧の調節を行う必要がある。こ
のため、この方法ではゲート電極を構成する多結晶シリ
コン層の厚みがばらつくとチャネルに注入される不純物
の分布の深さが変動しその結果しきい値電圧がばらつく
という不都合かあった。
さらに、これらの方法に於いては電力用トランジスタお
よび小信号用トランジスタのゲート絶縁膜を一度に形成
するから、ゲート絶縁膜の厚さを各トランジスタの特性
に合わせて最適なものに調整することができないという
不都合もあった。
よび小信号用トランジスタのゲート絶縁膜を一度に形成
するから、ゲート絶縁膜の厚さを各トランジスタの特性
に合わせて最適なものに調整することができないという
不都合もあった。
本発明の目的は、前述の従来例の製造方法に於ける問題
点に鑑み、共通の基板上に電力用トランジスタおよび小
信号用トランジスタを併せ形成したインテリジェントパ
ワー半導体装置の製造方法に於いて、各トランジスタの
しきい値電圧が他の工程の影響を受けて変動することを
防止するとともに該しきい値のばらつきを抑制すること
にある。
点に鑑み、共通の基板上に電力用トランジスタおよび小
信号用トランジスタを併せ形成したインテリジェントパ
ワー半導体装置の製造方法に於いて、各トランジスタの
しきい値電圧が他の工程の影響を受けて変動することを
防止するとともに該しきい値のばらつきを抑制すること
にある。
本発明の他の目的は、前記インテリジェントパワー半導
体装置の製造方法に於いて、電力用トランジスタおよび
小信号用トランジスタのそれぞれに最も適した厚みのゲ
ート絶縁膜を各々個別に制御形成できるようにすること
にある。
体装置の製造方法に於いて、電力用トランジスタおよび
小信号用トランジスタのそれぞれに最も適した厚みのゲ
ート絶縁膜を各々個別に制御形成できるようにすること
にある。
(課題を解決するための手段)
本発明に係わるインテリジェントパワー半導体装置の製
造方法は、半導体基板上に素子形成用領域を形成する工
程、電力用トランジスタのためのゲート絶縁膜を形成す
る工程、前記ゲート絶縁膜上に電力用トランジスタのた
めのゲート電極用導電層を形成する工程、電力用トラン
ジスタのタブ領域を形成する工程、小信号用トランジス
タのためのゲート絶縁膜を形成する工程、前記小信号用
トランジスタのチャネル領域にしきい値電圧を調整する
ための不純物を導入する工程、前記小信号用トランジス
タのためのゲート電極用導電層を形成する工程、そして
前記各トランジスタのためのソース電極およびドレイン
電極を形成する工程を順次行うことを特徴とする。
造方法は、半導体基板上に素子形成用領域を形成する工
程、電力用トランジスタのためのゲート絶縁膜を形成す
る工程、前記ゲート絶縁膜上に電力用トランジスタのた
めのゲート電極用導電層を形成する工程、電力用トラン
ジスタのタブ領域を形成する工程、小信号用トランジス
タのためのゲート絶縁膜を形成する工程、前記小信号用
トランジスタのチャネル領域にしきい値電圧を調整する
ための不純物を導入する工程、前記小信号用トランジス
タのためのゲート電極用導電層を形成する工程、そして
前記各トランジスタのためのソース電極およびドレイン
電極を形成する工程を順次行うことを特徴とする。
また、前記素子形成用fji域を形成する工程は、例え
ば、第1の導電型の半導体基板上に第2の導電型のエピ
タキシャル層を形成する工程と、前記電力用トランジス
タを形成する領域および前記小信号用トランジスタを形
成する領域の間を分離するための第1の導電型のアイソ
レーション領域をエピタキシャル層に形成する工程と、
前記小信号用トランジスタのための第1の導電型のウェ
ル領域を形成する工程とを備えることができる。
ば、第1の導電型の半導体基板上に第2の導電型のエピ
タキシャル層を形成する工程と、前記電力用トランジス
タを形成する領域および前記小信号用トランジスタを形
成する領域の間を分離するための第1の導電型のアイソ
レーション領域をエピタキシャル層に形成する工程と、
前記小信号用トランジスタのための第1の導電型のウェ
ル領域を形成する工程とを備えることができる。
(作用)
上述の製造方法に於いては、電力用トランジスタのタブ
領域を形成した後に前記小信号用トランジスタのチャネ
ル領域にしきい値電圧を調整するための不純物を導入す
る工程が続くから、電力用トランジスタのタブ領域を形
成する工程によって小信号用トランジスタのしきい値電
圧が影響を受けることがなくなる。また、小信号用トラ
ンジスタのチャネル領域にしきい値電圧を調整するため
ジ)不純物を導入する工程の後にこの小信号用トランジ
スタのためのゲート$極用導電層を形成する工程が行わ
れるから、しきい値電圧の調整のためのチャネル注入の
際にゲート電極用導電層を介して注入を行う必要がなく
なり、したが−って、しきい1i!電圧かゲート電極用
導電層の厚みその他によってばらつくことかなくなる。
領域を形成した後に前記小信号用トランジスタのチャネ
ル領域にしきい値電圧を調整するための不純物を導入す
る工程が続くから、電力用トランジスタのタブ領域を形
成する工程によって小信号用トランジスタのしきい値電
圧が影響を受けることがなくなる。また、小信号用トラ
ンジスタのチャネル領域にしきい値電圧を調整するため
ジ)不純物を導入する工程の後にこの小信号用トランジ
スタのためのゲート$極用導電層を形成する工程が行わ
れるから、しきい値電圧の調整のためのチャネル注入の
際にゲート電極用導電層を介して注入を行う必要がなく
なり、したが−って、しきい1i!電圧かゲート電極用
導電層の厚みその他によってばらつくことかなくなる。
さらに、電力用トランジスタのゲート絶縁膜を形成する
工程と小信号用トランジスタのためのゲート絶縁膜を形
成する工程が別々に行われるから、電力用および小信号
用の各トランジスタの各々に最適な厚みのゲート絶縁膜
を得ることが可能となる。
工程と小信号用トランジスタのためのゲート絶縁膜を形
成する工程が別々に行われるから、電力用および小信号
用の各トランジスタの各々に最適な厚みのゲート絶縁膜
を得ることが可能となる。
また、前記小信号用トランジスタをCMO3構成とする
場合には、前述のようにあらかじめ第1の導電型の半導
体基板上に第2の導電型のエピタキシャル層を形成し、
このエピタキシャル層に第1の導電型のアイソレーショ
ン領域を形成することにより電力用トランジスタを形成
する領域と小信号用トランジスタを形成する領域とを適
確に分離することができる。そして、このように分離さ
れた小信号用トランジスタを形成する領域にあらかじめ
第1の導電型のウェル領域を形成しておくことにより0
MO3構成のロジック回路等を電力用トランジスタと同
一半導体基板上に適確に形成することが可能となる。
場合には、前述のようにあらかじめ第1の導電型の半導
体基板上に第2の導電型のエピタキシャル層を形成し、
このエピタキシャル層に第1の導電型のアイソレーショ
ン領域を形成することにより電力用トランジスタを形成
する領域と小信号用トランジスタを形成する領域とを適
確に分離することができる。そして、このように分離さ
れた小信号用トランジスタを形成する領域にあらかじめ
第1の導電型のウェル領域を形成しておくことにより0
MO3構成のロジック回路等を電力用トランジスタと同
一半導体基板上に適確に形成することが可能となる。
(実施例)
以下、図面により本発明の詳細な説明する。
第1図から第12図までは、本発明の1実施例に係わる
インテリジェントパワー半導体装置の製造方法の各段階
に於ける状態を断面図形式で示している。このようなプ
ロセスによって製造されるインテリジェントパワー半導
体装置は、小信号用回路部分にCMO3構造を有し、電
力用トランジスタ回路部分はいわゆるLDMO3構造を
有するものとなっている。
インテリジェントパワー半導体装置の製造方法の各段階
に於ける状態を断面図形式で示している。このようなプ
ロセスによって製造されるインテリジェントパワー半導
体装置は、小信号用回路部分にCMO3構造を有し、電
力用トランジスタ回路部分はいわゆるLDMO3構造を
有するものとなっている。
このような半導体装置の製造プロセスに於いて、まず第
1図に示されるように、例えばP型の半導体基板1上に
周知のエピタキシャル成長技術によって例えばN−型の
エピタキシャル領域3を形成する。そして、このエピタ
キシャル領域3上に2酸化けい素(S i 02 )め
マスク層5を形成しこのマスク層5のアイソレーション
領域に対応する部分7をエツチングにより除去する。そ
して、このようなマスク層5を用いて例えば3臭化硼素
BB r 3を各エピタキシャル層3から基板1に到達
するまで拡散を行い、例えばP十型のアイソレーション
領域9を形成する。このアイソレーション領域9は小信
号用トランジスタが形成される領域と電力用トランジス
タか形成する領域等とを分離するものである。
1図に示されるように、例えばP型の半導体基板1上に
周知のエピタキシャル成長技術によって例えばN−型の
エピタキシャル領域3を形成する。そして、このエピタ
キシャル領域3上に2酸化けい素(S i 02 )め
マスク層5を形成しこのマスク層5のアイソレーション
領域に対応する部分7をエツチングにより除去する。そ
して、このようなマスク層5を用いて例えば3臭化硼素
BB r 3を各エピタキシャル層3から基板1に到達
するまで拡散を行い、例えばP十型のアイソレーション
領域9を形成する。このアイソレーション領域9は小信
号用トランジスタが形成される領域と電力用トランジス
タか形成する領域等とを分離するものである。
次に、第2図に示すように、小信号用回路領域に開口を
有する2酸化けい素等のマスク層11を形成し、このマ
スク層11の開口13から例えばボロン(B)を拡散等
によってドープすることによりP−型ウェル15を形成
する。
有する2酸化けい素等のマスク層11を形成し、このマ
スク層11の開口13から例えばボロン(B)を拡散等
によってドープすることによりP−型ウェル15を形成
する。
次に、第3図に示すように、各トランジスタなどの間を
分離するための厚いフィールド分離用酸化膜17を形成
する。このフィールド酸化膜17は例えば2酸化けい素
(S i O2>によって形成される。
分離するための厚いフィールド分離用酸化膜17を形成
する。このフィールド酸化膜17は例えば2酸化けい素
(S i O2>によって形成される。
次に、第4図に示すように、電力用トランジスタのゲー
ト絶縁膜となるゲート酸1ヒ膜19を基板全面に所望の
厚さに形成j7た後、ゲート電極用の多結晶シリコン層
21を被着する。そして、この多結晶シリコン層21の
抵抗を下げるために例えば゛オキシ塩化リン(POCl
2)をドーピングする。
ト絶縁膜となるゲート酸1ヒ膜19を基板全面に所望の
厚さに形成j7た後、ゲート電極用の多結晶シリコン層
21を被着する。そして、この多結晶シリコン層21の
抵抗を下げるために例えば゛オキシ塩化リン(POCl
2)をドーピングする。
次に、第5図に示すように、多結晶シリコン層21をエ
ツチングして電力用トランジスタのゲート電極23を形
成する。さらに、電力用トランジスタのタブ領域に対応
する開口を有するレジスト層25を介してボロン(B+
)を注入する。なお、第5図に於いて、電力用トランジ
スタのゲート電極23が2個示されているが、これは電
力用トランジスタのゲート電極が本実施例に於いては例
えばリング状になっており実際には両者は繋がっている
。
ツチングして電力用トランジスタのゲート電極23を形
成する。さらに、電力用トランジスタのタブ領域に対応
する開口を有するレジスト層25を介してボロン(B+
)を注入する。なお、第5図に於いて、電力用トランジ
スタのゲート電極23が2個示されているが、これは電
力用トランジスタのゲート電極が本実施例に於いては例
えばリング状になっており実際には両者は繋がっている
。
次に、上述のようにして注入されたボロンを拡散し第6
図に示すようなP−型タブ領域すなわちPHV領域27
を形成する。なお、この拡散の際にゲート$極23等の
シリコンと拡散時の雰囲気中の窒素とが反応して窒化物
ができるおそれかあるため実際には酸素を雰囲気中に添
加する。このため、2酸化けい素(S iO2>の酸化
1I29かゲート電[i2323上形成される。
図に示すようなP−型タブ領域すなわちPHV領域27
を形成する。なお、この拡散の際にゲート$極23等の
シリコンと拡散時の雰囲気中の窒素とが反応して窒化物
ができるおそれかあるため実際には酸素を雰囲気中に添
加する。このため、2酸化けい素(S iO2>の酸化
1I29かゲート電[i2323上形成される。
次に第7図に示すように基板表面の酸化膜(S i O
2)を除去する。
2)を除去する。
次に、第8図に示すように、基板表面を酸化して小信号
用トランジスタのゲート絶縁膜となるゲート酸化Ill
!31を所望の厚さに形成する。そして、小信号用トラ
ンジスタのしきい値電圧■■Hを調整するため、各トラ
ンジスタのチャネル部分に不純物の注入を行う。すなわ
ち、P−型ウェル15上に形成されるNチャネルトラン
ジスタのチャネル部分には例えばリン(P)が注入され
、N−型エピタキシャル1113上に形成されるPチャ
ネルトランジスタのチャネル領域には例えばボロン(B
)が注入されてしきい値の調整が行われる。
用トランジスタのゲート絶縁膜となるゲート酸化Ill
!31を所望の厚さに形成する。そして、小信号用トラ
ンジスタのしきい値電圧■■Hを調整するため、各トラ
ンジスタのチャネル部分に不純物の注入を行う。すなわ
ち、P−型ウェル15上に形成されるNチャネルトラン
ジスタのチャネル部分には例えばリン(P)が注入され
、N−型エピタキシャル1113上に形成されるPチャ
ネルトランジスタのチャネル領域には例えばボロン(B
)が注入されてしきい値の調整が行われる。
次に、第9図に示すように小信号用トランジスタのゲー
ト電極を形成するため、酸化l1131の上に多結晶シ
リコン層33を被着しかつこの多結晶シリコン層33の
抵抗を下げるために例えばN+型不純物であるオキレ塩
化リンをドーピングする。
ト電極を形成するため、酸化l1131の上に多結晶シ
リコン層33を被着しかつこの多結晶シリコン層33の
抵抗を下げるために例えばN+型不純物であるオキレ塩
化リンをドーピングする。
さらに、第10図に示すように、ドーピングされた多結
晶シリコン層33をバターニングして小信号用トランジ
スタのゲート電[i35および37を形成する。そして
、このようにして形成されたゲート電極35.37など
を保護するため多結晶シリコン層の表面を酸化して酸化
膜39を形成する。
晶シリコン層33をバターニングして小信号用トランジ
スタのゲート電[i35および37を形成する。そして
、このようにして形成されたゲート電極35.37など
を保護するため多結晶シリコン層の表面を酸化して酸化
膜39を形成する。
次に、第11図に示すように、ソースおよびドレイン電
極を形成するために各部に注入を行う。
極を形成するために各部に注入を行う。
すなわち、小信号用回路領域に於いてはP−ウェル15
にN+型のトレイン領域41、ソース領域43が形成さ
れ、かつPチャネルトランジスタを構成するなめゲート
電極37の両側のN−エピタキシャル層3にはP+型ド
レイン領域45およびソース領域47が形成される。ま
た電力用回路領域にはリング状にトレイン電極を構成す
るN+拡散領域4つか形成され、かつN十型のソース領
域51かゲート電極23のリング形状部の内側に形成さ
れる。さらに、N土型ソース領域51の中央部にP+型
領域53か形成される。このP+型領域53はP−型タ
ブ27を後にソース領域51と接続するなめに使用され
る。
にN+型のトレイン領域41、ソース領域43が形成さ
れ、かつPチャネルトランジスタを構成するなめゲート
電極37の両側のN−エピタキシャル層3にはP+型ド
レイン領域45およびソース領域47が形成される。ま
た電力用回路領域にはリング状にトレイン電極を構成す
るN+拡散領域4つか形成され、かつN十型のソース領
域51かゲート電極23のリング形状部の内側に形成さ
れる。さらに、N土型ソース領域51の中央部にP+型
領域53か形成される。このP+型領域53はP−型タ
ブ27を後にソース領域51と接続するなめに使用され
る。
以上のようにして電力用トランジスタおよび小信号用ト
ランジスタの主要部が完成する。その後は、第12図に
示されるように、基板全面に眉間絶縁膜を被着しこの層
間絶縁膜のコンタクトホール部分をエツチングする。そ
して、アルミニウム等による配線層を形成しかつ表面を
2酸化けい素(S 102 )等によって被覆して不活
性化処理を行う。
ランジスタの主要部が完成する。その後は、第12図に
示されるように、基板全面に眉間絶縁膜を被着しこの層
間絶縁膜のコンタクトホール部分をエツチングする。そ
して、アルミニウム等による配線層を形成しかつ表面を
2酸化けい素(S 102 )等によって被覆して不活
性化処理を行う。
なお、上述の説明に使用した各図は説明のためのらので
あり、各部の寸法、形状および寸法比等は実際の装置の
ものと興なることがあり得る。
あり、各部の寸法、形状および寸法比等は実際の装置の
ものと興なることがあり得る。
第13図(a)および(b)は、本発明の1実施例に係
わる方法によって製造したインテリジェントパワー半導
体装置のしきい値電圧とチャネル注入不純物のドーズ量
との関係を示す、第13図<a)は、PチャネルMOS
トランジスタのしきい値電圧VTRとドーズ量との関係
を示し、第13図(b)はNチャネルトランジスタのし
きい値電圧VTNとドーズ量との関係を示す。こtしら
のグラフに示されるように、本発明に1系わる方法によ
り製造した半導体装1の各しきい値電圧VTPおよびV
TNは、はぼチャネルのドーズ量によって変化しており
、その他の要因、例えば他のプロセスの影響あるいはゲ
ート$極用多結晶シロ3フ(発明の効果) 以上のように本発明によれば、電力用トランジスタと小
信号用トランジスタとを共通の半導体基板上に集積した
場合にも、各プロセスの影響によってトランジスタの特
性、例えばしきい値電圧か悪影響を受けることかなく、
チャネル注入によって適切に制御することかできる。ま
た、しきい値電圧がゲート導電層の厚さなどによって影
響を受けることかないため、ウェハー間のしきい値電圧
のばらつきが極めて少なくなり、しきい値電圧等を高精
度で制御する二とができる。また、ゲート酸化膜の厚さ
を電力用トランジスタおよび小信号用トランジスタそれ
ぞれに通りだ値に別々に制御することか可能となり、高
性能のインテリジェントパワー半導体装置を製造するこ
とか可能となる。
わる方法によって製造したインテリジェントパワー半導
体装置のしきい値電圧とチャネル注入不純物のドーズ量
との関係を示す、第13図<a)は、PチャネルMOS
トランジスタのしきい値電圧VTRとドーズ量との関係
を示し、第13図(b)はNチャネルトランジスタのし
きい値電圧VTNとドーズ量との関係を示す。こtしら
のグラフに示されるように、本発明に1系わる方法によ
り製造した半導体装1の各しきい値電圧VTPおよびV
TNは、はぼチャネルのドーズ量によって変化しており
、その他の要因、例えば他のプロセスの影響あるいはゲ
ート$極用多結晶シロ3フ(発明の効果) 以上のように本発明によれば、電力用トランジスタと小
信号用トランジスタとを共通の半導体基板上に集積した
場合にも、各プロセスの影響によってトランジスタの特
性、例えばしきい値電圧か悪影響を受けることかなく、
チャネル注入によって適切に制御することかできる。ま
た、しきい値電圧がゲート導電層の厚さなどによって影
響を受けることかないため、ウェハー間のしきい値電圧
のばらつきが極めて少なくなり、しきい値電圧等を高精
度で制御する二とができる。また、ゲート酸化膜の厚さ
を電力用トランジスタおよび小信号用トランジスタそれ
ぞれに通りだ値に別々に制御することか可能となり、高
性能のインテリジェントパワー半導体装置を製造するこ
とか可能となる。
第1図から第12図まではそれぞれ、本発明の1実施例
に係わるインテリジェントパワー半導体装置の製造方法
に於ける各工程を説明するための部分的断面図、そして 第13図(a)および(b)は、本発明に係わる製造方
法によって製造したインテリジェントパワー半導体装置
に於けるPチャネルおよびNチャネルトランジスタのし
きい値電圧とドーズ量との関係を示すグラフである。 1:P型基板、 3:N−型エピタキシャル層、5、1
1:マスク層、 7,13:開口、9:アイソレーショ
ン領域、 15:P−型ウェル、 17:フィールド酸化膜、 19:ゲート酸化膜、 21:ゲート用導電層、23:
ゲート電極、 25ニレジスト層、27:PHV領域
、 29:酸化膜、 31:ゲート酸化膜、 33:ゲート導電層、35.
37:ゲート電極、 39:酸化膜、41 43;N+
型型数散層 45.47:P+型拡散層、 49:N十型ドレイン拡散層、 51:N十型ソース拡散層、 53:P+型拡散1層。
に係わるインテリジェントパワー半導体装置の製造方法
に於ける各工程を説明するための部分的断面図、そして 第13図(a)および(b)は、本発明に係わる製造方
法によって製造したインテリジェントパワー半導体装置
に於けるPチャネルおよびNチャネルトランジスタのし
きい値電圧とドーズ量との関係を示すグラフである。 1:P型基板、 3:N−型エピタキシャル層、5、1
1:マスク層、 7,13:開口、9:アイソレーショ
ン領域、 15:P−型ウェル、 17:フィールド酸化膜、 19:ゲート酸化膜、 21:ゲート用導電層、23:
ゲート電極、 25ニレジスト層、27:PHV領域
、 29:酸化膜、 31:ゲート酸化膜、 33:ゲート導電層、35.
37:ゲート電極、 39:酸化膜、41 43;N+
型型数散層 45.47:P+型拡散層、 49:N十型ドレイン拡散層、 51:N十型ソース拡散層、 53:P+型拡散1層。
Claims (1)
- 【特許請求の範囲】 1、共通の半導体基板上に電力用トランジスタおよび小
信号用トランジスタを併せ形成したインテリジェントパ
ワー半導体装置の製造方法であって、 半導体基板上に素子形成用領域を形成する 工程、 前記電力用トランジスタのためのゲート絶 縁膜を形成する工程、 前記ゲート絶縁膜上に前記電力用トランジ スタのためのゲート電極用導電層を形成する工程、前記
電力用トランジスタのタブ領域を形成 する工程、 前記小信号用トランジスタのためのゲート 絶縁膜を形成する工程、 前記小信号用トランジスタのチャネル領域 にしきい値電圧を調整するための不純物を導入する工程
、 前記小信号用トランジスタのためのゲート 電極用導電層を形成する工程、および 前記各トランジスタのためのソース電極お よびドレイン電極を形成する工程、 を具備することを特徴とするインテリジェ ントパワー半導体装置の製造方法。 2、共通の半導体基板上に電力用トランジスタおよび小
信号用トランジスタを併せ形成したインテリジェントパ
ワー半導体装置の製造方法であって、 第1の導電型の半導体基板上に第2の導電 型のエピタキシャル層を形成する工程、 前記電力用トランジスタを形成する領域と 前記小信号用トランジスタを形成する領域とを分離する
ための第1の導電型のアイソレーション領域を前記エピ
タキシャル層に形成する工程、前記小信号用トランジス
タのための第1の 導電型のウェル領域を形成する工程、 前記電力用トランジスタのためのゲート絶 縁膜を形成する工程、 前記ゲート絶縁膜上に前記電力用トランジ スタのためのゲート電極用導電層を形成する工程、前記
電力用トランジスタの第1の導電型の タブ領域を形成する工程、 前記小信号用トランジスタのためのゲート 絶縁膜を形成する工程、 前記小信号用トランジスタのチャネル領域 にしきい値電圧を調整するための不純物を導入する工程
、 前記小信号用トランジスタのためのゲート 電極用導電層を形成する工程、および 前記各トランジスタのためのソース電極お よびドレイン電極を形成する工程、 を具備することを特徴とするインテリジェ ントパワー半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2042859A JP2572658B2 (ja) | 1990-02-23 | 1990-02-23 | インテリジェントパワー半導体装置の製造方法 |
EP19910301443 EP0453070B1 (en) | 1990-02-23 | 1991-02-22 | Method of manufacturing an intelligent power semiconductor device |
DE1991626470 DE69126470T2 (de) | 1990-02-23 | 1991-02-22 | Verfahren zur Herstellung eines intelligenten Leistungshalbleiterbauelements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2042859A JP2572658B2 (ja) | 1990-02-23 | 1990-02-23 | インテリジェントパワー半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03245565A true JPH03245565A (ja) | 1991-11-01 |
JP2572658B2 JP2572658B2 (ja) | 1997-01-16 |
Family
ID=12647757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2042859A Expired - Lifetime JP2572658B2 (ja) | 1990-02-23 | 1990-02-23 | インテリジェントパワー半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0453070B1 (ja) |
JP (1) | JP2572658B2 (ja) |
DE (1) | DE69126470T2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100427959B1 (ko) * | 1996-03-06 | 2004-06-16 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체디바이스및그제조방법 |
SE518797C2 (sv) * | 2000-07-19 | 2002-11-19 | Ericsson Telefon Ab L M | Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196576A (ja) * | 1985-02-26 | 1986-08-30 | Nissan Motor Co Ltd | 半導体装置 |
JPS62102556A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196568A (ja) * | 1985-02-26 | 1986-08-30 | Nissan Motor Co Ltd | 半導体装置 |
JPH0652792B2 (ja) * | 1985-02-26 | 1994-07-06 | 日産自動車株式会社 | 半導体装置 |
JPS63198367A (ja) * | 1987-02-13 | 1988-08-17 | Toshiba Corp | 半導体装置 |
DE3856174T2 (de) * | 1987-10-27 | 1998-09-03 | Nec Corp | Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET. |
-
1990
- 1990-02-23 JP JP2042859A patent/JP2572658B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-22 DE DE1991626470 patent/DE69126470T2/de not_active Expired - Fee Related
- 1991-02-22 EP EP19910301443 patent/EP0453070B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196576A (ja) * | 1985-02-26 | 1986-08-30 | Nissan Motor Co Ltd | 半導体装置 |
JPS62102556A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0453070B1 (en) | 1997-06-11 |
EP0453070A3 (en) | 1992-03-11 |
DE69126470T2 (de) | 1998-01-02 |
DE69126470D1 (de) | 1997-07-17 |
EP0453070A2 (en) | 1991-10-23 |
JP2572658B2 (ja) | 1997-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5573963A (en) | Method of forming self-aligned twin tub CMOS devices | |
EP0183623B1 (en) | Precision high-value mos capacitors | |
US5047356A (en) | High speed silicon-on-insulator device and process of fabricating same | |
US4488348A (en) | Method for making a self-aligned vertically stacked gate MOS device | |
JPH09102550A (ja) | Ldd cmos形成方法 | |
US4481705A (en) | Process for doping field isolation regions in CMOS integrated circuits | |
JPH03245565A (ja) | インテリジェントパワー半導体装置の製造方法 | |
JPH09223793A (ja) | 半導体装置及びその製造方法 | |
JPH023270A (ja) | Hct半導体装置の製造方法 | |
JPH05235346A (ja) | 半導体装置及びその製造方法 | |
JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPS63302562A (ja) | Mos型半導体装置の製造方法 | |
JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPS6097662A (ja) | 半導体装置の製造方法 | |
KR940000986B1 (ko) | 스택형 cmos 제조방법 | |
JPS6260254A (ja) | 半導体装置の製造方法 | |
JPH03101251A (ja) | 半導体装置の製造方法 | |
JPH09289324A (ja) | 半導体装置の製造方法 | |
JPH0613561A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0613409A (ja) | 半導体素子及びその製造方法 | |
JPH05144932A (ja) | 半導体装置の製造方法 | |
JPH06349942A (ja) | 半導体装置の製造方法 | |
JPH09289246A (ja) | 半導体装置の製造方法 | |
JPH06216239A (ja) | 半導体装置の製造方法 | |
JPH01181556A (ja) | 半導体集積回路装置 |