JP2572658B2 - インテリジェントパワー半導体装置の製造方法 - Google Patents

インテリジェントパワー半導体装置の製造方法

Info

Publication number
JP2572658B2
JP2572658B2 JP2042859A JP4285990A JP2572658B2 JP 2572658 B2 JP2572658 B2 JP 2572658B2 JP 2042859 A JP2042859 A JP 2042859A JP 4285990 A JP4285990 A JP 4285990A JP 2572658 B2 JP2572658 B2 JP 2572658B2
Authority
JP
Japan
Prior art keywords
transistor
forming
region
small signal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2042859A
Other languages
English (en)
Other versions
JPH03245565A (ja
Inventor
毅 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Japan Ltd filed Critical Motorola Japan Ltd
Priority to JP2042859A priority Critical patent/JP2572658B2/ja
Priority to EP19910301443 priority patent/EP0453070B1/en
Priority to DE1991626470 priority patent/DE69126470T2/de
Publication of JPH03245565A publication Critical patent/JPH03245565A/ja
Application granted granted Critical
Publication of JP2572658B2 publication Critical patent/JP2572658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、インテリジェントパワー半導体装置の製造
方法に関し、特に電力用トランジスタと小信号用トラン
ジスタを共通の半導体基板上に併せ形成した半導体装置
に於いて、各トランジスタのしきい値電圧をばらつきを
生じさせることなく適確に設定しかつ電力用トランジス
タと小信号用トランジスタのゲート絶縁膜の厚さを個別
に制御することが可能な製造技術に関する。
（従来の技術） 最近、共通の半導体基板上に電力用トランジスタおよ
び論理回路等の小信号用トランジスタを併せ形成したイ
ンテリジェントパワー半導体装置が実用化されている。
このようなインテリジェントパワー半導体装置に於いて
は、電力用トランジスタおよび小信号用トランジスタの
各々が各トランジスタの動作に最も適した品質および性
能などを有することが要求される。例えば、小信号用ト
ランジスタのしきい値電圧は例えば論理回路を構成する
のに最も適した値である必要がありかつその値のばらつ
きの少ないことが必要である。
従来、インテリジェントパワー半導体装置の製造プロ
セスは、小信号用トランジスタがCMOS構成となっており
かつ電力用トランジスタがLDMOS（横方向拡散MOS）構造
を有するものとすれば、例えば次のような工程によって
行われていた。
（１）例えばＰ型の半導体基板上にＮ型のエピタキシャ
ル層を形成する。
（２）CMOSロジックを構成するためＰ型ウェルを形成す
る。
（３）電力用トランジスタおよび小信号用トランジスタ
双方のゲート酸化膜を形成する。
（４）CMOSトランジスタの各チャネル部にしきい値電圧
VTHを調節するための不純物の注入を行う。
（５）前記ゲート酸化膜上に多結晶シリコンのゲートを
フォトエッチングによって形成する。
（６）電力用トランジスタのチャネル領域を形成するた
め例えばＰ型のタブ領域またはPHV領域を例えば拡散に
よって形成する。
（７）各トランジスタのソース領域およびドレイン領域
を形成する。
（８）層間絶縁膜、金属配線および不活性化処理等を行
う。
（発明が解決しようとする課題） ところが、上述のような製造方法に於いては、CMOS型
小信号用トランジスタのしきい値電圧を調整するためチ
ャネルに不純物の注入を行うプロセス（４）の後に電力
用トランジスタのPHV領域を形成するための高温拡散を
行うため、小信号用トランジスタのしきい値電圧、特に
ボロンなどを注入して先に調整したＰチャネルのトラン
ジスタのしきい値電圧が後のプロセスの影響を受けて変
動するという不都合があった。
このような不都合を除去するため、例えば先に述べた
プロセスに於いてゲート用酸化膜を形成した後、電力用
トランジスタのPHV領域を形成し、さらにその後にMOSト
ランジスタのしきい値電圧の調整を行うためチャネル注
入を行うことが考えられる。
しかしながら、この方法では多結晶シリコンなどのゲ
ート電極を形成した後にこのゲート電極を通してイオン
打ち込みを行いしきい値電圧の調節を行う必要がある。
このため、この方法ではゲート電極を構成する多結晶シ
リコン層の厚みがばらつくとチャネルに注入される不純
物の分布の深さが変動しその結果しきい値電圧がばらつ
くという不都合があった。
さらに、これらの方法においては電力用トランジスタ
および小信号用トランジスタのゲート絶縁膜を一度に形
成するから、ゲート絶縁膜の厚さを各トランジスタの特
性に合わせて最適なものに調整することができないとい
う不都合もあった。
本発明の目的は、前述の従来例の製造方法に於ける問
題点に鑑み、共通の基板上に電力用トランジスタおよび
小信号用トランジスタを併せ形成したインテリジェント
パワー半導体装置の製造方法に於いて、各トランジスタ
のしきい値電圧が他の工程の影響を受けて変動すること
を防止するとともに該しきい値のばらつきを抑制するこ
とにある。
本発明の他の目的は、前記インテリジェントパワー半
導体装置の製造方法に於いて、電力用トランジスタおよ
び小信号用トランジスタのそれぞれに最も適した厚みの
ゲート絶縁膜を各々個別に制御形成できるようにするこ
とにある。
（課題を解決するための手段） 本発明に係わるインテリジェントパワー半導体装置の
製造方法は、共通の半導体基板上に電力用トランジスタ
および小信号用トランジスタを併せ形成するものであっ
て、第１の導電型の半導体基板上に第２の導電型のエピ
タキシャル層を形成する工程、前記電力用トランジスタ
を形成する領域と前記小信号用トランジスタを形成する
領域とを分離するための第１の導電型のアイソレーショ
ン領域を不純物拡散により前記エピタキシャル層に形成
する工程、前記小信号用トランジスタのための第１の導
電型のウェル領域を形成する工程、前記電力用トランジ
スタのためのゲート絶縁膜を形成する工程、前記ゲート
絶縁膜上に前記電力用トランジスタのためのゲート電極
用導電層を形成する工程、前記電力用トランジスタの第
１の導電型のタブ領域を形成する工程、前記小信号用ト
ランジスタのためのゲート絶縁膜を形成する工程、前記
小信号用トランジスタのチャネル領域にしきい値電圧を
調整するための不純物を導入する工程、前記小信号用ト
ランジスタのためのゲート電極用導電層を形成する工
程、および前記各トランジスタのためのソース電極およ
びドレイン電極を形成する工程を順次行うことを特徴と
する。
（作用） 上述の製造方法に於いては、電力用トランジスタのタ
ブ領域を形成した後に前記小信号用トランジスタのチャ
ネル領域にしきい値電圧を調整するための不純物を導入
する工程が続くから、電力用トランジスタのタブ領域を
形成する工程によって小信号用トランジスタのしきい値
電圧が影響を受けることがなくなる。また、小信号用ト
ランジスタのチャネル領域にしきい値電圧を調整するた
めの不純物を導入する工程の後にこの小信号用トランジ
スタのためのゲート電極用導電層を形成する工程が行わ
れるから、しきい値電圧の調整のためのチャネル注入の
際にゲート電極用導電層を介して注入を行う必要がなく
なり、したがって、しきい値電圧がゲート電極用導電層
の厚みその他によってばらつくことがなくなる。さら
に、電力用トランジスタのゲート絶縁膜を形成する工程
と小信号用トランジスタのためのゲート絶縁膜を形成す
る工程が別々に行われるから、電力用および小信号用の
各トランジスタの各々に最適な厚みのゲート絶縁膜を得
ることが可能となる。
また、前記小信号用トランジスタはCMOS構成とするこ
とができ、この場合には、前述のようにあらかじめ第１
の導電型の半導体基板上に第２の導電型のエピタキシャ
ル層を形成し、このエピタキシャル層に第１の導電型の
アイソレーション領域を不純物拡散により形成すること
ができる。このため簡単な処理工程により電力用トラン
ジスタを形成する領域と小信号用トランジスタを形成す
る領域とを適確に分離することができる。そして、この
ように分離された小信号用トランジスタを形成する領域
にあらかじめ第１の導電型のウェル領域を形成しておく
ことによりCMOS構成のロジック回路等を電力用トランジ
スタと同一半導体基板上に適確に形成することが可能と
なる。
（実施例） 以下、図面により本発明の実施例を説明する。第１図
から第12図までは、本発明の１実施例に係わるインテリ
ジェントパワー半導体装置の製造方法の各段階に於ける
状態を断面図形式で示している。このようなプロセスに
よって製造されるインテリジェントパワー半導体装置
は、小信号用回路部分にCMOS構造を有し、電力用トラン
ジスタ回路部分はいわゆるLDMOS構造を有するものとな
っている。
このような半導体装置の製造プロセスに於いて、まず
第１図に示されるように、例えばＰ型の半導体基板１上
に周知のエピタキシャル成長技術によって例えばＮ−型
のエピタキシャル領域３を形成する。そして、このエピ
タキシャル領域３上に２酸化けい素（SiO2）のマスク層
５を形成しこのマスク層５のアイソレーション領域に対
応する部分７をエッチングにより除去する。そして、こ
のようなマスク層５を用いて例えば３臭化硼素BBr3を各
エピタキシャル層３から基板１に到達するまで拡散を行
い、例えばＰ＋型のアイソレーション領域９を形成す
る。このアイソレーション領域９は小信号用トランジス
タが形成される領域と電力用トランジスタが形成する領
域等とを分離するものである。
次に、第２図に示すように、小信号用回路領域に開口
を有する２酸化けい素等のマスク層11を形成し、このマ
スク層11の開口13から例えばボロン（Ｂ）を拡散等によ
ってドープすることによりＰ−型ウェル15を形成する。
次に、第３図に示すように、各トランジスタなどの間
を分離するための厚いフィールド分離用酸化膜17を形成
する。このフィールド酸化膜17は例えば２酸化けい素
（SiO2）によって形成される。
次に、第４図に示すように、電力用トランジスタのゲ
ート絶縁膜となるゲート酸化膜19を基板全面に所望の厚
さに形成した後、ゲート電極用の多結晶シリコン層21を
被着する。そして、この多結晶シリコン層21の抵抗を下
げるために例えばオキシ塩化リン（POCl3）をドーピン
グする。
次に、第５図に示すように、多結晶シリコン層21をエ
ッチングして電力用トランジスタのゲート電極23を形成
する。さらに、電力用トランジスタのタブ領域に対応す
る開口を有するレジスト層25を介してボロン（Ｂ＋）を
注入する。なお、第５図に於いて、電力用トランジスタ
のゲート電極23が２個示されているが、これは電力用ト
ランジスタのゲート電極が本実施例に於いては例えばリ
ング状になっており実際には両者は繋がっている。
次に、上述のようにして注入されたボロンを拡散し第
６図に示すようなＰ−型タブ領域すなわちPHV領域27を
形成する。なお、この拡散の際にゲート電極23等のシリ
コンと拡散時の雰囲気中の窒素とが反応して窒化物がで
きるおそれがあるため実際には酸素を雰囲気中に添加す
る。このため、２酸化けい素（SiO2）の酸化膜29がゲー
ト電極23上等に形成される。
次に第７図に示すように基板表面の酸化膜（SiO2）を
除去する。
次に、第８図に示すように、基板表面を酸化して小信
号用トランジスタのゲート絶縁膜となるゲート酸化膜31
を所望の厚さに形成する。そして、小信号用トランジス
タのしきい値電圧VTHを調整するため、各トランジスタ
のチャネル部分に不純物の注入を行う。すなわち、Ｐ−
型ウェル15上に形成されるＮチャネルトランジスタのチ
ャネル部分には例えばリン（Ｐ）が注入され、Ｎ−型エ
ピタキシャル層３上に形成されるＰチャネルトランジス
タのチャネル領域には例えばボロン（Ｂ）が注入されて
しきい値の調整が行われる。
次に、第９図に示すように小信号用トランジスタのゲ
ート電極を形成するため、酸化膜31の上に多結晶シリコ
ン層33を被着しかつこの多結晶シリコン層33の抵抗を下
げるために例えばＮ＋型不純物であるオキシ塩化リンを
ドーピングする。
さらに、第10図に示すように、ドーピングされた多結
晶シリコン層33をパターニングして小信号用トランジス
タのゲート電極35および37を形成する。そして、このよ
うにして形成されたゲート電極35,37などを保護するた
め多結晶シリコン層の表面を酸化して酸化膜39を形成す
る。
次に、第11図に示すように、ソースおよびドレイン電
極を形成するために各部に注入を行う。すなわち、小信
号用回路領域に於いてはＰ−ウェル15にＮ＋型のドレイ
ン領域41、ソース領域43が形成され、かつＰチャネルト
ランジスタを構成するためゲート電極37の両側のＮ−エ
ピタキシャル層３にはＰ＋型ドレイン領域45およびソー
ス領域47が形成される。また電力用回路領域にはリング
状にドレイン電極を構成するＮ＋拡散領域49が形成さ
れ、かつＮ＋型のソース領域51がゲート電極23のリング
形状部の内側に形成される。さらに、Ｎ＋型ソース領域
51の中央部にＰ＋型領域53が形成される。このＰ＋型領
域53はＰ−型タブ27を後にソース領域51と接続するため
に使用される。
以上のようにして電力用トランジスタおよび小信号用
トランジスタの主要部が完成する。その後は、第12図に
示されるように、基板全面に層間絶縁膜を被着しこの層
間絶縁膜のコンタクトホール部分をエッチングする。そ
して、アルミニウム等による配線層を形成しかつ表面を
２酸化けい素（SiO2）等によって被覆して不活性化処理
を行う。
なお、上述の説明に使用した各図は説明のためのもの
であり、各部の寸法、形状および寸法化等は実際の装置
のものと異なることがあり得る。
第13図（ａ）および（ｂ）は、本発明の１実施例に係
わる方法によって製造したインテリジェントパワー半導
体装置のしきい値電圧とチャネル注入不純物のドーズ量
との関係を示す。第13図（ａ）は、ＰチャネルMOSトラ
ンジスタのしきい値電圧VTPとドーズ量との関係を示
し、第13図（ｂ）はＮチャネルトランジスタのしきい値
電圧VTNとドーズ量との関係を示す。これらのグラフに
示されるように、本発明に係わる方法により製造した半
導体装置の各しきい値電圧VTPおよびVTNは、ほぼチャネ
ルのドーズ量によって変化しており、その他の要因、例
えば他のプロセスの影響あるいはゲート電極用多結晶シ
リコン層の厚さ等によるばらつきは極めて小さい。
（発明の効果） 以上のように本発明によれば、電力用トランジスタと
小信号用トランジスタとを共通の半導体基板上に集積し
た場合にも、各プロセスの影響によってトランジスタの
特性、例えばしきい値電圧が悪影響を受けることがな
く、チャネル注入によって適切に制御することができ
る。また、しきい値電圧がゲート導電層の厚さなどによ
って影響を受けることがないため、ウエハー間のしきい
値電圧のばらつきが極めて少なくなり、しきい値電圧等
を高精度で制御することができる。また、ゲート酸化膜
の厚さを電力用トランジスタおよび小信号用トランジス
タそれぞれに適した値に別々に制御することが可能とな
り、高性能のインテリジェントパワー半導体装置を製造
することが可能となる。
【図面の簡単な説明】
第１図から第12図まではそれぞれ、本発明の１実施例に
係わるインテリジェントパワー半導体装置の製造方法に
於ける各工程を説明するための部分的断面図、そして 第13図（ａ）および（ｂ）は、本発明に係わる製造方法
によって製造したインテリジェントパワー半導体装置に
於けるＰチャネルおよびＮチャネルトランジスタのしき
い値電圧とドーズ量との関係を示すグラフである。 1:P型基板、3:N−型エピタキシャル層、5,11:マスク
層、7,13:開口、9:アイソレーション領域、15:P−型ウ
ェル、17:フィールド酸化膜、19:ゲート酸化膜、21:ゲ
ート用導電層、23:ゲート電極、25:レジスト層、27:PHV
領域、29:酸化膜、31:ゲート酸化膜、33:ゲート導電
層、35,37:ゲート電極、39:酸化膜、41,43:N＋型拡散
層、45,47:P＋型拡散層、49:N＋型ドレイン拡散層、51:
N＋型ソース拡散層、53:P＋型拡散層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】共通の半導体基板上に電力用トランジスタ
    および小信号用トランジスタを併せ形成したインテリジ
    ェントパワー半導体装置の製造方法であって、 第１の導電型の半導体基板上に第２の導電型のエピタキ
    シャル層を形成する工程、 前記電力用トランジスタを形成する領域と前記小信号用
    トランジスタを形成する領域とを分離するための第１の
    導電型のアイソレーション領域を不純物拡散により前記
    エピタキシャル層に形成する工程、 前記小信号用トランジスタのための第１の導電型のウェ
    ル領域を形成する工程、 前記電力用トランジスタのためのゲート絶縁膜を形成す
    る工程、 前記ゲート絶縁膜上に前記電力用トランジスタのための
    ゲート電極用導電層を形成する工程、 前記電力用トランジスタの第１の導電型のタブ領域を形
    成する工程、 前記小信号用トランジスタのためのゲート絶縁膜を形成
    する工程、 前記小信号用トランジスタのチャネル領域にしきい値電
    圧を調整するための不純物を導入する工程、 前記小信号用トランジスタのためのゲート電極用導電層
    を形成する工程、および 前記各トランジスタのためのソース電極およびドレイン
    電極を形成する工程、 を具備することを特徴とするインテリジェントパワー半
    導体装置の製造方法。
JP2042859A 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法 Expired - Lifetime JP2572658B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2042859A JP2572658B2 (ja) 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法
EP19910301443 EP0453070B1 (en) 1990-02-23 1991-02-22 Method of manufacturing an intelligent power semiconductor device
DE1991626470 DE69126470T2 (de) 1990-02-23 1991-02-22 Verfahren zur Herstellung eines intelligenten Leistungshalbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042859A JP2572658B2 (ja) 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03245565A JPH03245565A (ja) 1991-11-01
JP2572658B2 true JP2572658B2 (ja) 1997-01-16

Family

ID=12647757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042859A Expired - Lifetime JP2572658B2 (ja) 1990-02-23 1990-02-23 インテリジェントパワー半導体装置の製造方法

Country Status (3)

Country Link
EP (1) EP0453070B1 (ja)
JP (1) JP2572658B2 (ja)
DE (1) DE69126470T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033315A1 (en) * 1996-03-06 1997-09-12 Philips Electronics N.V. Method of manufacturing a pic (power integrated circuit) device, and a pic device manufactured by such a method
SE518797C2 (sv) * 2000-07-19 2002-11-19 Ericsson Telefon Ab L M Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196568A (ja) * 1985-02-26 1986-08-30 Nissan Motor Co Ltd 半導体装置
JPS61196576A (ja) * 1985-02-26 1986-08-30 Nissan Motor Co Ltd 半導体装置
JPH0652792B2 (ja) * 1985-02-26 1994-07-06 日産自動車株式会社 半導体装置
JPS62102556A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体集積回路
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置
DE3856174T2 (de) * 1987-10-27 1998-09-03 Nec Corp Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.

Also Published As

Publication number Publication date
DE69126470D1 (de) 1997-07-17
JPH03245565A (ja) 1991-11-01
EP0453070A2 (en) 1991-10-23
EP0453070B1 (en) 1997-06-11
DE69126470T2 (de) 1998-01-02
EP0453070A3 (en) 1992-03-11

Similar Documents

Publication Publication Date Title
US4033026A (en) High density/high speed MOS process and device
US4422885A (en) Polysilicon-doped-first CMOS process
US4574467A (en) N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4475279A (en) Method of making a monolithic integrated circuit comprising at least one pair of complementary field-effect transistors and at least one bipolar transistor
US5047356A (en) High speed silicon-on-insulator device and process of fabricating same
US4402761A (en) Method of making self-aligned gate MOS device having small channel lengths
JPS5929153B2 (ja) ＭＯＳｎ−チヤンネル・シリコンゲ−ト集積回路中に低抵抗相互接続部を形成する方法
US5047812A (en) Insulated gate field effect device
US5140390A (en) High speed silicon-on-insulator device
JPH02112273A (ja) Ｃｍｏｓ集積回路及びその製造方法
JPH09232445A (ja) 半導体装置およびその製造方法
US5786252A (en) Method of manufacturing a semiconductor device, and semiconductor device manufactured by such a method
US4535529A (en) Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types
JPH0244154B2 (ja)
US5081518A (en) Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers
US4877748A (en) Bipolar process for forming shallow NPN emitters
JP2572658B2 (ja) インテリジェントパワー半導体装置の製造方法
JPS6152578B2 (ja)
JPS60175458A (ja) 半導体装置及びその製造方法
JPH05206454A (ja) Ｍｉｓ型半導体装置の製造方法
JPH05235346A (ja) 半導体装置及びその製造方法
US7157322B2 (en) Semiconductor device and method for manufacturing same
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
JP2953915B2 (ja) 半導体集積回路装置及びその製造方法
KR970000465B1 (ko) 반도체소자 제조방법