JPH03237742A - マスタスライス集積回路 - Google Patents

マスタスライス集積回路

Info

Publication number
JPH03237742A
JPH03237742A JP2034406A JP3440690A JPH03237742A JP H03237742 A JPH03237742 A JP H03237742A JP 2034406 A JP2034406 A JP 2034406A JP 3440690 A JP3440690 A JP 3440690A JP H03237742 A JPH03237742 A JP H03237742A
Authority
JP
Japan
Prior art keywords
bonding
pad
master slice
integrated circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2034406A
Other languages
English (en)
Inventor
Toshiji Ayabe
綾部　利治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2034406A priority Critical patent/JPH03237742A/ja
Publication of JPH03237742A publication Critical patent/JPH03237742A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特に未使用のポンデ
ィングパッドを有するマスタスライス集積回路に関する
。
〔従来の技術〕
従来、この種のマスタスライス集積回路は、半導体基板
上に同一の素子構成をもつ素子領域を形成した後、これ
を下地とし、配線工程をいわゆるマスタスライス法によ
り形成していた。配線工程のマスクは製品毎に作製し、
ボンディング窓開は用マスクはあらかじめ作製した共通
のものを使用するため、第２図に示すように半導体チッ
プ１の外周のパッド電極１４は全て同じ構成になってい
た。
〔発明が解決しようとする課題〕
上述した従来のマスタスライス集積回路は、使用するパ
ッドと使用しないパッドが同じ形状で混在することにな
り組立工程において、所望のパッドに正しくボンディン
グされているか目視チエツクの際、確認しづらく組立時
の工数増大の原因となっていた。
〔課題を解決するための手段〕
本発明は、同一の素子構成をもつ半導体基板を下地とす
るマスタスライス集積回路において、ボンディングを行
うパッドの電極部の形状とボンディングを行わないパッ
ドの電極部の形状を異なるパターンとしたことを特徴と
する。ボンディングを行なうパッドの電極部を矩形とし
、ボンディングを行わないパッドの電極部を矩形以外の
形状とするのが適当である。
〔実施例〕
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例の概略平面図である。半導体チップ
１上に内部回路２がマスタスライス的に形成され、配線
３，４．５により矩形のパッド電極６，７．８に接続さ
れ、ボンディング窓９，１０．１１が形成されている。
未使用のパッド電極１２は矩形の角部を削った六角形の
パターンとして形成されている。
〔発明の効果〕
以上説明したように本発明は、未使用パッドの電極形状
を使用するパッドの電極形状と異なったパターンにする
ことにより組立工程の確認時に未使用パッドの認識率が
向上し、目視チエツクによりたやすくチエツクでき、ボ
ンディングの間違いや工数を削減できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す概略平面図、第２図は
従来例を示す平面図である。 １・・・半導体チップ、２・・・内部回路、３．４．５
・・・配線、６，７．８・・・パッド電極、９，１０゜
１１・・・ボンディング窓、１２・・・未使用パッド電
極、１３・・・ボンディング窓、１４・・・パッド電極
、１５・・・ボンディング窓。

Claims (1)

  1. 【特許請求の範囲】 １、同一の素子構成をもつ半導体基板を下地とするマス
    タスライス集積回路において、ボンディングを行うパッ
    ドの電極部の形状をボンディングを行わないパッドの電
    極部の形状と異ならせたことを特徴とするマスタスライ
    ス集積回路。 ２、ボンディングを行うパッドの電極部を矩形とし、ボ
    ンディングを行わないパッドの電極部を矩形とは異なる
    形状とした請求項１記載のマスタスライス集積回路。
JP2034406A 1990-02-14 1990-02-14 マスタスライス集積回路 Pending JPH03237742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2034406A JPH03237742A (ja) 1990-02-14 1990-02-14 マスタスライス集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2034406A JPH03237742A (ja) 1990-02-14 1990-02-14 マスタスライス集積回路

Publications (1)

Publication Number Publication Date
JPH03237742A true JPH03237742A (ja) 1991-10-23

Family

ID=12413308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2034406A Pending JPH03237742A (ja) 1990-02-14 1990-02-14 マスタスライス集積回路

Country Status (1)

Country Link
JP (1) JPH03237742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473196A (en) * 1993-02-02 1995-12-05 Matra Marconi Space France Semiconductor memory component comprising stacked memory modules
US6798077B2 (en) * 2000-12-04 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with staggered octagonal electrodes and increased wiring width

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473196A (en) * 1993-02-02 1995-12-05 Matra Marconi Space France Semiconductor memory component comprising stacked memory modules
US6798077B2 (en) * 2000-12-04 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with staggered octagonal electrodes and increased wiring width

Similar Documents

Publication Publication Date Title
JPH03237742A (ja) マスタスライス集積回路
JPS6018143B2 (ja) 半導体集積回路の製造方法
JPS6184824A (ja) 半導体集積回路
JPS62106638A (ja) 半導体ウエハ−
JPS63221635A (ja) 半導体装置の製造方法
JPH0514513Y2 (ja)
JPH02241046A (ja) 半導体集積回路の製造方法
JP2704128B2 (ja) 半導体装置用リードフレームおよびその製造方法
JPS5947462B2 (ja) 半導体装置用リ−ド構成
JPH022164A (ja) 集積回路
JPH065663A (ja) 評価用半導体装置
JPS6112042A (ja) マスタ−スライス型半導体装置
JPH03152966A (ja) 半導体装置用リードフレーム
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
JPS62115853A (ja) リ−ドフレ−ムの製造方法
JPS6193646A (ja) 半導体集積回路
JPH04332151A (ja) 半導体集積回路のレイアウト法
JPH046850A (ja) 半導体集積回路の自動レイアウト方式
JPS62188241A (ja) 半導体装置の製造方法
JPH0287656A (ja) 混成集積回路
JPS6272155A (ja) 集積回路の製造方法
JPH02101758A (ja) 半導体装置の製造方法
JPH05190554A (ja) フリップチップ型半導体装置及びその製造方法
JPH02154413A (ja) 半導体装置の製造方法
JPH0334570A (ja) マスタースライス方式集積回路装置