JPH05190554A - フリップチップ型半導体装置及びその製造方法 - Google Patents
フリップチップ型半導体装置及びその製造方法Info
- Publication number
- JPH05190554A JPH05190554A JP639992A JP639992A JPH05190554A JP H05190554 A JPH05190554 A JP H05190554A JP 639992 A JP639992 A JP 639992A JP 639992 A JP639992 A JP 639992A JP H05190554 A JPH05190554 A JP H05190554A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- semiconductor device
- type semiconductor
- chip type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【目的】基板に実装した場合に、正しく配線パターンに
接続されているか否かを黙視で確認できるフリップチッ
プ型半導体装置を得ることを目的とする。 【構成】ICチップ12の側縁部分に、複数の電極用バ
ンプ3とそれぞれ予め定められた関係位置で位置決め用
バンプ13を設けたフリップチップ型半導体装置であ
る。また、このようなICの前記位置決め用バンプ13
の形成に当たっては共通のマスクに位置決め用バンプ1
3を形成するパターンを形成し、メッキ等で電極用バン
プを形成すると同時に位置決め用バンプ13を形成する
ようにしている。 【効果】ICの側方に位置決め用バンプが露出し、それ
らが正確に基板上に実装されているか否かをそのICの
側方から黙視で確認することができる。
接続されているか否かを黙視で確認できるフリップチッ
プ型半導体装置を得ることを目的とする。 【構成】ICチップ12の側縁部分に、複数の電極用バ
ンプ3とそれぞれ予め定められた関係位置で位置決め用
バンプ13を設けたフリップチップ型半導体装置であ
る。また、このようなICの前記位置決め用バンプ13
の形成に当たっては共通のマスクに位置決め用バンプ1
3を形成するパターンを形成し、メッキ等で電極用バン
プを形成すると同時に位置決め用バンプ13を形成する
ようにしている。 【効果】ICの側方に位置決め用バンプが露出し、それ
らが正確に基板上に実装されているか否かをそのICの
側方から黙視で確認することができる。
Description
【0001】
【産業上の利用分野】この発明は、電気回路配線基板に
正確に実装し易くしたフリップチップ型半導体装置及び
その製造方法に関するものである。
正確に実装し易くしたフリップチップ型半導体装置及び
その製造方法に関するものである。
【0002】
【従来の技術】先ず、図4及び図5を用いて従来技術の
フリップチップ型半導体装置及びその電気回路配線基板
への実装方法を説明する。図4は従来技術のフリップチ
ップ型半導体装置の電極バンプが設けられた部分を示す
斜視図であり、図5は図4に示したフリップチップ型半
導体装置を電気回路配線基板に実装した状態を示した斜
視図である。
フリップチップ型半導体装置及びその電気回路配線基板
への実装方法を説明する。図4は従来技術のフリップチ
ップ型半導体装置の電極バンプが設けられた部分を示す
斜視図であり、図5は図4に示したフリップチップ型半
導体装置を電気回路配線基板に実装した状態を示した斜
視図である。
【0003】図4において、符号1は全体として単一の
半導体集積回路が形成されたフリップチップ型半導体装
置(以下、単に「IC」と記す)を指す。このIC1は
その本体であるICチップ2の表面の両側縁から内側に
入った部分に、その側縁に沿い、絶縁膜を剥離して一直
線状に複数の電極を露出し、それらの電極表面に電極用
バンプ3を設けてある。
半導体集積回路が形成されたフリップチップ型半導体装
置(以下、単に「IC」と記す)を指す。このIC1は
その本体であるICチップ2の表面の両側縁から内側に
入った部分に、その側縁に沿い、絶縁膜を剥離して一直
線状に複数の電極を露出し、それらの電極表面に電極用
バンプ3を設けてある。
【0004】
【発明が解決しようとする課題】このようなIC1を、
図5に示したように、電気回路配線基板(以下、単に
「基板」と記す)4に形成された複数の電気回路配線パ
ターン(以下、単に「配線パターン」と記す)5に接続
し、実装する場合、前述のように電極用バンプ3がIC
チップ2の内部に形成されているために、X線等を用い
た検査方法でないとそれらの電極用バンプ3が配線パタ
ーン5に正確に接続されているかどうかは黙視では確認
することができなかった。この発明は、これらの接続状
態が黙視でも確認できるICを提供することを課題とす
るものである。
図5に示したように、電気回路配線基板(以下、単に
「基板」と記す)4に形成された複数の電気回路配線パ
ターン(以下、単に「配線パターン」と記す)5に接続
し、実装する場合、前述のように電極用バンプ3がIC
チップ2の内部に形成されているために、X線等を用い
た検査方法でないとそれらの電極用バンプ3が配線パタ
ーン5に正確に接続されているかどうかは黙視では確認
することができなかった。この発明は、これらの接続状
態が黙視でも確認できるICを提供することを課題とす
るものである。
【0005】
【課題を解決するための手段】そのため、この発明では
ICチップの側縁部に、電極用バンプと予め定められた
関係位置で位置決め用バンプを設けることにより、前記
の課題を解決した。
ICチップの側縁部に、電極用バンプと予め定められた
関係位置で位置決め用バンプを設けることにより、前記
の課題を解決した。
【0006】
【作用】従って、ICの側方に位置決め用バンプが露出
しているので、そのICの側方から接続状態を黙視で確
認することができる。
しているので、そのICの側方から接続状態を黙視で確
認することができる。
【0007】
【実施例】以下、この発明の実施例を図1及び図2を用
いて説明する。図1はこの発明のICの電極バンプが設
けられた部分を示す斜視図であり、図2は図1に示した
この発明のフリップチップ型半導体装置を電気回路配線
基板に実装した状態を示した斜視図である。なお、図4
及び図5に示した従来技術のIC及び基板と同一部分に
は同一の符号を付し、その説明を省略する。
いて説明する。図1はこの発明のICの電極バンプが設
けられた部分を示す斜視図であり、図2は図1に示した
この発明のフリップチップ型半導体装置を電気回路配線
基板に実装した状態を示した斜視図である。なお、図4
及び図5に示した従来技術のIC及び基板と同一部分に
は同一の符号を付し、その説明を省略する。
【0008】図1において、符号10はこの発明のIC
10を示している。その本体であるICチップ12の表
面には、図4に示したICチップ2と同様に、電極用バ
ンプ3が設けられていて、これらの他に、ICチップ1
2の側縁部分に、これらの電極用バンプ3と予め定めら
れた関係位置でそれぞれ位置決め用バンプ13を設け
た。
10を示している。その本体であるICチップ12の表
面には、図4に示したICチップ2と同様に、電極用バ
ンプ3が設けられていて、これらの他に、ICチップ1
2の側縁部分に、これらの電極用バンプ3と予め定めら
れた関係位置でそれぞれ位置決め用バンプ13を設け
た。
【0009】「予め定められた関係位置」とは、このよ
うなICチップ12が基板4に実装された場合に、IC
チップ12の各電極用バンプ3がそれぞれ基板4に形成
された配線パターン5に在ることを保証する関係位置を
いう。
うなICチップ12が基板4に実装された場合に、IC
チップ12の各電極用バンプ3がそれぞれ基板4に形成
された配線パターン5に在ることを保証する関係位置を
いう。
【0010】従って、このようなIC10を、図2に示
したように基板4の配線パターン5に接続、実装した場
合、そのIC10が正確に実装されているか否かは、I
C10の側方から前記位置決め用バンプ13が露出して
いるので、それらの接続状態を黙視で確認することがで
きる。
したように基板4の配線パターン5に接続、実装した場
合、そのIC10が正確に実装されているか否かは、I
C10の側方から前記位置決め用バンプ13が露出して
いるので、それらの接続状態を黙視で確認することがで
きる。
【0011】この実施例ではそれぞれの電極用バンプ3
に対応してそれぞれ位置決め用バンプ13を設けたが、
この位置決め用バンプ13は電極用バンプ3と予め定め
られた関係位置で設けられるものであるから、図1に示
したX軸座標上及びY軸座標上に少なくともそれぞれ2
個づつ位置決め用バンプ13を設けるだけでもよく、即
ち、1対1で設ける必要はない。
に対応してそれぞれ位置決め用バンプ13を設けたが、
この位置決め用バンプ13は電極用バンプ3と予め定め
られた関係位置で設けられるものであるから、図1に示
したX軸座標上及びY軸座標上に少なくともそれぞれ2
個づつ位置決め用バンプ13を設けるだけでもよく、即
ち、1対1で設ける必要はない。
【0012】次に、これらの位置決め用バンプ13をI
Cチップ12に設ける製造方法を図3を用いて説明す
る。図3において、符号20は半導体ウエハを示す。こ
の半導体ウエハ20の表面には複数のICチップ12が
形成されているが、それらの電極15の位置と予め定め
られた関係位置で、かつスクライブライン14上に跨が
って位置決め用バンプ13A(図3D)を形成する。
Cチップ12に設ける製造方法を図3を用いて説明す
る。図3において、符号20は半導体ウエハを示す。こ
の半導体ウエハ20の表面には複数のICチップ12が
形成されているが、それらの電極15の位置と予め定め
られた関係位置で、かつスクライブライン14上に跨が
って位置決め用バンプ13A(図3D)を形成する。
【0013】先ず、図3Aに示したように、ICチップ
12の表面に形成された電極15を避けて絶縁膜16を
形成し、その後全面にバリアメタル層17を形成する。
このバリアメタル層17は電極用バンプ3の金属が電極
15へ拡散することを防止し、かつ電極用バンプ3をメ
ッキする時の電極の役割をする。
12の表面に形成された電極15を避けて絶縁膜16を
形成し、その後全面にバリアメタル層17を形成する。
このバリアメタル層17は電極用バンプ3の金属が電極
15へ拡散することを防止し、かつ電極用バンプ3をメ
ッキする時の電極の役割をする。
【0014】そして次に、図3Bに示したように、レジ
ストを塗布し、電極用バンプ3と予め定められた関係位
置で形成された位置決め用バンプ13のマスクが形成さ
れたマスクを用いて露光、現像し、メッキ用レジスト1
8を形成する。
ストを塗布し、電極用バンプ3と予め定められた関係位
置で形成された位置決め用バンプ13のマスクが形成さ
れたマスクを用いて露光、現像し、メッキ用レジスト1
8を形成する。
【0015】そして図3Cに示したように、メッキによ
り電極用バンプ3を電極15の上方に、そして位置決め
用バンプ13Aをスクライブライン14上に形成する。
り電極用バンプ3を電極15の上方に、そして位置決め
用バンプ13Aをスクライブライン14上に形成する。
【0016】そして次の工程で、図3Dに示したよう
に、前記メッキ用レジスト18及びその下のバリアメタ
ル層17を除去し、図3Eに示したように、前記スクラ
イブライン14上をダイシングすることによって、個々
のICチップ12を切り出す。そうすると位置決め用バ
ンプ13がICチップ12の側面に連なって形成された
ことになり、これらの位置決め用バンプ13をICチッ
プ12の側方から見ることができる。
に、前記メッキ用レジスト18及びその下のバリアメタ
ル層17を除去し、図3Eに示したように、前記スクラ
イブライン14上をダイシングすることによって、個々
のICチップ12を切り出す。そうすると位置決め用バ
ンプ13がICチップ12の側面に連なって形成された
ことになり、これらの位置決め用バンプ13をICチッ
プ12の側方から見ることができる。
【0017】このように、追加の工程を必要とすること
なく、従来技術のICチップ12の製造工程のままで、
共通のマスクを用いて同時に2種類のバンプをメッキで
形成することができる。
なく、従来技術のICチップ12の製造工程のままで、
共通のマスクを用いて同時に2種類のバンプをメッキで
形成することができる。
【0018】
【発明の効果】以上のように、この発明ではICチップ
の側縁部に、電極用バンプと予め定められた関係位置で
位置決め用バンプを設けたので、ICの側方に位置決め
用バンプが露出し、それらが正確に基板に実装されてい
るか否かの接続状態をそのICの側方から黙視で確認す
ることができるという優れた効果が得らる。また、この
発明の製造方法によれば、従来技術のICの製造方法に
おいて、製造工程を追加する必要もなく、量産化できる
という優れた効果も有する。
の側縁部に、電極用バンプと予め定められた関係位置で
位置決め用バンプを設けたので、ICの側方に位置決め
用バンプが露出し、それらが正確に基板に実装されてい
るか否かの接続状態をそのICの側方から黙視で確認す
ることができるという優れた効果が得らる。また、この
発明の製造方法によれば、従来技術のICの製造方法に
おいて、製造工程を追加する必要もなく、量産化できる
という優れた効果も有する。
【図1】この発明のフリップチップ型半導体装置の電極
バンプが設けられた部分を示す斜視図である。
バンプが設けられた部分を示す斜視図である。
【図2】図1に示したこの発明のフリップチップ型半導
体装置を電気回路配線基板に実装した状態を示した斜視
図である。
体装置を電気回路配線基板に実装した状態を示した斜視
図である。
【図3】この発明のフリップチップ型半導体装置を得る
製造方法の関係する数工程を示した断面図である。
製造方法の関係する数工程を示した断面図である。
【図4】従来技術のフリップチップ型半導体装置の電極
バンプが設けられた部分を示す斜視図である。
バンプが設けられた部分を示す斜視図である。
【図5】図4に示したフリップチップ型半導体装置を電
気回路配線基板に実装した状態を示した斜視図である。
気回路配線基板に実装した状態を示した斜視図である。
3 電極用バンプ 4 電気回路配線基板 5 電気回路配線パターン 10 フリップチップ型半導体装置 12 ICチップ 13 位置決め用バンプ 15 電極 16 絶縁膜 17 バリアメタル層 18 メッキ用レジスト 20 半導体ウエハ
Claims (3)
- 【請求項1】半導体集積回路が形成された半導体チップ
の側縁部分に、複数の電極用バンプとそれぞれ予め定め
られた関係位置で位置決め用バンプを設けたことを特徴
とするフリップチップ型半導体装置。 - 【請求項2】単一の半導体集積回路が所定の間隔で複数
の箇所に形成された半導体ウエハに、該単一の半導体集
積回路の電極バンプとそれぞれ予め定められた関係位置
にあるように位置決め用バンプを、前記複数の単一の半
導体集積回路が相隣る中間のスクライブライン上に形成
することを特徴とするフリップチップ型半導体装置の製
造方法。 - 【請求項3】請求項2に記載の位置決め用バンプは、前
記複数の単一の半導体集積回路の電極用バンプ形成用マ
スクを用いて電極用バンプと同時に形成されることを特
徴とする請求項2に記載のフリップチップ型半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00639992A JP3214015B2 (ja) | 1992-01-17 | 1992-01-17 | フリップチップ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00639992A JP3214015B2 (ja) | 1992-01-17 | 1992-01-17 | フリップチップ型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05190554A true JPH05190554A (ja) | 1993-07-30 |
JP3214015B2 JP3214015B2 (ja) | 2001-10-02 |
Family
ID=11637295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00639992A Expired - Fee Related JP3214015B2 (ja) | 1992-01-17 | 1992-01-17 | フリップチップ型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3214015B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112878A (ja) * | 2006-10-31 | 2008-05-15 | Seiko Instruments Inc | 半導体装置 |
-
1992
- 1992-01-17 JP JP00639992A patent/JP3214015B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112878A (ja) * | 2006-10-31 | 2008-05-15 | Seiko Instruments Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3214015B2 (ja) | 2001-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0138887B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPS61111561A (ja) | 半導体装置 | |
JPH05190598A (ja) | 半導体チップ整合用の光形成可能な型板 | |
US6465886B1 (en) | Semiconductor device having circuit pattern and lands thereon | |
GB2292637A (en) | Semiconductor wafer with dummy pads | |
US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
US6763585B2 (en) | Method for producing micro bump | |
JPH05190554A (ja) | フリップチップ型半導体装置及びその製造方法 | |
JP2005012065A (ja) | 半導体装置およびその製造方法 | |
JP3988679B2 (ja) | 半導体基板 | |
JPH10284812A (ja) | 半導体デバイス | |
KR20220007674A (ko) | 플레이스드 볼 구조 및 제조 공정 | |
JP2006013205A (ja) | 半導体装置及びその製造方法 | |
JP3038904B2 (ja) | 半導体集積回路 | |
JPH09214079A (ja) | 配線基板 | |
JPH03123059A (ja) | 半導体装置 | |
JP3017179B1 (ja) | 半導体集積回路装置及びその製造方法並びにマスク | |
JPH02295144A (ja) | 集積回路 | |
JPH0748105B2 (ja) | フォトマスク | |
JPS62125649A (ja) | 半導体装置 | |
JPH0129053B2 (ja) | ||
JPH01274451A (ja) | 半導体集積回路 | |
JPH03198318A (ja) | 半導体装置の製造方法 | |
JPH09172037A (ja) | 半導体装置およびその製造方法 | |
JPH04250628A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |