JPH03226003A - 電子コンパレータ回路 - Google Patents

電子コンパレータ回路

Info

Publication number
JPH03226003A
JPH03226003A JP2311696A JP31169690A JPH03226003A JP H03226003 A JPH03226003 A JP H03226003A JP 2311696 A JP2311696 A JP 2311696A JP 31169690 A JP31169690 A JP 31169690A JP H03226003 A JPH03226003 A JP H03226003A
Authority
JP
Japan
Prior art keywords
pair
stage
transistors
mos transistors
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2311696A
Other languages
English (en)
Other versions
JP3105535B2 (ja
Inventor
Alberto Gola
アルベルト　ゴラ
Angelo Alzati
アンジェロ　アルザッティ
Aldo Novelli
アルド　ノヴェーリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH03226003A publication Critical patent/JPH03226003A/ja
Application granted granted Critical
Publication of JP3105535B2 publication Critical patent/JP3105535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H03F3/45286—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H03F3/45291—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/45—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2436—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors
    • H03K5/2445—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45144—At least one follower being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45304—Indexing scheme relating to differential amplifiers the common gate stage of a BIFET cascode dif amp being implemented fully by FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は第１の差動段階の入力回路部分を含み、それが
該入力部分の各出力を構成しているコレクタを有する差
動対をなすバイポーラ・トランジスタを備えているとい
うタイプの電子コンパレータ（比較器）回路に関するも
のである。
（従来の技術） よく知られているように、コンパレータ・デバイスは、
どんな波形を有するものでも、信号がある与えられた参
照水準に達する瞬間をセットする為に、多くの電子的監
視回路及び制御回路に広く使われている。
既知のタイプのコンパレータは比較されるべき波形が印
加される非転換入力に対する演算増幅器を含む事ができ
るが、一方予め決められた参照又はしきい電圧値■Ｓは
転換入力上に保たれている。
既知のものは、例えばバイポーラ技術を使って実施され
るコンパレータ回路である。これらはその高い精度と、
それらが高い電圧利得を持っている事、そして特別に低
い、いわゆる「オフセット」電圧降下となる事によって
差別化される。
このような回路は、バイポーラ技術を使った論理回路か
、又はＣＭＯＳ型の論理回路かのいずれかにインターフ
ェイスする出力を持つようになる。
いくつかの見地では有効である一方、この種のコンパレ
ータでは、いわゆる「飽和する」回路構造が存在するた
めに、その入力と出力との間の信号の伝搬に相当な遅延
を経験する。
大抵の場合には、その信号伝搬の長い遅延は容認できな
い。何故ならば、それらがそのコンパレータから下流の
、そして既にそれと同種となっている論理回路から、更
に遅延が追加されるからである。
この欠点を取り除く為に、いわゆる「飽和しない」回路
構造を取り入れたコンパレータを使う事ができるが、そ
の構造は例えば、いくつかのトランジスタのベースとコ
レクタ間にショットキィ（Ｓｈｏｔｔｋｙ）ダイオード
を使うものである。
しかしながら、このような構造を備える為には、バイポ
ーラ技術の集積回路を生み出す通常の生産工程では徨雑
な、そしてコストのかかる処理段階（例えば、３重金属
化）が追加されるという重荷を負わなければならないだ
ろう。
（発明が解決しようとする課題） 本発明の基礎となる技術問題は、そのスイッチ・フェー
ズか特に速い、そしてＣＭＯ３型の論理回路と結合し得
るような構造的、及び機能的特性を有し、一方低い電流
ドローを保証し、そして従来技術が悩まされた欠点を克
服する電子コンパレータを提供する事である。
［発明の構成］ （課題を解決するための手段） この問題は、出力段階に第１の対のＭＯＳ　トランジス
タを含み、そのトランジスタのゲート極が共通になって
おり、その−吉例が該出力へ、他方側が電流ミラー回路
を経由して正の電源電極へ各々接続され、又第２の対の
ＭＯＳ　トランジスタを含み、このトランジスタのゲー
ト極が共通になっており、該出力とアースとの間に接続
されており、そして該第１の対のＭＯＳ　トランジスタ
のドレーン極が、そのコンパレータの為の出力端子を形
成している事を特徴として示すようなコンパレータ回路
により解決される。
本発明に従った回路の特徴及び利点は、例証により、そ
してそれに限定はされないが、付属の図面を参照する事
によりなされる下記のそれの実施例の詳細な説明から明
らかになるであろう。
（実施例） 第１図は本発明に従った電子コンパレータ回路の結線図
を示している。
その図面を参照して、一般的に、そして図式的に１で示
されているのは本発明のコンパレータの回路構成である
。
そのコンパレータ１は第１の差動段階回路部分２を含み
、この部分は差動対をなすｐｎｐ型のトランジスタＴ２
及びＴ３より構成され、そのトランジスタの各々のエミ
ッタは一緒に接続され、そしてバイアス電流電源Ｉ２を
経て正の電源電極ＶＣへ接続されている。
該トランジスタＴ２．Ｔ３の各々のベースＢ２及びＢ３
は、今度は各々のバイアス電流電源■１及びＩ３を経て
正の電極ＶＣへ接続されている。
該差動トランジスタ対Ｔ２及びＴ３のコレクタＣ２、Ｃ
３は該入力部分２の各々の出力を構成している。
段階２は信号入力ＩＮと、しきい入力Ｓとを有し、その
各々はそれと結合されたｐｎｐ型の対応するトランジス
タＴ１、Ｔ４を有しているが、その各トランジスタは段
階２とアースとの間でエミッタ・フォロワーとなるよう
に接続されている。
これらのトランジスタＴ１、Ｔ４は、その段階２の入力
インピーダンスを増加させる為に、いわゆるバッファー
（緩衝器）を形成している。それらは該入力ＩＮ及びＳ
と一致した各々のベースＢ１、Ｂ４を有する。そのエミ
ッタＥ１及びＥ４は各々のその差動対Ｔ２．Ｔ３のベー
スＢ２及びベースＢ３に接続されている。そしてそれら
の各々のコレクタＣ１，Ｃ４はアースへ接続されている
。
都合のよい事には、コンパレータ１の出力は出力段階３
に接続されており、その段階はＣＭＯ５技術で形成され
、そして１対のｎ−チャンネル、即ち各々のゲートＧ１
、Ｇ２が一緒に接続されたＭＯＳトランジスリス１及び
Ｍ２を含んでいる。
該ＭＯＳトランジスタＭ１、Ｍ２はいわゆる「カスコー
ド」構成となるようにバイポーラ段階２へ接続されてお
り、その各々の電源電極Ｓ１、Ｓ２は各対応するトラン
ジスタＴ２．Ｔ３のコレクタＣ２，Ｃ３へ各々接続され
ている。
又、ミラー回路４を備えており、この回路は１対のｐ−
チャンネル即ちＭＯＳ　トランジスタＭ３２Ｍ４より構
成されており、そして電源電極Ｖｃと該段階３との間へ
接続されている。特に、トランジスタＭ３はダイオード
構成になっており、そして両トランジスタＭ３及びＭ４
は、その各々の電源電極Ｓ３．Ｓ４が電極ＶＣへ接続さ
れており、そして各々のドレーン極Ｄ３．Ｄ４は段階３
中の第１のトランジスタ対Ｍ１、Ｍ２の対応するドレー
ン極ＤＩ、Ｄ２へ接続されている。
トランジスタＭ２のドレーン極Ｄ２は又、コンパレータ
１の為の出力端子ＯＵＴを形成している。バイアス電流
電源又は発電器■４が更に備えられており、それは電極
Ｖｃと段階３のゲートＧ１及びＧ２との間に接続されて
いる。
コンパレータ１の、そしてその出力段階３の回路構成は
第２の対のＭＯＳ型のトランジスタＭ５．Ｍ６により完
成されるが、その各々は電流電源として段階２の対応す
るコレクタＣ２，Ｃ３とアースとの間に挿入されている
。特にトランジスタＭ５１Ｍ６は各々のゲートＧ５．Ｇ
６が一緒に接続されており、その電源電極Ｓ５．Ｓ６は
アースに接続されており、そしてドレーン極Ｄ５．Ｄ６
は各々コレクタＣ２及びコレクタＣ３に接続されている
。
又、別のＭＯＳ型のトランジスタＭ７を備えており、こ
れはダイオード構成になるよう接続されており、そのゲ
ートＧ７はトランジスタＭ２のゲー）Ｇ２とアースとの
間に、抵抗Ｒを経てドレーンＤ７に接続されている。
前述のトランジスタＭ７は又、第２の対のトランジスタ
Ｍ５．Ｍ６のゲートＧ５．Ｇ６へ直接接続されたゲート
Ｇ７を有している。
好ましい実施例においては、電流電源１４の値は予め決
められた電流値Ｉに一致するように選ばれる。更に、電
源Ｉ２は２Ｉの値を有し、そして各々のトランジスタＭ
５及びＭ６を通る電流１ｄは３Ｉの値を有する。
バイアス電流電源ＩＩ、１３は同じ値を有する。
定常状態にある開始状態を参照して、それは入力端子Ｉ
Ｎ及びＳ上の各々の電圧値Ｖｉｎ及びＶｓか等しいとき
であるが、段階２中の各々のトランジスタＴ２．Ｔ３を
通って流れる電流は値■に一致するだろう。従って、出
力段階３中の各々のトランジスタＭｌ及びＭ２を通って
２１の電流が流れる。
その回路のカット・イン点は、単に電流Ｉと抵抗Ｒ１そ
れに加えてＭＯＳ　ｌ−ランリスタ・チャンネルの長さ
に対する幅の比Ｗ／Ｌの値のみに依存する事が示される
であろう。
段階３のトランジスタＭ１及びＭ２のしきい電圧はトラ
ンジスタＭ７のそれに一致する。
他方、その差動段階２の入力上の電圧水準か互いに異な
っている場合には、そしてその段階自身か完全にバラン
スを失っている場合には、トランジスタＴ３は完全に導
通状態であり、しかるにトランジスタＴ２はカット・オ
フの状態であると考えられるであろう。
この状態においては、トランジスタＴ３を通って流れる
電流は２Ｉに等しいであろうし、そしてコレクタＣ３上
で到達し得る最高電圧値はＲＸＩの積により与えられる
であろう。
従って、この電圧値を例えば０．４ボルトに等しくなる
ように取り計らう事によって、そしてＩとＲの値を選ぶ
事によって、トランジスタＴ２及びＴ３が飽和になる事
を防止でき、かくしてコンパレータ１のスイッチ・フェ
ーズの間を驚く程速くさせる事ができる。
トランジスタＴ２．Ｔ３のベース・エミッタ間の電圧降
下の温度による変動を考慮に入れる為に、その電流Ｉの
値をその電圧降下に比例させることができるであろう。
その電流Ｉの値と比Ｗ／Ｌを適切に選ぶ事によって、段
階３中のトランジスタはトランジスタＴ３のコレクタＣ
３と、Ｏに等しいアースとの間の最低電圧を持つような
大きさに作る事ができる。
その場合、その出力端子ＯＵＴ上の電圧の最小値も又Ｏ
となるであろう。
反対に、トランジスタＭｌを通って流れている電流が、
トランジスタＭ２を通って流れる電流よりもずっと大で
ある場合には、出力ＯＵＴに於ける電圧値は実際上、電
源電圧Ｖｃと同じになるであろう。
その結果、その出力電圧の範囲が広い為に、コンパレー
タ１は駆動バイポーラ回路及びＭＯＳ型の回路の両方に
対して適切なものとなるであろう。
本発明のコンパレータ回路１はバイポーラ技術及びＭＯ
３技術を使って実施される回路によりもたらされる利点
を兼ね備えている。
この回路は良好な利得（ゲイン）と低い入力オフセット
電圧降下を持つ事が示されてきた。更にそれは飽和状態
で作動するバイポーラ・トランジスタが無い為に（これ
は同時に低い電流ドローをもたらす）、スイッチ・フェ
ーズ中が極めて速くなる事を示している。
〔発明の効果〕
このように本発明によれば、スイッチフェーズが特に速
い、そしてＣＭＯ８型の論理回路と結合し得るような構
造的、および機能的特性を有し、一方低い電流ドローを
保証し、そして従来技術が悩まされた欠点を克服する電
子コンパレータを提供することができる。
【図面の簡単な説明】
第１図は本発明に係る電子コンパレータ回路の結線図で
ある。

Claims (1)

  1. 【特許請求の範囲】 １、電子コンパレータ回路（１）であって、第１の差動
    段階（２）入力回路部分を含み、それが該入力部分（２
    ）の各々の出力を構成しているコレクタ（Ｃ２、Ｃ３）
    を持った差動対のバイポーラ・トランジスタ（Ｔ２、Ｔ
    ３）を備えているタイプのもので、そのコンパレータ回
    路が入力段階（３）を取り入れており、その段階は、第
    １の対のＭＯＳトランジスタ（Ｍ１、Ｍ２）を含み、そ
    のトランジスタのゲート極（Ｇ１、Ｇ２）が共通であっ
    て、各々一方側が該出力（Ｃ２、Ｃ３）に接続され、他
    方側が電流ミラー回路（４）を経て正の電源電極（Ｖｃ
    ）へ接続されており、その段階は又第２の対のＭＯＳト
    ランジスタ（Ｍ５、Ｍ６）を含み、そのトランジスタは
    ゲート極（Ｇ５、Ｇ６）が共通で、該出力（Ｃ２、Ｃ３
    ）とアースとの間に接続されており、該第１の対のＭＯ
    Ｓトランジスタのドレーン極（Ｄ２）がそのコンパレー
    タ（１）の為の出力端子（ＯＵＴ）を形成している事を
    特徴とするもの。 ２、特許請求の範囲第１項に従う回路であって、該第１
    の対のＭＯＳトランジスタ（Ｍ１、Ｍ２）が該出力（Ｃ
    ２、Ｃ３）から下流でカスコード構成となるように接続
    されている事を特徴とするもの。 ３、特許請求の範囲第１項に従う回路であって、該出力
    段階（３）が更に別のＭＯＳトランジスタ（Ｍ７）を含
    み、そのトランジスタが該第１の対のＭＯＳトランジス
    タ（Ｍ１、Ｍ２）のゲート（Ｇ１、Ｇ２）とアースとの
    間でダイオード構成となるように抵抗（Ｒ）を経由して
    接続されており、そしてそれのゲート極（Ｇ７）が該第
    ２の対のＭＯＳトランジスタ（Ｍ５、Ｍ６）のゲート（
    Ｇ５、Ｇ６）へ直接接続されている事を特徴とするもの
    。 ４、特許請求の範囲第１項に従う回路であって、該ミラ
    ー電流回路（４）が更に別の対のＭＯＳトランジスタ（
    Ｍ３、Ｍ４）を含み、その一方（Ｍ３）がダイオード構
    成になっており、そして該正の電源電極（Ｖｃ）と該第
    １の対のＭＯＳトランジスタ（Ｍ１、Ｍ２）のドレーン
    極（Ｄ１、Ｄ２）との間に挿入されている事を特徴とす
    るもの。 ５、特許請求の範囲第１項に従う回路であって、該第１
    入力回路部分（２）が信号入力（ＩＮ）と、しきい入力
    （Ｓ）とを有し、それらが各々対応するバイポーラ・ト
    ランジスタ（Ｔ１、Ｔ４）と結合されており、それらト
    ランジスタがアースと該差動段階（２）との間でエミッ
    タ・フォロワー構成となるように接続されている事を特
    徴とするもの。 ６、特許請求の範囲第１項に従う回路であって、それが
    該電極（Ｖｃ）と該第１の対のＭＯＳトランジスタ（Ｍ
    １、Ｍ２）のゲート（Ｇ１、Ｇ２）との間にバイアス電
    流電源（１４）を含む事を特徴とするもの。
JP02311696A 1989-11-22 1990-11-19 電子コンパレータ回路 Expired - Fee Related JP3105535B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT02247489A IT1236879B (it) 1989-11-22 1989-11-22 Circuito elettronico comparatore
IT22474-A/89 1989-11-22

Publications (2)

Publication Number Publication Date
JPH03226003A true JPH03226003A (ja) 1991-10-07
JP3105535B2 JP3105535B2 (ja) 2000-11-06

Family

ID=11196766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02311696A Expired - Fee Related JP3105535B2 (ja) 1989-11-22 1990-11-19 電子コンパレータ回路

Country Status (6)

Country Link
US (2) US5077489A (ja)
EP (1) EP0429829B1 (ja)
JP (1) JP3105535B2 (ja)
KR (1) KR0159092B1 (ja)
DE (1) DE69030427T2 (ja)
IT (1) IT1236879B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095229B2 (ja) * 1990-08-31 2000-10-03 株式会社日立製作所 マイクロプロセッサ及び複合論理回路
JPH052037A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp ゼロクロス検出回路
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
KR100393317B1 (ko) * 1994-02-15 2003-10-23 람버스 인코포레이티드 지연동기루프
EP0757861B1 (en) * 1994-04-29 1998-12-30 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
US5600322A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS analog-to-digital converter
US5525934A (en) * 1994-08-24 1996-06-11 National Semiconductor Corporation Output circuit with short circuit protection for a CMOS comparator
US5668551A (en) * 1995-01-18 1997-09-16 Analog Devices, Inc. Power-up calibration of charge redistribution analog-to-digital converter
US5621409A (en) * 1995-02-15 1997-04-15 Analog Devices, Inc. Analog-to-digital conversion with multiple charge balance conversions
JP3244707B2 (ja) * 1995-06-09 2002-01-07 シーメンス アクチエンゲゼルシヤフト 第１のニューロンｍｏｓ電界効果トランジスタおよび基準源によって実現することができる２つの電気量の比較回路装置
US5621340A (en) * 1995-08-02 1997-04-15 Rambus Inc. Differential comparator for amplifying small swing signals to a full swing output
JP2897724B2 (ja) * 1996-05-22 1999-05-31 日本電気株式会社 差動増幅器
JPH1174742A (ja) * 1997-08-27 1999-03-16 Denso Corp オペアンプ
DE19739960C2 (de) * 1997-09-11 2000-11-30 Siemens Ag Signalregenerierungsschaltung
US6259280B1 (en) * 1997-09-25 2001-07-10 Texas Instruments Incorporated Class AB amplifier for use in semiconductor memory devices
JPH11154835A (ja) * 1997-11-21 1999-06-08 Seiko Instruments Inc 差動増幅器
US6362467B1 (en) * 1999-10-21 2002-03-26 Infineon Technologies North America Corp. Fast-switching comparator with hysteresis
US6313667B1 (en) * 2000-11-01 2001-11-06 National Semiconductor Corporation Apparatus and method for a turn around stage having reduced power consumption, Class AB behavior, low noise and low offset
DE10157962C1 (de) * 2001-11-26 2003-07-03 Texas Instruments Deutschland Komparator
US7986189B1 (en) * 2010-04-29 2011-07-26 Freescale Semiconductor, Inc. Amplifier with feedback
KR200487144Y1 (ko) 2017-09-28 2018-09-10 이승준 소방 배관 연결구조

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147940A (en) * 1977-01-24 1979-04-03 Westinghouse Electric Corp. MOS Interface circuit
US4342004A (en) * 1979-05-15 1982-07-27 Tokyo Shibaura Denki Kabushiki Kaisha Voltage comparator circuit
JPS5840918A (ja) * 1981-09-03 1983-03-10 Nec Corp 電圧比較回路
JPH0648595B2 (ja) * 1982-08-20 1994-06-22 株式会社東芝 半導体記憶装置のセンスアンプ
JPH0773205B2 (ja) * 1983-12-20 1995-08-02 株式会社日立製作所 レベル変換回路
JPH0767075B2 (ja) * 1983-12-26 1995-07-19 株式会社日立製作所 レベル変換回路
JPS6157118A (ja) * 1984-08-29 1986-03-24 Toshiba Corp レベル変換回路
JPH07118642B2 (ja) * 1986-01-08 1995-12-18 株式会社東芝 レベル変換回路
US4710724A (en) * 1986-04-02 1987-12-01 Motorola, Inc. Differential CMOS comparator for switched capacitor applications
JPS63240109A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 差動増幅器
JPS6474823A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Emitter follower circuit
FR2628228B1 (ja) * 1988-03-04 1990-09-14 Thomson Composants Milit Spaci
US5089789A (en) * 1990-05-16 1992-02-18 Texas Instruments Incorporated Differential amplifier
US5304869A (en) * 1992-04-17 1994-04-19 Intel Corporation BiCMOS digital amplifier
US5315179A (en) * 1992-09-28 1994-05-24 Motorola, Inc. BICMOS level converter circuit

Also Published As

Publication number Publication date
IT8922474A1 (it) 1991-05-22
JP3105535B2 (ja) 2000-11-06
EP0429829A2 (en) 1991-06-05
KR0159092B1 (ko) 1999-03-20
EP0429829A3 (en) 1992-05-06
US5077489A (en) 1991-12-31
USRE35434E (en) 1997-01-28
DE69030427D1 (de) 1997-05-15
DE69030427T2 (de) 1997-10-16
IT8922474A0 (it) 1989-11-22
KR910010872A (ko) 1991-06-29
IT1236879B (it) 1993-04-26
EP0429829B1 (en) 1997-04-09

Similar Documents

Publication Publication Date Title
JPH03226003A (ja) 電子コンパレータ回路
KR900008799B1 (ko) BiMOS 논리회로
US4647841A (en) Low voltage, high precision current source
JPH03220817A (ja) レベル変換回路
JP3263014B2 (ja) 線形化された抵抗性を利用したｍｏｓｆｅｔアナログ積算機
US4994694A (en) Complementary composite PNP transistor
JP2981279B2 (ja) 入出力回路
US4816773A (en) Non-inverting repeater circuit for use in semiconductor circuit interconnections
US7218174B2 (en) Delay circuit and method therefor
JPH08139531A (ja) 差動アンプ
JPH05248962A (ja) 半導体温度センサ
JP2981496B2 (ja) 半導体出力回路
JP2996551B2 (ja) カレントミラー回路装置
JPH09261032A (ja) インターフェース回路
SU1104648A1 (ru) Дифференциальный усилитель
JP2674274B2 (ja) 基準電圧回路
JP2003152475A (ja) エミッタフォロワ回路
JPH0749722A (ja) 定電流回路
JPH02182008A (ja) カレントミラー回路
JP2001016040A (ja) 絶対値検波回路
JPH07264047A (ja) Ｅｃｌ回路
JPH03230610A (ja) 比較器
JPS6133006A (ja) Ａｇｃ回路
JPH0774554A (ja) 増幅回路
JPH06222089A (ja) ウインドコンパレータ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees