JPH03218674A - 半導体装置およびこれを用いた光電変換装置 - Google Patents

半導体装置およびこれを用いた光電変換装置

Info

Publication number
JPH03218674A
JPH03218674A JP2078210A JP7821090A JPH03218674A JP H03218674 A JPH03218674 A JP H03218674A JP 2078210 A JP2078210 A JP 2078210A JP 7821090 A JP7821090 A JP 7821090A JP H03218674 A JPH03218674 A JP H03218674A
Authority
JP
Japan
Prior art keywords
emitter
region
semiconductor device
base
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2078210A
Other languages
English (en)
Other versions
JP2860138B2 (ja
Inventor
Masakazu Morishita
正和 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JPH03218674A publication Critical patent/JPH03218674A/ja
Application granted granted Critical
Publication of JP2860138B2 publication Critical patent/JP2860138B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14681—Bipolar transistor imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置およびこれを用いた光電変換装置に
関するものである． ［従来の技術］ 従来より高速化、高増巾率化、耐圧性を有する半導体装
置としてバイポーラトランジスタ（以下、ＢＰＴと略記
する）が知られている。
従来のＢＰＴとして、中でもＤＯＰＯＳ　　ＢＰＴ　（
Ｄｏｐｅｄ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ　ＢＰＴ）が、
接合のシャロー化および高集積化の点で優れたＢＰＴと
して知られている。
従来、この極のＢＰＴには、ポリシリコンエミッタ領域
と単結晶エミッタ領域との間に膜厚〜１０人程度の自然
酸化物が介在していた。また、１０００℃以上の熱処理
により、この酸化膜が破れたり、ボール状になったりし
ていることがある。
第１図は、従来のＢＰＴの一例を説明するための概略断
面図である。図において、１はシリコン？の半導体から
なる基板、２はｎ３埋め込み領域、３は不純物濃度の低
いｎ一領域、４はベース領域となるｐ領域、５はエミッ
タ領域となるｎ＋領域、６はチャネル・ストップとなる
ｎ領域、７はバイポーラトランジスタのコレクタ抵抗を
下げるためのｎ　″領域、８はポリシリコンエミッタ領
域と単結晶エミッタ領域との間に形成された酸化膜（Ｓ
ｉＯ■），１０１，１０２，１０３，１０４は夫々素子
、電極および配線をそれぞれ分離するための絶縁膜、２
００−１〜２００−３は夫々金属、シリサイド、ポリサ
イド等により形成された電極である。
ここで、基板１は、例えばシリコン基板中にリン（ｐｈ
）、アンチモン（ｓｂ）、ヒ素（Ａｓ）等の不純物をド
ーブしてｎ型とされるか、あるいは、ポロン（Ｂ）、ア
ルミニウム（ＡＪＺ）、ガリウム（Ｇａ）等の不純物を
ドープしてＰ型とされている。埋め込み領域２は、必ず
しもある必要はないが、コレクタ抵抗を下げるためには
設けることが好ましい。ｎ一領域３はエビタキシャル技
術等により形成される。ベース領域４には、ボロン（Ｂ
）．ガリウム（Ｇａ）　、アルミニウム（ＡＪｌ）等が
ドーブされている。エミッタ領域５としては、多結晶ま
たは阜結晶シリコンが用いられる。
このようなＢＰＴにおいては、ベースとエミッタとの界
面に生じた自然酸化膜により価電子帯に形成される電位
障壁によってベースからエミッタへの正孔の浸入を阻止
することができ、このため、電流増幅率を向上させるこ
とができるという長所を有している。
第２図は、第１図に示した従来の半導体装置のＡ−Ａ’
断面の深さ方向における、自然酸化膜の存在する場合に
おける通常動作時の電位を模式的に示す電位図である。
図において、ＷＥはエミッタ中性領域の厚さを示し、Ｗ
ａはベース中性領域の厚さを示している。また、図に示
したように、エミッタ領域とベース領域との間に自然酸
化物が部分的に形成されていることにより、ＷＥ′の位
置に電位障壁が存在する。
このような従来の半導体装置において、ベース電流は、
主として以下に示す成分からなる。
まず、ベースからエミジタへの正孔の拡散電流は、自然
酸化膜が存在し電位障壁が存在する場所では、 Ｊａ＋−（Ｑ−ｎ＋”Ｊｐ／Ｎｔ４ｐ）ｘｔａｎｈ（Ｗ
Ｅ’／Ｌｐ）［ｅｘｐ（Ｖａｔ／ｋＴ）−１１　　−　
　１−（１）式で近似的に表される電流成分になる。
方、自然酸化膜がない場所のベースからエミッタに注入
されるベース電流Ｊｌｌｌは、次式で表される。
Ｊｅ＋　−　（ｑ−ｎ＋’Ｊｐ／Ｎｚ・Ｌｐ）ｘ　ｃｏ
ｔｈ　（ＷＥ／ＬＰ）　［ｅｘｐ　（Ｖａｚ／ｋＴ）　
−１１　　−　１−　（２）多結晶の粒径が犬で、Ｗ　
ａ　＜　Ｌ　ｐの近似ができる場合は、 ＪＢｌ′Ｌ９（ｑ−ｎ＋’Ｊｐ／ＮＥ−Ｗｔ）　［ｅＸ
ｌ）（ＶａＥ／ｋＴ）−１１・・・　１−，（３） となる。すなわち、Ｊａｒ゜　はエミッタ厚みＷＥに逆
比例し、ＷＥを減少させるとＪａｌ“が増加する。従っ
て、半導体装置の高集積化を図るにつれて、Ｊａｌ゜は
増加し、電流増幅率ｈＦ’Ｅは小さくなる。
一方、粒径が小さい多結晶シリコンであり、ＷＥ≧Ｌ，
を満たすときは、拡散長ＬＰが小さいためｃ　ｏ　ｔ　
ｈ　（Ｗ（　／　Ｌｐ　）　”Ｆ　１となり、Ｊａｍ’
　”ｒ　（Ｑ’ｎ＋２・Ｄｐ／Ｎｔ’Ｌｐ）　［ｅｘｐ
（ＶａＥ／ｋＴ）−１１・・・１−（４） となる。ＬＰが小さいためＪａｌ゜は大きくなる一方、
ＬＰが多結晶シリコンの結晶粒の大きさや形成条件によ
り変化し、また、自然酸化膜の破壊のされ方によりベー
ス電流−は大きく影響されＢＰＴの個々のバラッキの原
因となり、また安定性の低下の原因ともなる。
また、エミッタから注入された電子の再結合電流は Ｊａ２−　（ｑ”ｎｔ’・Ｄｎ／ＮＩＳ−Ｌｎ）Ｘ［（
ｃａｓｈ　（ＷＢ／ＬＮ）　−１）／　｛Ｓｉｎｈ　（
Ｗａ／Ｌｓ）　）］×［ｅｘｐ（Ｖａ！／ｋＴ）−１１
　　　　　　　　・＝　１−（５）で表される。
一方、コレクタ電流は Ｊｃ　−（Ｑ−ｎｔ２Ｊｎ／Ｎａ・Ｌｎ）　　［ｃｏｓ
ｅｃｈ（ＷＢ／Ｌ．）］ｘ　［ｅｘｐ（Ｖａ！／ｋＴ）
−１３　　　　　　　　　−１−（６）となる。ここで
、ｑは電荷、ｎｉは真性半導体電荷密度（Ｓｉ），Ｎ（
はエミッタの不純物密度、Ｎ．はベースの不純物密度、
ＤＰは正孔の拡散係数、ＤＨは電子の拡散係数、ＬＰは
正孔の拡散長（〜（ＤＰτＰ）１／２）、ＬＮは電子の
拡散長、（舛（ＤＮτＮ）”’），ｋはボルッマン定数
、Ｔは絶対温度、ＶＩＩＥはベース・エミッタ順バイア
ス電子である。なお、τＰおよびτ８は正孔および電子
の少数キャリア寿命である。
第３図の模式的説明図に従来のＢＰＴの別の構成を示す
。第３図に示されるＢＰＴと第１図に示されるＢＰＴと
の違いは、第３図に示されるＢＰＴにはポリシリコンエ
ミッタ領域と単結晶エミッタ領域との間に自然酸化膜が
存在していない点である。その他の部分について付され
る引出し番号は第１図と同じ番号のものは同じ番号を付
してある。
第３図に示されるＢＰＴでのベース電流の主原因は１−
（３）式で表わされる電流となる。特に高集積、高密度
化した装置において、接合を浅化した場合、この電流は
非常に犬き〈なり、ｈｒｔが低下するので電流駆動能力
が低下する。また、エミッタを全部単結晶となるＢＰＴ
は、高集積化した場合、著しいｈＦＥの低下が生ずる。
［発明が解決しよ゜うとする課題］ このような従来のＢＰＴでは、エミッタ領域５の不純物
濃度はｌ　Ｑ　１９〜ｌ　Ｏ　”Ｃ　ｍ−３、ベース領
域の不純物濃度は１０１８〜１　０　”ｃ　ｍ−３　　
コレクタ領域の不純物濃度は１ｏ１４〜１　０　”ｃ　
ｍ−３程度であった。
しかし、このようなＢＰＴにおいては、エミッタ領域の
不純物濃度が高い（　１　０　”ｃ　ｍ−３以上）ため
にバンドギャップのナローイングが起こり、このためエ
ミッタからベースへのキャリアの注入効率が低下する場
合がある（すなわち電流増幅率ｈｒεが下がる）という
課題もあった。
また、ベースの不純物濃度が低いために、低温（例えば
７７゛Ｋ以下）では、ＢＰＴの正常勤作が維持できない
場合があるという課題もあった。
高密度化のため接合の浅化を行ったＢＰＴにおいては、
エミッタ・コレクタのバンチスルーを防止するためには
ベースの不純物濃度を大きくする必要がある。しかし、
この場合には、ベース・エミッタ間の耐圧が低下し、さ
らにベース・エミッタ間のキャバシタンスが大きくなる
という、新たな課題が発生する。
また、酸化膜による電位障壁は、価電子帯のみならず伝
導帯にも形成されるので、エミッタ中の多数キャリアで
ある電子の流れの障害ともなり、電流増幅率ｈＦＥの電
流依存性に傾ぎを生じる原因ともなっていた． また、自然酸化膜が均一に生成することが困難であり、
さらに熱処理により破壊されたり、ボール状になること
により、ベース電流が変化する。
この現象が各々のＢＰＴにおいて均一な現象とならずに
、バラツキが生じるため、ＢＰＴの特性にバラツキが生
じるという課題も有していた。
特に、個々のＢＰＴの特性バラツキが問題となる線形Ｉ
Ｃ、光電変換装置（エリアセンサ、ラインセンサ）等に
おいては、この影響が顕著であり．重要視されていた． 特に、個々のバラツキはＢＰＴをセンサセルに用いた光
電変換装置においては雑音の主原因となり、大きな問題
である。
本発明は、従来技術の上述した課題を解決するためにな
されたものであり、電流増幅率ｈｒｚが高く、低温でも
安定に動作させることができる半導体装置およびそれを
用いた光電変換装置を提供することを目的とする。
本発明は、電流増幅率が高く、かつ、電流増幅率の電流
依存性に傾きを生じるといった課題や特性にバラツキが
生じるといった課題のない半導体装置およびこれを用い
た光電変換装置を提供することを目的とする。
［ｉ！題を解決するための手段］ 本発明の半導体装置は、第１導電型のエミッタ、第２導
電型のベース、Ｎ１導電型のコレクタを有し、少なくと
もエミッタとベースの接合界ｊの近傍がＳｉにより形成
され、前記エミッタの４３ｉにより形成された領域上に
多結晶あるいは廊結晶のＳｉ，、Ｃヨ　（ｘ≦０．５）
により形成され、かつ、前記Ｓｉにより形成された領域
と前翫多結晶あるいは卑結晶のＳｉ１−．Ｃ．により形
成された領域との接合がグレーディッドヘテロ接台であ
ることを特徴とする。
また、本発明の光電変換装置は上記半導体装ｌを用いる
ことを特徴とする。
本発明の半導体装置は、第１導電型のエミッタと第２導
電型のベースと第１導電型のコレクタとを少なくとも有
する半導体装置であって、少なくともエミッタとベース
の接合界面の近傍がＳｉにより形成され、該エミッタ中
の該Ｓｉにより形成された領域の上に多結晶あるいは単
結晶のＳｉｌ−ｘＣｘ（ｘ≦０．５）が形成され、前記
Ｓｉにより形成された領域と前記多結晶あるいは車結晶
のＳｉ，−．Ｃ．により形成された領域との接合が、グ
レーディッドヘテロ接合であり、少なくとも前記エミッ
タ中の該Ｓｉにより形成された領域の下がＢおよびＧｅ
を添加された単結晶のＳｉにより形成され、前記Ｂの濃
度が１ｘ１０Ｉ８ｃｍ−３以上であることを特徴とする
。
また、本発明の光電変換装置は上記半導体装置を用いる
ことを特徴とする． 本発明の半導体装置は、第１導電型のエミッタと第２導
電型のベースと第１導電型のコレクタとを少なくとも有
する半導体装置であって、少なくともエミッタとベース
の接合界面の該エミッタ側の一部がＳｉにより形成され
、該エミッタ中の該Ｓｉにより形成された領域の上に多
結晶あるいは単結晶のＳｌｌ−ｘＣｘ（ｘ≦０．５）が
形成され、少なくとも前記エミッタの該Ｓｉにより形成
された領域の下がＳ　ｉ　＋−ｙ　Ｇｅ，　　（ｏ＜ｙ
＜　１　）により形成され、前記Ｓｉにより形成された
領域と前記多結晶あるいは単結晶のＳｉ．−．ｃＸによ
り形成された領域との接合および前記Ｓｉにより形成さ
れた領域と前記Ｓｉｔ一ｙＧｅｙにより形成された領域
との接合の少なくとも一方が、グレーディッドヘテロ接
合であることを特徴とする。
また、本発明の光電変換装置は上記半導体装置を用いる
ことを特徴とする。
（以下余白） ［実ｈ＆態様例〕 以下、本発明の好ましい実施態様例を具体的に説明する
。
本発明は上記した従来のＢＰＴが有する諸問題を解決し
、上記目的を達成するために、少なくともエミッタとベ
ースの接合界面の近傍がＳｉにより形成され、 該エミッタ中の該Ｓｉにより形成された領域の上に多結
晶あるいは単結晶のＳｉｔ−，ＩＣ．（ｘ≦０．５）が
形成され、 前記Ｓｉにより形成された領域と前記多結晶娶るいは単
結晶の３　１　１　−Ｘ　Ｃ　＋ｃにより形成された領
域との接合が、グレーディッドヘテロ接合とした構成の
ＢＰＴとした。
また、この際、少なくとも前記エミッタ中の該Ｓｉによ
り形成された領域の下がＢおよびＧｅを添加された単結
晶のＳｉにより形成されることは好ましい。
上記Ｓｉ，−，Ｃ，により形成された領域は第４図の模
式的切断面図に示されるＳｉＣ領域４０１である。（第
４図において第１図と同じ引出し番号は同じものを示し
ている） また、前記Ｓ　ｉ　ｌ−ｘ　Ｃ’，により形成された領
域は、イオン注入法により形成することができる。
前記Ｓｉ１−．Ｃ．の混晶比Ｘは０．０１２５≦ｘ≦０
．５とするのが望ましい。
また、前記Ｓｉ１−．Ｃ．の混晶比Ｘは、０．０１２５
≦ｘ≦０．０７５とするのがより好ましい。
前記Ｃ，ＢおよびＧｅの添加は、イオン注入法によりお
こなうことができる。
前記Ｓｉ，−．Ｃ．におけるＣの濃度は、６×１×１０
１８ｃｍ−３以上とするのが好ましい。
前記エミッタにおける不純物濃度はＩＸＩＯ１９ｃｍ−
３以下とするのが望ましい。
前記ＢおよびＧｅを添加された多結晶あるいは単結晶の
ＳｉにおけるＢの濃度をＮＢとし、Ｇｅの濃度をＮ。。
とじたとき、Ｎａ−＞８．２５ＮＢとするのが望ましい
。
また、前記エミッタの前記Ｓ　Ｉ　Ｈ　−ｘ　Ｃ　ｘに
より形成された領域上には、高濃度不純物層を有するこ
とは好ましい。
そして上記高濃度不純物層は、Ｓｉｔ−ｘＣｘ（ｘ＞ｏ
．０１２５）により形成することは好ましい。
イオン注入法のよると、Ｃ，ＧＭ等のドープが正確に行
なうことができ、混晶の成分を所望どおりに正確に設定
することができるので大変好ましい 特に、イオン注入によりＳｉ１−ウＣウ領域を作成する
のは本発明において非常に効果的である。
本発明は、上述の酸化膜を除去し、かつ、エミッタ中に
炭素を含有する領域を設けたものである。
すなわち本発明は、まず、エミッタ領域とベース領域と
の間に形成された自然酸化膜を除去することにより上述
の電位障壁を導電帯側、価電子帯側ともに取り除き、次
に、エミッタ中に炭素を含有する領域を設けることによ
り価電子帯側に電位障壁を形成したものである。
従って、本発明によれば、酸化膜が形成されていないこ
とによりＢＰＴ間の特性バラツキを除去することができ
、かつ、価電子帯に電位障壁が形成されていることによ
り電流増幅率を大きくすることができる。
また、本発明は、少なくともエミッタとベースの接合界
面の近傍がＳｉにより形成され、該エミッタ中の該Ｓｉ
により形成された領域の上に多結晶あるいは単結晶のＳ
　ｉ　ｌ−ｘ　ｃｘ（ｘ≦０．５）が形成され、 前記ベースの中性領域が多結晶あるいは単結晶のＳ　ｉ
　ｌ−ｙ　Ｇｅ，　　（０＜ｙ＜１　）により形成され
、 前記Ｓｉにより形成された領域と前記多結晶あるいは単
結晶のＳ　１　１−ｘ　ｃ，により形成された領域との
接合および前記Ｓｉにより形成された領域と前記Ｓｉ＋
−ｙＧｅｙにより形成された領域との接合の少なくとも
一方が、グレーディッドヘテロ接合である構成のＢＰＴ
とすることで上記詰問題を解決し、また上記目的を達成
する。
模式的切断面図を第１２図に示す。なお、説明は後述す
る， 前記Ｓｉ，．Ｃ．により形成された領域および前記Ｓｉ
ｎ−ｙＧｅｙにより形成された領域の少なくとも一方は
、イ゛オン注入法により形成されることが望ましい。
上記Ｓｉ，−ｘＣ．におけるＣの混晶比Ｘも、０．０１
２５≦ｘ≦０．０７５であるのが好ましい。
上記Ｓｉｔ−ｙＧｅｙにおけるＧｅの混晶比ｙは、０．
０６２５≦ｙ≦０．３７５とされるのが好ましい。
また、前記Ｓｉ＋−ｙＧｅｙにより形成された領域は、
前記エミッタ中の前記Ｓｉにより形成された領域の下に
のみ選択的に形成されることが望ましい。
本発明は、従来エミッタ領域とベース領域との間に形成
されていたシリコン酸化膜を除去し、エミッタ領域中に
炭素を含有する領域（　ｓ　ｉｒ−ｘＣ８領域）を設け
、さらに、少なくともベース領域にＧｅをドーブしてＳ
ｉ’，−ｙＧｅｙ混晶領域を形成したものである。
すなわち本発明は、まず、エミッタ領域中に形成された
酸化膜を除去することにより上述の電位障壁を導電帯側
、価電子帯側ともに取り除き、次に、エミッタ中に炭素
を含有する領域を設けることにより価電子帯側に電位障
壁を形成し、さらに、ベースにＳｉｔ−ｙＧｅｙ混晶に
より形成された領域を設けてエミッタからベースへの注
入キャリアを増加させたものである。
従って、本発明によれば、酸化膜が形成されていないこ
とによりＢＰＴの特性バラツキを除去することができ、
かつ、価電子帯に電位障壁を形成したことおよびエミッ
タからベースへの注入キャリアを増加させたことにより
電流増幅率を大きくすることができる。
以下、本発明について詳細に説明する。
（Ｓ　１　１−Ｘ　Ｃｘ領域） 本発明はＳｉｌ−ウＣＸ領域を形成することにより、エ
ミッタ中に電位障壁を作成し、ベースからエミッタ中に
電位障壁を作成し、ベースからエミッタに注入されるキ
ャリアの拡散を抑え、（１）式で表される電流Ｊｌｌｌ
を小さくするものである。すなわちＬｐ）Ｗｔ’の条件
下では、ｔａｎｈ（Ｗｃ’／Ｌｐ）一Ｗ・ｔ’／Ｌｐ　
　（　１となり、ＪＢＩは小さくすることができる。
以下、本実施態様例について詳細に説明する。
価電子帯側にのみ電位障壁が形成された場合の、ベース
電流、コレクタ電流の解析的理論式は、以下のようにな
る。但し、エミッタのＷＥの先は、金属でコンタクトす
るものとする。
まず、ベース電流は、主として、ベースからエミッタへ
の正孔の拡散電流 Ｊａ＋−（ｑ−ｎ＋２Ｊｐ／Ｎｔ・Ｌｐ）ｘｔａｎｈ（
ＷＥ’／Ｌｐ）［ｅｘｐ（Ｖａｔ／ｋＴ）−１］　・＝
　２−（１）と（但し、ΔＥｌ　＞ｋＴ）、エミッタか
ら注入された電子の再結合電流 Ｊａ２−（Ｑ’ｎ＋’Ｊ．−ｅＸｐ（　ΔＥ２・ｋＴ）
／Ｎａ・Ｌｎ）Ｘ　［　（ｃｏｓｈ　（Ｗａ／Ｌｓ）　
−１）／　｛ｓ　ｉｎｈ　（Ｗａ／Ｌｓ）　）］Ｘ　［
ｅｘｐ　（Ｖａｃ／ｋＴ）　−１］　　゜−　　２−　
（２）よりなる。
一方、コレクタ電流は Ｊｃ　・（ｑ−ｎ＋”Ｊｎ’ｅＸＩ）（ΔＥ２・ｋＴ）
　／Ｎａ−Ｌ−｝ｘ　（ｃｏｓｅｃｈ（Ｗａ／ＬＮ）｝ Ｘ　｛ｅＸＩ）（ＶａＥ／ｋＴ）−１）　　　　　　　
　＋＋　２−（３）で表わされる。
ここで、９は電荷、ｎ１は真性半導体電荷密度（Ｓｉ）
、Ｎｃはエミッタの不純物密度、Ｎｌ１はベースの不純
物密度、Ｄ，は正孔の拡散係数、ＤＮは電子の拡散係数
、ＬＰは正孔の拡散長（句（ＤＰτｐ）”’）．Ｌｓは
電子の拡散長、（４（ＤＮτＮ）ｌ／２），ｋはボルツ
マン定数、Ｔは絶対温度、■．はヘース・エミッタ順バ
イアス電子である。なお、τ，およびτ９は正孔および
電子の少数キャリア寿命である。
すなわち、本発明では、Ｌ．＞ＷＥ　’の条件下では、 ｔａｎｈ（Ｌ：’／Ｌｐ）一Ｗｃ’／Ｌｐ　＜１　　　
　　　・・・２−（４）となり、Ｊａｌを小さくするこ
とができる．また、２ＷＥ′≦Ｌ．であれば効果は、い
っそう大きくなる。なお、本発明では、エミッタは単結
晶により形成されることがより望ましい。多結晶により
形成した場合、Ｌ，が小さく、また結晶粒の大きさの変
化や熱処理プロセスによる再結晶化等のため車結晶に比
べて特性の安定性に欠けるからである。
（グレーディッドヘテロ接合） 次に、本発明の特徴の一つである、傾斜型へテロ接合（
グレーディッド型）について説明する．エミッタにイオ
ン注入するカーボンの量を増加してゆき、熱処理を行な
うとＳｉＣが作成される。ドーブ量の中間では、Ｓｉ．
．Ｃ，で表わされ、Ｘ≦０．５の範囲となる。ＳｉＣの
禁止帯幅は通常２．１ｅＶ程度が与えられている。Ｓｉ
Ｃにおいては、伝導帯と価電子帯の両方共、Ｓｉとは一
致せず、このため、伝導帯の差ΔＥｃと価電子帯での差
△ＥＶを両方とも有している。
各種データはあるが、ほぼ、△ＥＣ　４０．３〜０．４
ｅＶ，△Ｅｖ’＝０．５　〜０．６ｅＶ近傍と考えてよ
い．ＳｉとＣ゛との混晶においては、△Ｅｃと△Ｅｖは
、近似的にＸに比例して、徐々に変化する。
まず、グレーディット接合でない場合、すなわち、バン
ドが不連続である場合について説明する。バンドが不連
続である場合は、△ＥＣと△Ｅｖがキャリアの流れに重
要な影響を及ぼし、エミッタ電子流とベースから注入さ
れる正孔の大きな障害となる。
第６図は、ｎ−Ｓｉとｎ　　Ｓｉ＋−ｘＣｘの接合を階
段的に作成した場合のｎ−ｎへテロ接合のバンド図であ
る。第６図中示す如く、伝導帯側不連続へＥｃと価電子
帯側不連続ΔＥｖが生じている。
ｎ−Ｓｉ１−．Ｃ．のバンドギャップをＥ，ｌ、フェル
ミレベルをＥＦｌ％　ｎ　−　Ｓのバンドギャ・ンブを
Ｅｇ２、フェルミレベルをＦ．ｒｚとすると、次式が成
りたつ。
Ｅａ、−Ｅｔ２−△Ｅｃ＋△Ｅｖ　　　　　　　　　　
　−　　２−（５）へテロ接合では、それぞれを分離し
たときの、フェルミレベルの高い方から電子の移動がお
こり、その界面に空乏層が生じる。説明を簡単にするた
めに、それぞれの材料で、伝導帯Ｅｖからフェルミレベ
ルまでのエネルギー差が同じにすると、第６図に示すＳ
ｉｌ−ｘＣｘ側からの電子の障壁高さは△Ｅｃ／２であ
る。また、電位障壁の厚さは不純物密度に依存する。例
えば、ｘ＝０．５の場合は△Ｅｃ　／２＝０．１　５〜
０．２ｅＶもあり、エミッタ電子流の大きな障害となる
。一方、ベースから注入される正孔は、実質的に△Ｅｖ
＋△Ｅｃに近い大きな障壁によって、ほぼ完全に阻止さ
れる。
一方、傾斜型へテロ接合（グレーデイット型）の場合は
、伝導体での電位障壁は近似的に次式で表わされるよう
になり、ほとんど問題にならなくなる。
△Ｅｃ　（ｘ）　＝　（△Ｅ（：／２）ｘ　［１＋ｔａ
ｎｈ｛（ｘ−ｘｏ）／Ｌ）｝］　　　・−２−（６）こ
こに、Ｘｏはグレーディッド領域の中心、Ｌはグレーデ
ィッド領域の実効長さである．第７図は、伝導帯の電位
の変化の一例を示すグラフであり、Ｌ＝０．１０，２５
．５０人の場合について示している。Ｌ＝５０人ともな
るとほぼ直線的にバンドが変化していることがわかる。
本発明ではＳｉ中に０１をイオン注入するため、ほぼ全
域がグレーディッド領域となり、このため伝導帯側の障
壁は生じない。
次に、Ｃ濃度の上限および下限について説明する。
Ｃの上限は、ＳｉＣとなる濃度である。すなわち、Ｘで
表わすとｘ＝Ｏ．，５であり、カーボン濃度で表わすと
、Ｓｉの濃度が５ｘｌＯ”ｃｍ−３であるため、Ｃの濃
度は５ｘｌＯ２２ｃｍ””である。
これ以上のＣを導入すると過剰カーボンが生じ、結晶性
が悪化する。ただし、以下の理由により、Ｘ≦０．０７
５であることがより望ましい。
Ｃの濃度がＳｉの濃度と同程度になると、ＳｉＣの多結
晶が内部に生成される。その中間ではＳｉＣの多結晶が
部分的に形成され得る。従って、エミッタを形成するＳ
ｉ１−，ｌＣ，ｌのストレスを少なくするためには、Ｃ
は少ない方が結晶的にみれば望ましい。
△Ｅ．は０．１ｅＶ程度あれば十分である。△Ｅｇ＝０
．１ｅＶであれば、ｅｘｐ（−０．１／ｋＴ）＝Ｏ．Ｏ
　｝　８となり、電子の通過率は２％程となる。すなわ
ち、Ｓｉ，一うＣイの混晶比Ｘで表せばＸ→０．０５程
度、Ｃ濃度で表せばピーク値で２．５ｘ　１　×１０１
８ｃｍ−３であれば充分な阻止能力を有する。また、ヘ
テロＢＰＴの△Ｅ１が０，１５以上あるとｆｔ特性が飽
和するので、この点からはＸ≦０、０７５であることが
望ましいといえる。
また、Ｃの下限は正孔の阻止能力により決定される。
電位障壁を越える確率は、 Ｐ（ｈ）−ｅｘｔ’（−（Ｅｇ＋−Ｅｇ２）／ｋＴ｝・
・＋　２−（７）に近似できるので、Ｅｇ＋　　Ｅｇ２
≧ｋＴであれば本発明の効果を得ることができる。
室温ではｋＴ＝ｏ．０２５ｅＶであるから、室温でのＳ
ｉ１−ｘＣｘのＸの下限は、ＳｉＣとＳｉのバンドギャ
ップ差を１ｅＶとすれば、Ｘ≧０．０１２５となる。低
温動作の場合には、Ｘの下限はｋＴに応じて下がる。室
温での下限値をＣ濃度で表すと、Ｃ≧６Ｘ１×１０１８
ａｍ−’となる。
次に、Ｓｉ，−．Ｃ．領域の形成方法について説明する
。
Ｓｉ１−ｘＣｘは、ＣをＳｉ中にイオン注入により形成
することが好ましい。
カーボンの注入をイオン注入によって行なフた場合、表
面から一定の深さの所に最大濃度を有し、表面の濃度が
低くなるようにすることができる。そのため、Ｓｉ，，
ＣＸ領域と金属電極２００−１とのオーミック抵抗を、
Ｓｉと金属電極とのオーミック抵抗と同等にすることが
できる。このためには、表面のＳｉ，−．ｃ．の組成は
△Ｅ．＜ｋＴとなるような組成であればよく、すなわち
ｘ＜０．０１２−５以下であればオーミック抵抗の増加
は問題とならない。
第８図に、Ｃ＋を５　０　ｋＶ，　１　ｘ　１　×１０
１８ｃｍ−２のドーズ量でイオン注入し、ＳｒＭＳによ
り分析した例を示す。第８図に示されたように、Ｃは表
面から１０００人付近にピーク濃度ＩＸＩＯ”ｃｍ−３
を有し、幅は２０００人程度である。表面でのＣの濃度
は、ピークより一桁程度低いので、表面層は非常にＳｉ
に近い。例えば、ピークにおいてｘ＝０．１であれば、
表面ではｘ＝０．０１程度となる。
（エミッタの不純物濃度） 本発明では、エミッタの不純物濃度は、Ｉ×１　０　１
９ｃ　ｍ−３以下とするのが望ましい。これは、バンド
ギャップナローイングがおこらないようにするためであ
る。
まず、バンドギャップナローイングについて説明する。
高密度の不純物密度を含むｎ型半導体ではドナー準位の
幅が広がり、ドナー帯となって、本来の半導体の伝導帯
とエネルギー的につながってしまい、縮退伝導帯を形成
する。その結果、バンド端テーリングが起こり、バンド
ギャップはＥ１からＥ．゛になり、ΔＥ　ｔ　＝Ｅ　ｔ
　−Ｅ　ｚ　’のバンドナローイングが起こる。
また、ｐ型半導体の高密度ドーピングにおいては、価電
子帯の方で同様のバンド・テーリングが生じ、バンド幅
（禁止帯幅）Ｅ１のナローイングが生ずる。バンド・ナ
ローイングの値は、近似的に次式で表わすことができる
。
ΔＥ１・（３ｑ２／１５πεｇ）　×（ｑ２Ｎ／ε　ｂ
ｒ）　ｌ／２・・・２−　（８） ここで、ｑは電荷、ε８は半導体誘電率、ｋはポルツマ
ン定数、■は絶対温度、Ｎは不純物密度である。
また、半導体がＳｉで、かつ室温の場合、ΔＥ　，　＝
　２２．５　（　Ｎ　／　１０ｌ８）　””ｍｅＶ　　
−　２−（９）である。したがって、Ｎ＝　Ｉ　Ｘ　１
　×１０１８ａｍ−３とすると、ΔＥ．＝２２．５ｍｅ
Ｖとなる。また、バンドギャップ・ナローイングが起こ
ったときの木賀的なキャリア密度ｎ　，　’　２は、ナ
ローイングがない場合のキャリア密度をｎ　，　２とし
た場合、ｎ．”　＝ｎｌ２ｅｘｐ（ΔＥ，／ｋＴ．）　
　　　−２−（１０）となる。
このようなバンドギャップナローイングがおこらないよ
うにするためには、エミッタの不純物濃度を限定するこ
とが望ましい。以下、この限定について詳細に説明する
。
まず、エミッタの不純物濃度の下限について説明する。
上述のように、コレクタ；流は第２−　（ｓ）式で表わ
されるが、Ｗａ？Ｌｎ、Ｖａｔ＞ｋＴの条件下では、 Ｊｃ−（（ｑ−ｎ＋２Ｊｎ）／（Ｎ８・Ｗｓ））ｅＸ＋
）（ＶＢｔ／ｋＴ）・・・２−（１１） となる。通常、この式がなりたつのは少数キャリア近似
の Ｎｏ　　＞　　　（ｎｉ　２／Ｎａ）ｅｘｐ（Ｖａｔ／
ｋＴ）　　　　　　　　　　・”２−（１２）（　Ｎｏ
はエミッタの不純物濃度） がなりたつ範囲であり、これがくずれる領域がこのトラ
ンジスタの電流駆動限界となる。
従って、（ｎ＋’／Ｎａ）ｅ’ＸＩ）（Ｖａｔ／ｋＴ）
をエミッタ濃度Ｎｏでおきかえた、 Ｊｃ　”．　ｑ・（Ｄｎ／ｗａ）−Ｎｏ　　　　　　　
　　・２−（１３）が、このトランジスタのヱミッタ濃
度規定の電流駆動限界となる。
通常のトランジスタにおいては、Ｊｃとして１×１０４
〜１０５Ａ／ｃｍ２は必要である。
Ｄｎ　＝　（ｋＴ／ｑ）　μｎであるからμｎとして従
来のデータを用いてＤｎを計算し、Ｗ，＝０．０５，０
．１，０．２μｍとしてＮ０の下限を計算すると、第１
０図のようになる。
集積回路では少なくとも２Ｖ以上の耐圧は必要であるか
、安全のためには、エミッターベース間の印加電圧を３
ｖとし、電界ε＝　Ｉ　Ｍ　Ｖ　／　ｃ　ｍとした場合
のエミッタの不純物濃度の下限よりも高い濃度とするこ
とが望ましい。なぜなら、実際の半導体装置等ではエミ
ッタサイズが小さくなり（例えば３×３μｍ２等）、か
つエミッタ接合の深さが浅く（例えば０．５μｍ近傍以
下）になると、エミッタ周辺の電流が影響して電流が大
となるからである。
つぎに、エミッタの不純物濃度の上限について説明する
。
ｐ−ｎ接合の最大電界（階段接合近似）εゆと空乏層幅
Ｗは、次式で示すことができる。
ε　ＩＩ−［｛２Ｑ（ＶＩｌｌ＋Ｖ）／　ε　ｇ｝　（
（Ｎｉｌ−ＮＯ）／　（Ｎｌｌ＋ＮＯ）　）］　”’・
・・２−（１４） ε。−［（２ε．／ｑ）　｛（Ｎａ・Ｎｏ）／　（Ｎａ
”Ｎｏ）｝　｛Ｖｂ＋”Ｖ）］””・・・２−　（１５
） 但し、Ｖｂｉは拡散電位、ε，は誘電率、ＮＢはベース
濃度、ＮＯはエミッタ濃度、■は印加電圧である。
第１１図は、ａ．＝ＩＭＶ／ｃｍとした場合のペース濃
度ＮＩＩとエミッタ濃度ＮＤの関係を示すグラフであり
、印加電圧Ｖ＝１、２、３、４．５■について示した。
例えば、印加電圧を３ｖ以上とする場合、ベース濃度が
Ｉ　Ｘ　１　０１８ｃｍ−３では、エミッタ濃度は４．
５Ｘ　１　×１０１８Ｃｍ−’以下とすればよい。また
、ベース濃度が５　Ｘ　１　０　１８Ｃｍ−３であれば
エミッタ濃度はＩ　Ｘ　１　０１８ｃｍ−’以下、ベー
ス濃度Ｉ　Ｘ　１　０Ｉｔｃｍ−’であれば９ｘ１　０
　”ｃ　ｍ−３以下とすればよい。さらに、ベース？１
４ｆＸをＩ　Ｘ　１　×１０１８ａｍ−３以上とすると
エミッタ濃度は４．　　５ｘ　１　０ｌ６ｃｍ””３以
下がよいことになり、これが好ましい上限である。
また、加圧電圧が２．５Ｖで、ｇ，＝ＩＭＶ／ｃｍの場
合にはエミッタ濃度はＩ　Ｘ　１　０ｌ９ｃｍ−３とな
り、この場合はこれが好ましい上限となる。
（ベースの不純物濃度） まず、ボロン（Ｂ）の不純物濃度について、説明する。
本発明では、ベース中のＢの濃度を高くすることにより
、バンドギャップナローイングを起こし、これにより、
エミッタからのキャリアの注入効率を向上させ、併せて
低温下でのキャリアの凍結を防止する。以下、詳細に説
明する。
上述の２−　（５）式において、ｅｘｐ　（ΔＥｇ／ｋ
Ｔ）の項は、ベースの不純物密度を増加させることによ
る、バンドギャップナローイングの効果を示す項である
。これによれば、ΔＥｇ＞ｋＴの条件でＪｌｌ２が大と
なることが明らかである。ここで、常温でｋＴ＝２５ｍ
ｅＶであるので、２一（２）式より、ペース濃度はＮＢ
＞ＩＸＩＯ”ｃｍ−３であればよい。
このようにベースを高濃度にすることにより、エミッタ
からのキャリアの注入効率を向上させ、併せて低温下で
のキャリアの凍結を防止することが可能となる。
不純物としてＢを採用したのは、以下の理由による。
Ｐ形不純物は、ｎ形不純物であるリン（Ｐ）、ヒ素（Ａ
ｓ）に比較して、シリコン中の溶解度が低い。第９図に
シリコン中の不純物の固相での溶解度のデータを示す。
第９図において、横軸に温度（Ｔ’Ｃ）　、縦軸に固相
中の溶解度を示す。Ｐ形不純物としては、Ｂ，Ｇａ％Ａ
ｉなどがあるが、Ｂが最も高濃度まで溶解することがで
きる。固溶度以上にドーブすると、半導体装置の製造工
程中にＳｉ中に析出し、欠陥ができ、ＢＰＴの特性に悪
影響を及ぼす。但し、これは、プロセスの温度に依存す
る。
以上の理由により、最も安定に高濃度までドープできる
ＢがＰ形不純物どして最適である。
本発明では、Ｂと同時にＧｅをベース領域にドープして
もよい． Ｇｅをドープするのは、バンドギャップを狭くするため
である。
ＧｅはＳｉよりパントギャップが小さい。Ｓｉのハンド
ギャップがＥｇＳｌ〜１．１ｅＶであるのに対し、Ｇｅ
のバンドギャップはＥ，ｏ，　Ｌ９０．　　７ｅＶであ
る。また、Ｓｉｔ−ｘＧｅ．と結晶組成をすると、近似
的に次式で表わされる。
Ｅｇ’−Ｌｓ＋−Ｘ（Ｅｔｓ＋−Ｌａｇ）　　　　　　
　・＋　２−（１６）したがって、Ｘ＝０．１であると
すれば、ΔＥｔ（”Ｅｘ゜　Ｅ−ｓＩ）は約２０ｍｅＶ
である。
次に、Ｇｅの濃度限定について説明する。
本発明においては、Ｇｅの濃度は、Ｂの濃度の８．２５
倍以上にすることが望ましい。以下、この理由について
説明する。
高濃度に不純物をドープした場合、その不純物の、Ｓｉ
中における四面体原子半径が問題となる。Ｓｉはダイヤ
モンド結晶なので、四面体結合を組み、その時の原子半
径ｒが問題となる。原子半径の差を１　０　０　Ｘ　（
ｒａｍ　　ｒｓ＋）　／　ｒｓ＋で表わすと、Ｂの場合
、ほぼ−２５である。
Ｇｅの１　０　０　Ｘ．Ｃｒａｍ　　ｒ　ｓ＋）　／　
ｒｓ＋は、ほぼ＋４である。すなわち、Ｓｉよりも４％
大きい。
理想的には、Ｂに対するＧｅのドープ量を２５／４＝８
．２５倍にすると、完全に格子の歪補正ができる。
しかし、本発明では、例えばイオン注入によりべ−スの
ｐ領域も不純物濃度の分布をもたせる如く作製するので
、上記格子歪が発生しにくい構造になり、Ｇｅをこのよ
うな濃度に限定する必要はない。従って、バンドギャッ
プを狭くするために、Ｇｅのドープ量は、Ｂのドーブ量
の８．２５倍よりも大きくすることが好ましい。
（Ｓｉ．〜ｙＧｅｙ領域） 次に前述したベース領域におけるシリコン（Ｓｉ）とゲ
ルマニウム（Ｇｅ）の混晶について詳しく説明する。
ＳｉとＧｅは互いに同じダイヤモンド形結晶をとる完全
固溶体であり、Ｓｉ＋−ｙＧｅｙのすべてのｙ　（０＜
ｙ＜１）について完全なダイヤモンド形結晶となる。
禁止帯幅Ｅ１は、Ｓｉのみの結晶においては近似的に１
．１ｅＶであり、Ｇｅのみの結晶においては近似的にＣ
ｌ．７ｅＶである。一方、Ｓ　１　１−ｙＧｅｙ混晶の
禁止帯幅Ｅ１は、ｙが増加するにつれて第１３図に示す
ように変化する。第１３図において、横軸は混晶比ｙで
あり、縦軸は禁止帯幅Ｅ５、伝導帯側の減少幅ΔＥｃ、
価電子帯側の減少幅ΔＥｖを示す。図からわかるように
、ｙの増加に伴なうｓｔ，−ｙＧｅｙ混晶の禁止帯幅の
減少は、ほとんど価電子帯でおこっている。従フて、エ
ミッタからの電子注入の電子障壁とならず、Ｓｉ．．Ｃ
ｘとＳｉとの場合の様なバンド不連続が形成されないの
で、エミッタからベースへの電子の注入を増加させるこ
とができる。
Ｓ　ｉｒ　−ｙ　Ｇ　ｅ　ｙ　ｉ晶を用いる場合、Ｓｉ
とＧｅの格子定数の違いが問題となる。Ｓｉの格子定数
はｄ，＝５．４３０８６人であり、Ｇｅの格子定数はｄ
。＝５．６５７４８人である。すなわち、格子定数は前
述したとおりほぼ４％の違いがある。このため、Ｓｉの
上に３１＋−ｙＧｅｙを作成すると、当然スト・レスが
生じ、ストレスが著しい場合は転位が発生する。
ここで、Ｓｉｌ−ｙ　Ｇ　ｅ　ｙ混晶の混晶比ｙと転位
が発生しない厚みとの間には一定の関係が存在する。第
１４図は、横軸がＳｉ，−ｙＧｅｙの混晶比ｙ、縦軸に
転位有（●印）、無し（Ｏ印）の関係を示す。なお、こ
のデータは、Ｓｉ基板上にＳｉｎ−ｙＧｅｙを、分子線
エビタキシャル法（ＭＢＥ法）によフて堆積して調べら
れた結果である６混晶比ｙが均一な層では、第１４図の
斜線領域以下の厚さでないと界面に転位が発生する。
なお、このデータは、５１０℃でエビタキシャル成長を
行なった場合のものであるため、Ｓ　ｉ　＋−ｙＧｅｙ
からＳｉへの遷移領域の厚さは非常に薄く、５０人以下
である。本発明では、この領域を段階的な傾斜へテロ型
接合にすることにより、この転位の問題を解決するもの
である。
次に、Ｓｉｔ−ｙＧｅｙの混晶比について説明する。
Ｓｉｔ−ｙＧｅｙの混晶比ｙは、２−　（２）式のｅｘ
ｐ　（ΔＥ　２　／　ｋ　Ｔ　）の効果より、ΔＥ２″
ｒｋＴどなるような値とすることが望ましい。
例えは、室温で使用することを前提とした場合、ΔＥ２
＝０．０２５ｅＶとなルノテ、ｙは０．０６２５以上と
することが望ましい。
また、混晶比ｙは、０．５以下であることが望ましく、
また、０．３７５以下であればなおよい。
０．５以下であることが望ましいとしたのは、第１４図
に示したＧｅ混晶比ｙと臨界厚みｔとの関係によれば、
格子不整が発生せず、かつ、ヘテロＢＰＴ特性を出すに
はｙ≦Ｏ．Ｓ，ｔ≦１００人以下であることが望ましい
からである。
また、０．３７５以下であればなおよいとじたのは、第
１５図に示した、ΔＥ，とＦＴｍａウの関係を示したグ
ラフに基づくものである。第１５図によれば、ΔＥ１〉
０、１　５ｅＶとしてもｆＴの改善はみられず、従って
、ΔＥ１≦０．１５ｅＶで十分である。ΔＥ．≦０．１
５ｅＶのときの混晶比ｙは、ｙ≦０．３７５である。
以上より、０．０６２５≦ｙ≦０．３７５をｙの最適値
とする。
次に、Ｓｉｎ−ｙＧｅｙ領域の形成方法について説明す
る。
Ｓｉｎ−ｙＧｅｙは、ＧｅをＳｉ中にイオン注入するこ
とにより形成することが望ましい。
第１６図に、Ｇｅ”を１５０ＫｅＶ，ｌｘ１　０　１６
ｃ　ｍ−’のドーズ量でイオン注入し、ＳＩＭＳにより
分析した結果を、．アニールをしなかった場合と１１０
０℃．４時間のアニールした場合について示す。
図から解るように、Ｓｉ中のピークは０．１μｍ付近に
ある。また、１１００℃，４時間のアニールを行なった
場合、平坦部が広くなるため、ベース作成上非常に好都
合である。
イオン注入時の、半導体中での深さ方向Ｘに対するＧｅ
濃度の分布関数は、近似的に、次式で示される。
Ｎ　（ｘ）　”−　（Ｎｏ／２　’．　５Ｒ，）　ｅｘ
ｐ　｛−　（ｘ−Ｒ．）　２／Δｔｔｐ）・・・（１４
） 但し、Ｎ０は単位面積当たりのインブラ量、Ｒｐはピー
クになる位置、ΔＲｐはピークから１分散量（１０）に
なる距離である。Ｒ，，ΔＲ２は、加速電圧により変化
する。
（単結晶と多結晶） エミッタは、単結晶Ｓｉにより形成されていてもよいし
、多結晶Ｓｉにより形成されていたもよいが、単結晶Ｓ
ｉにより形成されることが、より望ましい。単結晶によ
り形成されている方が正孔の拡散長し，が大きくなるた
め、ベースからエミッタへの正孔の拡散電流を大きくす
ることができ、従って、電流増幅率（ｈｒｔ＝Ｊｃ　／
　（Ｊａ＋＋Ｊ［１２））を大ぎくすることができるか
らである。
また、多結晶Ｓｉのような、結晶粒の大きさが形成条件
によって異なることによりＢＰＴの特性にバラツキが生
じるといった問題がないからである。
［実施例］ （実施例１） 第４図は本発明の一実施例に係わる半導体装置を示す図
である。，図において、第１図と同じ符号を付したもの
はそれぞれ第１図と同じものを示す。本実施例に係わる
半導体装置は、エミッタ領域５を単結晶により形成し、
かつ、炭素（Ｃ）をイオン注入することによりＳｉ，−
ｘＣｘ領域１０を形成した点で第１図に示した従来の半
導体装置と異なる。
第５図は、第４図に示した本実施例半導体装置のＡ−Ａ
’断面の深さ方向における、通常動作時の電位を示す図
である。図において、ＷＥはエミッタ中性領域の厚さを
示し、Ｗ，はベース中性領域の厚さを示している。また
、図に示したように、Ｗｃ゜の位置に電位障壁が存在す
る。
次に、本実施例のＢＰＴの製造プロセスを示す。
■ｐ型あるいはｎ型基板１に、ｎ０埋め込み領域２（不
純物濃度Ｉ　Ｘ　１　０　１’＋８　〜ｌ　Ｑ　Ｉ　Ｇ
ｌ　ｃ　ｍ　−３　）を、Ａｓ，Ｓｂ，Ｐ等をイオン注
入、不純物拡散等することにより作製する． ■エビタキシャル技術等によりｎ一領誠３（不純物濃度
１　ｘ　１　０　１４〜１　０　１７ｃ　ｍ−３）を作
製する。
■コレクタの抵抗を減少させるためのｎ０領域７（不純
物濃度Ｉ　Ｘ　１　０　′７〜１　０　”ｃ　ｍ−３）
を形成する。
■イオン注入により、チャンネルストップ６を形成する
。
■素子分離領域１０１を選択酸化法、ＣＶＤ法等により
作成する。
■ベース領域４（不純物濃度１×１０１６〜１０１９ｃ
ｍ−’）を、Ｂ．ＢＦ２，Ｇａ等をイオン注入すること
により作成する（例えばＢ＋の場合であれば３Ｘ１×１
０１８／Ｃｍ’　　４０ｋｅＶ）により注入し、９００
℃で２０分間、Ｎ２で熱処理を行なう。
■酸化膜１０２にエミッタ・コンタクトを開口後、うす
い酸化膜が介在しない様にエミッタ領域５を作成する。
例えば、９ｏｏ℃、１ｏＴｏｒｒ，Ｈ２雰囲気、１０Ｔ
ｏｒｒの減圧下で表面清浄化を行なフた後、８５０〜９
００ｔ：、５０Ｔｏｒｒ，Ｓ−ｉＨ２Ｃ１２　＋Ｈ２雰
囲気で、エビタキシャル層５を作成する。
■カーボン（１度Ｉ　Ｘ　１　０　１６ｃ　ｍ−２）を
５０ｋｅＶでイオン注入し、その後、１０００℃で２０
分程度熱処理を行ない、再結晶を測った後、エミッタの
ドーパントとなるリン（Ｐ）を５×１　×１０１８ｃｍ
””，６０ｋｅＶでイオン注入し、エミッタ領域５のパ
ターン化を行なう■追加熱処理を行なった後、絶縁膜１
０３を堆積し、コンタクトの開口を行なう。
［相］電極２００となるＡｎ−Ｓｉをスパッタし、その
後、ＡＪ２−Ｓｉのパターン化を行なう。
■Ａ℃−Ｓｉ電極のアロイ後１０４のバッシベーション
膜を作成する。
以上のプロセスにより第４図のＢＰＴを作成した。ここ
で、本発明で最も重要なプロセスは、■における高品質
阜結Ｓｉエミッタを作成する工程と、■におけるエミッ
タ中にＣをイオン注入してＳ　ｉ　ｌ−ｘ　Ｃウの混晶
を作成する工程である。
Ｓｉ中でのＣの拡散係数ＤＣはリンの拡散係数Ｄｐより
も小さ＜：Ｄｃ＜Ｄ，のため、カーボンのイオン注入後
のプロファイルが大きくくずれないが、Ｐは拡散し、Ｓ
ｉとＳｉ１−ｘＣＸの中に均一に広がりエミッタを形成
する。また、ＣをＳｉ中にイオン注入した後の結晶回復
は９００℃以上でおこる。しかしながら、１０００℃以
上であっても、ＣはＳｉと格子定数が異なる上、ＳｉＣ
となると結晶構造も異なるので、Ｃの濃度が低い領域で
は、ＳｉとＳｉＩ−．Ｃ．はストレスを生じながら結晶
化する。また、ＣがＳｉと同程度になると、ＳｉＣの多
結晶が内部に生成される。その中間では、ＳｉＣのポリ
結晶が部分的に形成され得る。従って、エミッタを形成
するＳｉ，．Ｃ．のストレスを少なくするため、Ｃは少
ない方が望ましい。
△Ｅｇは０．１ｅＶ程度あれば十分である。
△Ｅｇ＝０．１ｅＶであれば、ｅｘｐ　（−０．１／ｋ
Ｔ）＝０．０　１　８となり、電子の通過率は２％程と
なる。すなわち、Ｓｉ．．ＣＸのＸで表せばＸ”Ｆ０．
０５程度、Ｃ濃度で表せばピーク値でＣ岬２　．　　５
　Ｘ　１　０　”ｃｍ−’であれば充分な阻止能力を有
する。ヘテロＢＰＴの△Ｅｇが０．１５あるとｆｔ特性
が飽和するので、この点からはＸ≦０．０７５であるこ
とが最も望ましい。
イオン注入によるカーボン注入によれば、表面から一定
の深さの所に最大濃度を有し、表面の濃度を低くなるよ
うにすることができる。そのため、金属電極２００との
オーミック抵抗をＳｉと同等にすることができる。表面
のＳｉ，−ｘＣｘの組成は、ΔＥｇ＜ｋＴであればよい
ので、Ｘで表せば、ｘ＜０．０１２５以下ならオーミッ
ク抵抗の増加は問題とならない。
Ｓｉ中にＣ０を５０ｋＶ，ＩＸＩＯ”ｃｍ−２のドーズ
量でイオン注入したときの、ＳＩＭＳによる、濃度分布
の分析結果の一例を第５図に示す。
本図の例では、表面から１　０００人付近にピーク濃度
１×１０１８ｃｍ−’を有し、”幅は約２０００人であ
る。表面濃度はピークより１桁程度下なので、表面層の
組成はＳｉに非常に近い。ピークがＸ＝０．１であれば
、表面はｘ＝０．０１程度となる。
イオン注入の深さ方向の分布は、近似的に、次式のよう
に表される。
Ｎ　（ｘ）幻｛Ｎｏ／（２．５ΔＲｐ）　）ｘ　ｅｘｐ
　［（−　（ｘ−Ｒｐ）　／ΔＲ，’｝］　　　　−（
１２）ここに、Ｎ０はイオン注入量（ｃｍ−’）　、Ｒ
ｐはピーク深さ、△Ｒｐはイオンの広がり幅である。
本実施例のＢＰＴによれば、電流増幅率を向上させるこ
とができ、かつ、ＢＰＴ毎のバラツキを少なくすること
ができた。
（実施例２） 第１７図は、本発明の他の実施例を示す図である。
本実施例に係るＢＰＴは、エミッタ領域５のＣの少ない
領域にｎゝ層が形成されている点で実施例１と異なる。
これは、オーミック領域を下げるためである。
（実施例３） 第１９図は、固体撮像装置に、第１実施例に示したＢＰ
Ｔを用い・た場合を示す回路図である。第１９図におい
て、Ｔｒで示した部分に、実施例１で示したＢＰＴを使
用した。
すなわち、本実施例では、ＢＰＴを光電変換素子として
用いた。
例えば、第１９図に示したエリアセンサをカラーカメラ
として使用する場合には、同一の光電変換素子の光情報
を複数回読み出す動作を行う。
この際、同一素子から複数回読み出すために、１回目読
み出し時と２回目以降の読み出し時の電気出力の比が問
題となる。この値が小さくなると、補正が必要となる。
上記１回目と２回目との読み出し出力の比を非破壊度と
定義すると、非破壊度は次式で表される。
非破壊度＝　　（ＣｔｏｔＸ　ｈｒｚ）／　（Ｃｔｏｔ
ｘｈｒｘ＋ｃＪここで、ｃｔｏｔは第７図中Ｔｒで示さ
れる光電変換素子のベースに接続されている全容量を示
し、ベース・エミッタ間容量Ｃｂａとベース・コレクタ
間容量ＣｂｃとＣ。Ｘにより決まる。ｃｖはＶＬ，　　
・・・■Ｌｒｌで示される読み出し線路の浮遊容量であ
る。ただし、ＣｏＸは回路方式によフては存在しない場
合もある。
非破壊度はｈＰＥを大きくすることにより容易に改善で
きる。すなわち、ｈＦＥを大きくすることができる実施
例１のＢＰＴを用いることにより非破壊度を大きくする
ことができた。
なお、本実施例においてはエリアセンサの場合を示した
が、ラインセンサにも応用できることは明らかである。
（以下余白） （実施例４） 第４図は本発明の一実施例に係わる半導体装置を示す概
略断面図である。図示はしていないが、実施例１とはベ
ース領域４がＳｉ−Ｂ−Ｇｅで形成されている点が異な
っている。図において、第１図と同じ符号を付したもの
はそれぞれ第１図と同じものを示す。本実施例に係わる
半導体装置は、以下の点で、従来の半導体装置と異なる
。
■Ｃをイオン注入することによりＳｉ，−．ｃｘ領域１
０を形成した。
■エミッタの不純物濃度は、Ｉ　Ｘ　１　×１０１８ａ
ｍ””以下とし、少なくともベースとの界面付近では、
バンドギャップナローイングがほとんどおこらないよう
にした。
■ベース領域４をＳｉ−Ｂ−Ｇｅにより形成し、かつ、
ベース領域の不純物濃度を１０″〜１０２１ｃｍ−’程
度としてバンドギャップナローイングがおこるようにし
た。
なお、エミッタ領域５の表面部には、エミッタと電極と
のオーミック抵抗を下げるために、？０１８〜１×１０
１８ｃｍ”’程度の高濃度層を設けることが好ましい． 第２０図は、第４図に示した本実施例半導体装置のＡ−
Ａ’断面の深さ方向における、通常動作時の電位を示す
図である。図において、ＷＥはエミッタ中性領域の厚さ
、ＷＥ゛はエミッタ中の電位障壁と接合面との距離、Ｗ
Ｂはベース中性領域の厚さ、ＥｚｌはＳｉのバンドギャ
ップ、Ｅ．■はＳｉ，−．ｃｘのバンドギャップ、Ｅヨ
。はバンドナローイングを起したベースのバンドギャッ
プを示している。ＥＷ３．Ｅｌ。．Ｅ１３の間には、Δ
Ｅｌ＝Ｅ．■−ＥｚｌおよびΔＥ２＝Ｅｇｌ　　Ｅｇ３
の関係が成り立つ。
次に、本実施例のＢＰＴの製造プロセスを示す。
■ｐ型あるいはｎ型基板１に、Ａｓ，Ｓｂ，Ｐ等をイオ
ン注入、不純物拡散等することにより、ｎ＋埋め込み領
域２（不純物濃度ＩＸＩＯ”〜１　０　”ｃ　ｍ−３）
を作製した。
■エビタキシャル技術等により、ｎ一領ｆｔｉ３　（不
純物濃度１ｘｌＯ”〜１　０　”ｃ　ｍ−３）を作製し
た。
■コレクタの抵抗を減少させるための０１領域７（不純
物濃度１ｘ１０１７〜１　０　２０ｃ　ｍ””）を形成
した。
■イオン注入により、チャンネルストップ６を形成した
。
■素子分離領域１０１を、選択酸化法、ＣＶＤ法等によ
り作成した。
■ベース領域４へＧｅを濃度５Ｘ１×１０１８ｃｍ−２
１５０ｋｅＶでイオン注入した後、１０５０℃，３０分
の熱処理を行なった。
■ベース領域４（不純物濃度ＩＸＩＯ”〜１０１９ｃｍ
−３）を、Ｂ．ＢＦ２等をイオン注入し（例えばＢＦ２
＋の場合であればｉ　Ｘ　１　０　”／　Ｃ　ｍ２３０
ｋｅＶ），８００℃で２０分間、Ｎ２で熱処理を行なう
ことにより作製した。
■酸化膜１０２にエミッタ・コンタクトを開口した後、
薄い酸化膜が介在しない様にエミッタ領域５を作成した
。本実施例では、９００℃、１０Ｔｏｒｒ％Ｈ２雰囲気
の条件下でエビタキシャル法により表面清浄化を行なフ
た後、８５０〜９００℃、５０Ｔｏｒｒ，・ＳｉＨ２　
Ｃｌ２　＋Ｈ２雰囲気で、エビタキシャル成長により、
エミッタ層５を作成した． ■カーボン（濃度１　ｘ　１　０　”ｃ　ｍ−２）を５
０ｋｅＶでイオン注入し、その後１０００℃で２０分程
度熱処理を行なって再結晶化した後、エミッタのドーパ
ントとなるリン（Ｐ）を５Ｘ１×１０１８ａｍ−２．６
０ｋｅＶでイオン注入し、その後エミッタ領域５のパタ
ーン化を行なった。
［相］追加熱処理を行なフた後、絶縁膜１０３を堆積し
、コンタクトの開口を行なった。
■電極２００となるＡｌｌ−Ｓｉをスパッタし、その後
、Ａｊ！−Ｓｉのパターン化を行なった。
＠ＡＪ２−Ｓｉ’！極のアロイ後１０４のパツシベーシ
ョン膜を作成した。
以上のプロセスにより第１図に示したＢＰＴを作成した
。ここで、本発明で最も重要なプロセスは、Ｓｉ−Ｂ−
Ｇｅを形成する工程■．■と、高品質単結Ｓｉエミッタ
を作成する工程■と、エミッタ中にＣをイオン注入して
Ｓｉ１−ｘＣｘの混晶を作成する工程■である。
以下、これらの工程について、詳細に説明する。
工程■において、Ｇｅを注入した後はＳｉはアモルファ
ス化しているが、９００℃以上の熱処理で容易に固相エ
ビタキシー的に結晶回復させることができる。また、Ｇ
ｅのＳｉ中での拡散定数が小さく、１０００℃以下の熱
処理工程では濃度プロファイルはほとんど変化しないた
め、工程■では１０５０℃，３０分の熱処理を行なって
Ｇｅの分布を決定し、後の熱処理工程では処理温度を１
０００℃以下としてＧｅ分布が変化しないようにした。
工程■において、うすい酸化膜が介在しない様にエミッ
タ領域５を作成することは、極めて重要であり、ヘテロ
ＢＰＴの特性に大きく影響する。
また、本工程においては、１０００℃以下の温？下で単
結晶あるいは多結晶を堆積しないと、ベースのＰ領域の
拡散が起こってしまう。Ｐ型不純物は、Ｇｅの領域より
も浅いか、同じ程度でなければならない。
次に、工程■について説明する。
Ｓｉ中でのＣの拡散係数Ｄｃはリンの拡散係数Ｄ２より
も小ざ〈ＤｃくＤｐであるため、カーボンのイオン注入
後のプロファイルが大きくくずれることはないが、Ｐは
拡散しやすく、Ｓ１とＳｉ１■Ｃｘの中に均一に広がっ
てエミッタを形成する．ＣをＳｉ中にイオン注入した後
の結晶回復は９００℃以上で起こるため、イオン注入は
１０００℃以上で行なうことが望ましい。
このようなＢＰＴについて、電流増幅率ｈＦＥの特性を
測定した結果、ｈＦＥは飛躍的に向上していた。
（実施例５） 第１７図は、本発明の他の実施例を示す概略断面図であ
る。実施例２とはベース領域が実施例４と同様に異なっ
ている。
本実施例に係る半導体装置は、Ｓｉ，−ｘＣｘ領域１０
のＣの濃度の少ない領域に、オーミック抵抗を下げるた
めに０１層１１を形成した点で実施例１に係わる半導体
装置と異なる。
このような構造を採ることにより、オーミック接触を、
完全にＳｉと同等とすることができた。
なお、本実施例ではＳｉｌ−Ｘｃｘ領域１ｏの領域内に
ｎ＋層を形成したが、Ｓｉ１−ｘＣｘ領域１０を形成し
た後に、この上にＬＰＣＶＤ等により、ｎ＋層を形成し
てもよいことは明白である。
（実施例６） 第９図は、固体撮像装置に、第４実施例に示したヘテロ
ＢＰＴを用いたも場合を示す回路図である。第１７図に
おいて，Ｔｒで示した部分に、実施例４で示したべテロ
ＢＰＴを使用した。
すなわち、本実施例では、ヘテロＢＰＴを光電変換素子
として用いた。
本発明によれば、半導体装置のｆｒ　　（周波数）を向
上させることができるので、光電変換装置に用いた場合
、非常に有効である． 光電変換装置におけるｆ丁は読み出し速度から決まる。
現状の光電変換装置（エリアセンサ）は５００ｘ６４０
素子である。Ｈ　Ｄ　（Ｈｉｇｈ　ＤｉｖｉＳｉｏｎ　
　；ハイビジョン対応のエリアセンサ）では、１０００
Ｘ２０００素子になる。現状のテレビの動作では、水平
操作時間はＨＴＪ＝−５０μｓｅｃ、水平プランキング
期間ＨＡＬＫは、８〜１０μｓｅｃであるが、これがＨ
Ｄになると、ＨＴ＝３〜３．７ｕｓｅｃ，ＨＢＬＫ＝２
６μｓｅｃとなる。水平操作を考えると、従来、ＴＨ＝
５０ｐｓｅｃ／６４０＝８０ｎｓｅｃであるのに対し、
ＨＤではＴ　Ｈ　”　２　６　ｎ　Ｓ　ｅ　Ｃ　／　２
　０　０　０　＝　１　３　ｎ　Ｓ　ｅ　Ｃとなる。
周波数は、少なくとも６倍以上必要となる。すなわち、
現状でｆＴＪ，１〜２　Ｇ　Ｈ　ｚであるので、ｆ丁〉
６〜１６ＧＨｚ以上必要となる。
また、ΔＥ１は．以上の理由から、０．１５ｅＶ以下で
あることが望ましい。
第１７図に示したエリアセンサを光電変換素子に実施例
４のＢＰＴ構成の素子を通用したカラーカメラとして使
用した。
前述したように非破壊度はｈｒｉを大きくすることによ
り容易に改善できる。すなわち、ｈ『εを大きくするこ
とが可能な実施例４のＢＰＴ構成を用いることにより非
破壊度を大きくすることができる。
ここで、ＨＤ対応のエリアセンサでは、Ｃｔｏｔ”１０
ｆＦ，Ｃｖ　＝２．５ＰＦであるので、例えば、非破壊
度を０．９０以上とするためには、ｈＰＥは２２５０以
上必要となる。十分な非破壊度を保障するためには、ｈ
ＦＥは２０００以上必要であると思われる。
これに対して、従来、例えば、ホモ接合ＢＰＴでは、ｈ
ＦＥは１０００程度であったため、充分な非破壊度を得
ることができなかった。一方、本発明の半導体装置では
、ｈＦＥを十分大きくすることができるため、優れた非
破壊度を得ることができる。
さらに望ましくは、非破壊度は０．９８以上であるとよ
い。そのときは・ｈＦＥはｉｏｏｏｏ程度必要となる。
従来のへテロＢＰＴあるいはホモＢＰＴにおいては、こ
の値は達しえず、本発明のへテロＢＰＴにおいてのみこ
の値は達し得ることができる。
なお、本実施例においてはエリアセンサの場合を示した
が、ラインセンサにも応用できることは明らかである。
（実施例７） 第１２図は本発明の一実施例に係わる半導体装置を示す
図である。図において、第１図と同じ符号を付したもの
はそれぞれ第１図と同じものを示す。本実施例に係わる
半導体装置は、エミッタ領域とベース領域との間にシリ
コン酸化物が形成されていない点と、Ｃをイオン注入す
ることによりＳｉ，．Ｃｘ領域１０を形成した点と、ヘ
ース領域５およびコレクタ領域のベースとの界面付近９
をＳｉとＧｅとの混晶で形成した点で、第１図に？した
従来の半導体装置と異なる。
第５図は、第１２図に示した本実施例半導体装置のＡ−
Ａ’断面の深さ方向における、通常動作時の電位を模式
的に示す電位図である。図において、Ｗ，はエミッタ中
性領域の厚さ、Ｗ，はベース中性領域の厚さ、Ｅｇｌは
Ｓｉのバンドギャップ、Ｅｇ２はＳｉ．−．Ｃ．のバン
ドギャップ、Ｅ１１はＳｉｌ■Ｇｅ，のバンドギャップ
を示している。Ｅｆ３＋　　Ｅｚ２＋．　Ｅ　ｔ３の間
には、ΔＥｌ＝Ｅｆ２一ＥｇｌおよびΔＥ２＝Ｅ．，−
Ｅヨ，の関係が成り立つ。また、図に示したように、Ｗ
，′の位置に電位障壁が存在する。
次に、本実施例のＢＰＴの製造プロセスを示す。
■ｐ型あるいはｎ型基板１に、Ａｓ，Ｓｂ．Ｐ等をイオ
ン注入、不純物拡散等することにより、ｎ＋埋め込み領
域２（不純物濃度ＩＸＩＯ”〜１　０　”ｃ　ｍ−３）
を作製した。
■エビタキシャル技術等により、ｎ一領域３（不純物濃
度１×１０′４〜１０１７ｃｍ−３）を作製した。
■コレクタの抵抗を減少させるためのｎ“領域７（不純
物濃度１　ｘ　１　０　′７４　１　０　”ｃ　ｍ−’
）を形成した。
■イオン注入により、チャンネルストップ６を形成した
。
■素子効離領域１０１を、選択酸化法、ＣＶＤ法等によ
り作成した。
■ベース領域４　ヘＧ　ｅを濃度５Ｘ１×１０１８ｃｍ
−２１　５０ｋｅＶでイオン注入した後、１０５０’ｅ
，３０分の熱処理を行なった。
■ベース領域４（不純物濃度ＩＸ１０１ａ〜１０１９ｃ
ｍ−’）を、Ｂ，ＢＦ２，Ｇａ等をイオン７主人し（例
えばＢ′″の場合であれば３　Ｘ　１　０　１４／Ｃｍ
２　４０ｋｅＶ）、９００℃で２０分間、Ｎ２で熱処理
を行なうことにより作製した。
■酸化膜１０２にエミッタ・コンタクトを開口した後、
薄い酸化膜が介在しない様にエミッタ領域５を作成した
。本実施例では、９００℃、１０Ｔｏｒｒ，Ｈ２雰囲気
の条件下でエビタキシャル法により表面清浄化を行なっ
た後、８５０〜９００℃、５０Ｔｏｒｒ，ＳｉＨ２　Ｃ
ｌ２＋Ｈ２雰囲気で、エビタキシャル成長により、エミ
ッタ層５を作成した。
■カーボン（濃度１　ｘ　１　０　１６ｃ　ｍ−”）を
５０ｋｅＶでイオン注入し、その後１０００℃で２０分
程度熱処理を行なって再結晶化した後、エミッタのドー
パントとなるリン（Ｐ）を５Ｘ１０ｌ５ｃｍ−２．６０
ｋｅＶでイオン冫主人し、その後エミッタ領域５のパタ
ーン化を行なった。
［相］追加熱処理を行なった後、絶縁膜１０３を堆積し
、コンタクトの開口を行なった。
■電極２００となるＡｊ２−Ｓｉをスバッタし、その後
、Ａｍ−Ｓｉのパターン化を行なった。
＠Ａｊ２−Ｓｉ電極のアロイ後１０４のパッシベーショ
ン膜を作成した。
以上のプロセスにより第１図に示したＢＰＴを作成した
。ここで、本発明で最も重要なプロセスは、Ｓｉ＋−ｙ
Ｇｅｙを形成する工程■と、高品質単結Ｓｉエミッタを
作成する工程■と、エミッタ中にＣをイオン注入してＳ
ｉ，　一ＸＣＸの混晶を作成する工程■である。
以下、これらの工程に゜ついて、詳細に説明する。
工程■において、Ｇｅを注入した後はＳｉはアモルファ
ス化しているが、９００℃以上の熱処理で容易に固相エ
ピタキシー的に結晶回復させることができる。また、Ｇ
ｅのＳｉ中での拡散定数が小さく、１０００℃以下の熱
処理工程では濃度プロファイルはほとんど変化しないた
め、工程■では１０５０℃，３０分の熱処理を行なって
Ｇｅの分布を決定し、後の熱処理工程では処理温度を１
０００℃以下としてＧｅ分布が変化しないようにした。
工程■において、うすい酸化膜が介在しない様にエミッ
タ領域５を作成することは、極めて重要であり、ヘテロ
ＢＰＴの特性に大きく影響する。
また、本工程においては、１０００℃以下の温度下で単
結晶あるいは多結晶を堆積しないと、ベースのＰ領域の
拡散が起こってしまう。Ｐ型不純物は、Ｇｅの領域より
も浅いか、同じ程度でなければならない。
次に、工程■について説明する。
Ｓｉ中でのＣの拡散係数ＤＣはリンの拡散係数Ｄ，より
も小さ＜Ｄｅ＜Ｄ，であるため、カーボンのイオン注入
後のプロファイルが大きくくずれることはないが、Ｐは
拡散しやすく、ＳｉとＳｉ１−。Ｃウの中に均一に広が
ってエミッタを形成する。ＣをＳｉ中にイオン注入した
後の結晶回復は９００℃以上で起こるため、イオン注入
は１０００℃以上で行なうことが望ましい。
このようなＢＰＴについて、電流増幅率ｈｒｔの特性を
測定した結果、ｈＦＥは飛躍的に向上していた。
（実施例８） 第２１図は、本発明の他の実施例を示す図である。
本実施例に係るＢＰＴは、エミッタ領域５の下部にのみ
Ｓｉｔ−ｙＧｅｙ領域９を形成した点と、エミッタ表面
１ｌを００層とした点で実施例７と異なる。
本実施例によれば、エミッタの横方向にも電位障壁を設
けることによりエミッタの横方向からのべ−スへの注入
電流を減少させることができ、このため電流増幅率ｈｒ
ｃをさらに増大させることができる。
以下、本実施例によりｈＦＥを増大させることができる
理由について、詳細に説明する。
第１８図は、第２１図に示したＢＰＴのエミッタ部を拡
大した模式的断面図である。図において、Ｘ，はエミッ
タの基板中の深さ、ＷＢは縦方向のベース幅、ＷＢ″は
電位障壁までの距離を示す。図に示したように、ベース
電流ＪＢは横方向の成分ＪＢＸと、縦方向の成分ＪＢｙ
とに分けることができる。このうち、横方向の成分ＪＢ
ｘは、ｈＦＥを減少させる原因となる。
この電位障壁によって完全にキャリアが阻止されると近
似すると、Ｊ８Ｘは次のようになる。
Ｊａｘ−（ｑ−ｎ＋２Ｊｎｅｘｐ（　　ΔＥｇ／　ｋＴ
）　／　Ｎａ　・Ｌｎ）ｘｔａｎｈ（Ｗｅ’／Ｌｓ）｛
ｅｘｐ（ＶａＥ／ｋＴ）−１）　　　・”（１５）ここ
で、エミッタ面積をＡ，とし、エミッタ周辺長し，とす
ると、ｈｒｃは次の如く表わされる。
？＋ＦＥ−Ａｔ・Ｊｃ／　（ＡｔＪａｙ”１４ｘｊＪａ
ｘ）　　　　　　　・・・（ｌ６）ｈＦＥは、本来．周
辺長が問題にならないときはＬ，Ｘｊは無視できるので
、ｈ　ｒｔ＝　Ｊ　ｃ／　Ｊ　ａｙで決まるが、微細化
されたＢＰＴにおいては、Ａ，とＬεＸ，とは同じ程度
となり、無視できなくなる。例えば、Ｘ」＝０．３μｍ
とし、Ａ，＝ＩＸ１μｍ２とすると、ＸＪ　ＬＥ／Ａ！
　＝１．２になってしまう。このように、ＢＰＴが微細
化されると、ＪＢＸは、ｈＦＥに非常に大きな影響を及
ぼすようになる。
ＪｌｌｙとＪＢｘの比をＬｎ　＞Ｗａ　、Ｌｎ　＞　Ｗ
ａ　’　の条件で近似すると、 ＪＥＩＸ／ＪＢＦ　４２Ｗ８゜／ｗａ　　　　　　　　
　　・・・（１７）で表わされ、横方向の電流密度は縦
方向の電流密度よりも大きくなる。電位障壁がないＢＰ
Ｔの場合はＪａｗ／Ｊａｙ　４　２　（Ｌｎ／”ａ）で
あり、通常、Ｌｎ》ＷＢであるため、やはり横方向電流
密度が大となる。
一方、本実施例のごとく横方向の電位障壁をつくり、か
つエミッタをＡ　Ｅ　”　Ｌ　Ｅｘ’　とすると、ｈＦ
Ｅは次式で示される。
ｈｒｔ−　（Ｊｃ／Ｊａｙ）　［１／　（（８Ｘａ／Ｌ
ｃｘ）　（Ｗａ’／Ｗａ）　｝］−ｈＦＥｏ　｛１／　
（８ＸＪ／ＬＥ．）　（Ｗｅ’／ＷＢ）　｝　　　・・
・（１８）すなわち、縦方向におけるＢＰＴ構造によっ
て決まるｈｒｔ。より相当小さくなる。横方向電流の影
響を小さくするためには、 （８Ｘｊ／Ｌｚｘ）　（ｗ８’／ｗｅ）≦１　　　　　
　　・（１９）としなければならない。
例えば、ｗ，’　＝ＷＩｌでＬ　ＥＸ＝Ｌ　ｎａ＋のと
き、Ｘ，≦０。１２５μｍとなる，この効果は、エミッ
タサイズが微細になると非常に大きな問題となる。従来
の電位障壁がないＢＰＴの場合は、ＷＢ゛がＬ。でおき
かえられるためｈＦＥを大きくすることができなくなり
、ペテロＢＰＴの特徴を充分生かすことができなかフた
。本発明ではＷ１゜≦Ｗ，となるように製作することが
可能であるので、エミッタ面積に応じて、エミッタの深
さＸ，を決めてやれば、ｈｒｃの低下をおさえることが
できる。
なお、本実施例では、エミッタ領域の上部にｎ＋４領域
を設けたのは、オーミック抵抗を下げるためである。ｎ
＋＋領域は、多結晶シリコンで形成することが望ましい
。
（実施例９） 第１９図は、固体撮像装置に第７実施例に示したＢＰＴ
を用いた場合を示す回路図である。第１９図において，
Ｔｒで示した部分に、実施例７で示したＢＰＴを使用し
た。
すなわち、本実施例では、ＢＰＴを光電変換素子として
用いた。
例えば、￥Ｓ１９図に示したエリアセンサをカラーカメ
ラとして使用する場合には、同一の光電変換素子の光情
報を複数回読み田す動作を行う。
前述したように非破壊度はｈＦＥを大きくすることによ
り容易に改善できる。すなわち、ｈＦＥを大きくするこ
とが可能な実施例７の構成のＢＰＴを用いることにより
非破壊度を大きくすることができる。
なお、本実施例においてはエリアセンサの場合について
説明したが、ラインセンサにも応用できることは明らか
である。
［発明の効果コ 本発明によれば、電流増幅率ｈＦＥが高く、低温でも安
定に動作させることができる半導体装置およびそれを用
いた光電変換装置を提供することができる。
本発明によれば、電流増幅率が高く、かつ、電流増幅率
の電流依存性に傾きを生じるといった課題や特性にバラ
ツキが生じるといった課題のない半導体装置およびこわ
を用いた光電変換装置を提供することができる。
【図面の簡単な説明】
第１図は従来のバイボーラトランジスタ（ＢＰＴ）を説
明するための模式的断面図、第２図は第１図に示したＡ
−Ａ’断面の深さ方向における電位図、第３図は従来の
バイボーラトランジスタ（ＢＰＴ）を説明するための模
式的断面図、第４図は、本発明の好通な一つの実施例を
説明するための模式的断面図、第５図は第４図に示され
るＡ一Ａ’の深さ方向における電位を説明するための図
、第６図はｎ−．ｎへテロ接合のバンド図、第７図は伝
導帯の電位の変化の一例を示すグラフ、第８図はＳＩＭ
Ｓによる分析を説明するための図、第９図はシリコン中
の不純物の固相での溶解度を示すグラフ、第１０図は各
ベースの厚さにおけるベース濃度とエミッタ濃度の関係
を示す図、第１２図は本発明の他の実施例を説明するた
めの模式的断面図、第１１図は誘電率を規定したときの
ベース濃度とエミッタ濃度の関係を示す図、第１３図は
、シリコンとゲルマニウムの混晶非に対するエネルギー
ギャップを説明するための図、第１４図はシリコンとゲ
ルマニウムの混晶比と転移を説明するための図、第１５
図はΔＥ０とＦ　Ｔｍａｘの関係を示す図、第１６図は
ＳＩＭＳによる分析結果を示す図、第１７図は本発明の
他の実施態様例を説明するための模式的断面図、第１８
図は第２１図に示したＢＰＴのエミッタ部分を拡大して
示す模式的断面図、第１９図は固体撮像装置に本発明の
ＢＰＴを用いた場合の固体撮像装置の回路図、第２０図
は他の実施例において第４図に示されるＡ−Ａ’の深さ
方向における電位を説明するための図、第２１図は他の
実施例を説明するための模式的断面図である。 （符号の説明） １・・・基板、２・・・ｎ＋埋め込み領域、３・・・不
純物濃度の低いｎ一領域、４・・・ベース領域となるｐ
領域、５・・・エミッタ領域となるｎ“領域、６・・・
チャネル・ストップとなるｎ領域、７・・・バイボーラ
トランジスタのコレクタ抵抗を下げるためのｎ１領域、
８・・・酸化膜、１０１，１０２，１０３，１０４・・
・絶縁膜、２００−１，２００−２，２００−３・・・
電極。 第 ２ 図 ｎ４Ｐ Ｐ ｎ 第 ５ 図 Ｐ ｎ 第 ６ 図 Ｎ−Ｓｉ＋−ｘＣｘ Ｓ 第 ７ 図 距ｊｌ（ム） 第 ８ 図 深さ 第 ９ 図 温度《℃》 第１０図 ベース濃度 Ｎ． （ｃｍ弓） 第 １３図 Ｓｉ１？度＃５ＸＩＯ２２個／ｃｍ３ 温晶比 第１４図 Ｇｅ混成比 （ｘ） 第１８ 図 第 ２０図 Ｐ ｎ−

Claims (19)

    【特許請求の範囲】
  1. （１）第１導電型のエミッタ、第２導電型のベース、第
    １導電型のコレクタを有し、少なくともエミッタとベー
    スの接合界面の近傍がＳｉにより形成され、前記エミッ
    タの該Ｓｉにより形成された領域上に多結晶あるいは単
    結晶のＳｉ＿１＿−＿ｘＣ＿ｘ（ｘ≦０．５）により形
    成され、かつ、前記Ｓｉにより形成された領域と前記多
    結晶あるいは単結晶のＳｉ＿１＿−＿ｘＣ＿ｘにより形
    成された領域との接合がグレーディッドヘテロ接合であ
    ることを特徴とする半導体装置。
  2. （２）前記Ｓｉ＿１＿−＿ｘＣ＿ｘにより形成された領
    域が、イオン注入法により形成されていることを特徴と
    する請求項１に記載の半導体装置。
  3. （３）前記エミッタの前記Ｓｉ＿１＿−＿ｘＣ＿ｘによ
    り形成された領域上に、高濃度不純物層を有することを
    特徴とする請求項１に記載の半導体装置。
  4. （４）前記高濃度不純物層が、Ｓｉ＿１＿−＿ｘＣ＿ｘ
    （ｘ＞０．０１２５）により形成されていることを特徴
    とする請求項３に記載の半導体装置。
  5. （５）前記エミッタの前記Ｓｉ＿１＿−＿ｘＣ＿ｘによ
    り形成された領域において、０．０１２５≦ｘ≦０．０
    ７５であることを特徴とする請求項１に記載の半導体装
    置。
  6. （６）請求項１に記載の半導体装置を用いたことを特徴
    とする光電変換装置。
  7. （７）第１導電型のエミッタと第２導電型のベースと第
    １導電型のコレクタとを少なくとも有する半導体装置で
    あって、 少なくともエミッタとベースの接合界面の近傍がＳｉに
    より形成され、 該エミッタ中の該Ｓｉにより形成された領域の上に多結
    晶あるいは単結晶のＳｉ＿１＿−＿ｘＣ＿ｘ（ｘ≦０．
    ５）が形成され、 前記Ｓｉにより形成された領域と前記多結晶あるいは単
    結晶のＳｉ＿１＿−＿ｘＣ＿ｘにより形成された領域と
    の接合が、グレーディッドヘテロ接合であり、 少なくとも前記エミッタ中の該Ｓｉにより形成された領
    域の下がＢおよびＧｅを添加された単結晶のＳｉにより
    形成され、 前記Ｂの濃度が１×１０＾１＾８ｃｍ＾−＾３以上であ
    ることを特徴とする半導体装置。
  8. （８）前記Ｓｉ＿１＿−＿ｘＣ＿ｘにより形成された領
    域が、イオン注入法により形成されたことを特徴とする
    請求項７に記載の半導体装置。
  9. （９）前記Ｓｉ＿１＿−＿ｘＣ＿ｘにおいて、０．０１
    ２５≦ｘ≦０．０７５であることを特徴とする請求項７
    に記載の半導体装置。
  10. （１０）前記ＢおよびＧｅの添加が、イオン注入法によ
    りおこなわれたことを特徴とする請求項７に記載の半導
    体装置。
  11. （１１）前記エミッタ領域の不純物濃度が、１×１０＾
    １＾９ｃｍ＾−＾３以下であることを特徴とする請求項
    ７に記載の半導体装置。
  12. （１２）ＢおよびＧｅを添加された多結晶あるいは単結
    晶のＳｉにおいて、Ｂの濃度をＮ＿ａとし、Ｇｅの濃度
    をＮ＿Ｇ＿ｅとしたとき、Ｎ＿Ｇ＿ｅ＞８．２５Ｎ＿ａ
    であることを特徴とする請求項７に記載の半導体装置。
  13. （１３）請求項７に記載の半導体装置を用いたことを特
    徴とする光電変換装置。
  14. （１４）第１導電型のエミッタと第２導電型のベースと
    第１導電型のコレクタとを少なくとも有する半導体装置
    であって、 少なくともエミッタとベースの接合界面の該エミッタ側
    の一部がＳｉにより形成され、 該エミッタ中の該Ｓｉにより形成された領域の上に多結
    晶あるいは単結晶のＳｉ＿１＿−＿ｘＣ＿ｘ（ｘ≦０．
    ５）が形成され、 少なくとも前記エミッタの該Ｓｉにより形成された領域
    の下がＳｉ＿１＿−＿ｙＧｅ＿ｙ（０＜ｙ＜１）により
    形成され、 前記Ｓｉにより形成された領域と前記多結晶あるいは単
    結晶のＳｉ＿１＿−＿ｘＣ＿ｘにより形成された領域と
    の接合および前記Ｓｉにより形成された領域と前記Ｓｉ
    ＿１＿−＿ｙＧｅ＿ｙにより形成された領域との接合の
    少なくとも一方が、グレーディッドヘテロ接合であるこ
    とを特徴とする半導体装置。
  15. （１５）前記Ｓｉ＿１＿−＿ｘＣ＿ｘにより形成された
    領域および前記Ｓｉ＿１＿−＿ｙＧｅ＿ｙにより形成さ
    れた領域の少なくとも一方が、イオン注入法により形成
    されたことを特徴とする請求項１４に記載の半導体装置
    。
  16. （１６）Ｓｉ＿１＿−＿ｘＣ＿ｘにおけるＣの混晶比ｘ
    が、０．０１２５≦ｘ≦０．０７５であることを特徴と
    する請求項１４または１５に記載の半導体装置。
  17. （１７）Ｓｉ＿１＿−＿ｙＧｅ＿ｙにおけるＧｅの混晶
    比ｙが、０．０６２５≦ｙ≦０．３７５であることを特
    徴とする請求項１４に記載の半導体装置。
  18. （１８）前記Ｓｉ＿１＿−＿ｙＧｅ＿ｙにより形成され
    た領域が、前記エミッタ中の前記Ｓｉにより形成された
    領域の下にのみ選択的に形成されたことを特徴とする請
    求項１４に記載の半導体装置。
  19. （１９）請求項１４に記載の半導体装置を用いたことを
    特徴とする光電変換装置。
JP2078210A 1989-03-29 1990-03-27 半導体装置およびこれを用いた光電変換装置 Expired - Fee Related JP2860138B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP7744489 1989-03-29
JP1-77443 1989-03-29
JP1-77444 1989-03-29
JP1-77442 1989-03-29
JP7744289 1989-03-29
JP7744389 1989-03-29

Publications (2)

Publication Number Publication Date
JPH03218674A true JPH03218674A (ja) 1991-09-26
JP2860138B2 JP2860138B2 (ja) 1999-02-24

Family

ID=27302425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2078210A Expired - Fee Related JP2860138B2 (ja) 1989-03-29 1990-03-27 半導体装置およびこれを用いた光電変換装置

Country Status (4)

Country Link
US (2) US5144398A (ja)
EP (1) EP0390522B1 (ja)
JP (1) JP2860138B2 (ja)
DE (1) DE69020028T2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953666B2 (ja) * 1989-11-30 1999-09-27 キヤノン株式会社 半導体装置及び電子装置
JP2590295B2 (ja) * 1990-06-06 1997-03-12 株式会社東芝 半導体装置及びその製造方法
JPH04261071A (ja) * 1991-01-11 1992-09-17 Canon Inc 光電変換装置
JP3130545B2 (ja) * 1991-03-06 2001-01-31 株式会社東芝 半導体装置および半導体装置の製造方法
JPH0529332A (ja) * 1991-07-22 1993-02-05 Rohm Co Ltd ヘテロ接合バイポーラトランジスタとその製造方法
JPH05175216A (ja) * 1991-12-24 1993-07-13 Rohm Co Ltd ヘテロ接合バイポーラトランジスタおよびその製法
EP0562549B1 (en) * 1992-03-24 1998-07-01 Sumitomo Electric Industries, Ltd. Heterojunction bipolar transistor containing silicon carbide
EP0581369B1 (en) * 1992-07-24 1998-01-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a heterojunction manufactured by implantation with a carbon-halogen compound
US5453389A (en) * 1993-08-27 1995-09-26 National Semiconductor, Inc. Defect-free bipolar process
JP2611640B2 (ja) * 1993-12-20 1997-05-21 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
JPH07245314A (ja) * 1994-03-04 1995-09-19 Mitsubishi Electric Corp バイポーラトランジスタ，およびその製造方法
US5557114A (en) * 1995-01-12 1996-09-17 International Business Machines Corporation Optical fet
WO1997040527A1 (de) * 1996-04-22 1997-10-30 Siemens Aktiengesellschaft Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat
US6423990B1 (en) 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
US5912481A (en) 1997-09-29 1999-06-15 National Scientific Corp. Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
JPH11126781A (ja) 1997-10-24 1999-05-11 Nec Corp 半導体装置及びその製造方法
EP1020900B1 (en) * 1999-01-14 2009-08-05 Panasonic Corporation Semiconductor device and method for fabricating the same
US6114745A (en) * 1999-07-30 2000-09-05 Stmicroelectronics, Inc. Bipolar transistor having high emitter efficiency
DE19940278A1 (de) * 1999-08-26 2001-03-08 Inst Halbleiterphysik Gmbh Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung
FR2799049A1 (fr) * 1999-09-29 2001-03-30 France Telecom Procede pour empecher la diffusion de bore dans un silicium par implantation ionique de carbone
US6316795B1 (en) 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US6887765B2 (en) * 2000-12-19 2005-05-03 Texas Instruments Incorporated Method for manufacturing a bipolar junction transistor
WO2002071497A1 (de) * 2001-03-01 2002-09-12 Stmicroelectronics Nv Optoelektronisches bauelement
US6682992B2 (en) * 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
JP3855082B2 (ja) * 2002-10-07 2006-12-06 国立大学法人東京農工大学 多結晶シリコンの作製方法、多結晶シリコン、及び太陽電池
DE10308870B4 (de) * 2003-02-28 2006-07-27 Austriamicrosystems Ag Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
TWI250640B (en) * 2003-06-19 2006-03-01 Samsung Electronics Co Ltd Bipolar junction transistors and methods of manufacturing the same
CN100367519C (zh) * 2003-08-12 2008-02-06 北京师范大学 基于区熔硅单晶的双极光晶体管及其探测方法
US9065595B2 (en) * 2005-04-07 2015-06-23 Opanga Networks, Inc. System and method for peak flow detection in a communication network
JP5400280B2 (ja) * 2007-06-07 2014-01-29 パナソニック株式会社 固体撮像装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8212292B2 (en) * 2009-11-20 2012-07-03 Freescale Semiconductor, Inc. High gain tunable bipolar transistor
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
CN111684607A (zh) * 2018-01-17 2020-09-18 罗姆股份有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106154A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd 半導体装置
JPS62217659A (ja) * 1986-03-19 1987-09-25 Fujitsu Ltd 半導体装置
JPS63116465A (ja) * 1986-11-05 1988-05-20 Fujitsu Ltd バイポ−ラトランジスタ
JPS63124463A (ja) * 1986-11-13 1988-05-27 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794440A (en) * 1983-05-25 1988-12-27 American Telephone And Telegraph Company, At&T Bell Laboratories Heterojunction bipolar transistor
JPS62159460A (ja) * 1986-01-08 1987-07-15 Hitachi Ltd シリコン半導体装置
JPH0685403B2 (ja) * 1986-01-14 1994-10-26 富士通株式会社 ヘテロバイポ−ラトランジスタ
JPH0770540B2 (ja) * 1986-03-18 1995-07-31 富士通株式会社 ヘテロ接合バイポ−ラトランジスタ
US4845541A (en) * 1986-05-29 1989-07-04 Regents Of The University Of Minnesota Tunneling emitter bipolar transistor
DE3780284T2 (de) * 1986-12-22 1993-01-07 Nec Corp Bipolarer heterouebergangs-transistor mit ballistischem betrieb.
JP2542676B2 (ja) * 1987-07-02 1996-10-09 株式会社東芝 ヘテロ接合バイポ―ラトランジスタ
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106154A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd 半導体装置
JPS62217659A (ja) * 1986-03-19 1987-09-25 Fujitsu Ltd 半導体装置
JPS63116465A (ja) * 1986-11-05 1988-05-20 Fujitsu Ltd バイポ−ラトランジスタ
JPS63124463A (ja) * 1986-11-13 1988-05-27 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5144398A (en) 1992-09-01
JP2860138B2 (ja) 1999-02-24
DE69020028D1 (de) 1995-07-20
DE69020028T2 (de) 1995-11-02
EP0390522B1 (en) 1995-06-14
EP0390522A2 (en) 1990-10-03
US5708281A (en) 1998-01-13
EP0390522A3 (en) 1990-11-14

Similar Documents

Publication Publication Date Title
JPH03218674A (ja) 半導体装置およびこれを用いた光電変換装置
US5656514A (en) Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US5159424A (en) Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device
US4959702A (en) Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
US5557118A (en) Hetero-junction type bipolar transistor
US4924283A (en) Heterojunction bipolar transistor and process for fabricating same
US5486704A (en) Semiconductor device and electronic device by use of the semiconductor
EP0168325B1 (en) Ion implantation to increase emitter energy gap in bipolar transistors
US5981986A (en) Semiconductor device having a heterojunction
JP2625648B2 (ja) 導体−絶縁体−半導体（ｃｉｓ）トランジスタ及びその製造方法
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
JP2664747B2 (ja) 半導体装置およびこれを用いた光電変換装置
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP2915058B2 (ja) 半導体装置および該装置を用いた光電変換装置
JP2000031162A (ja) ヘテロ接合バイポーラトランジスタ
JP2670118B2 (ja) 半導体装置およびこれを用いた光電変換装置
JP2768970B2 (ja) 半導体装置およびこれを用いた光電変換装置
JP3001601B2 (ja) 半導体装置
JPH03292740A (ja) バイポーラトランジスタ及びその製造方法
JPH0744185B2 (ja) 半導体装置及びその製造方法
JP2518347B2 (ja) バイポ―ラトランジスタの製造方法
JP3001599B2 (ja) 半導体装置
JPH03173133A (ja) 半導体装置およびその半導体装置を使用する電子装置
JPS60101974A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees