JPS63124463A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63124463A JPS63124463A JP27010086A JP27010086A JPS63124463A JP S63124463 A JPS63124463 A JP S63124463A JP 27010086 A JP27010086 A JP 27010086A JP 27010086 A JP27010086 A JP 27010086A JP S63124463 A JPS63124463 A JP S63124463A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- silicon carbide
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title description 8
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 31
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 125000005842 heteroatom Chemical group 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ヘテロバイポーラトランジスタの製造工程を短縮する改
良である。
良である。
コレクタをなす一導電型のシリコン層」二にベースをな
す反対導電型のシリコン層を形成し、その上に、エミッ
タをなす炭化シリコンの層を形成し、エミッタ領域にレ
ジスト膜を形成し、このレジスト膜をマスクとしてエミ
ッタをなす炭化シリコンの層をエミッタ領域以外から除
去してエミッタを形成し、レジスト膜とエミッタとをマ
スクとして反対導電型不純物を導入してベース電極引出
し領域を形成してなすヘテロバイポーラトランジスタの
製造方法である。
す反対導電型のシリコン層を形成し、その上に、エミッ
タをなす炭化シリコンの層を形成し、エミッタ領域にレ
ジスト膜を形成し、このレジスト膜をマスクとしてエミ
ッタをなす炭化シリコンの層をエミッタ領域以外から除
去してエミッタを形成し、レジスト膜とエミッタとをマ
スクとして反対導電型不純物を導入してベース電極引出
し領域を形成してなすヘテロバイポーラトランジスタの
製造方法である。
ヘテロバイポーラトランジスタの製造方法の改良に関す
る。特に、製造工程を短縮する改良に関する。
る。特に、製造工程を短縮する改良に関する。
禁制帯幅の小さな半導体例えば−導電型のシリコンをも
ってコレクタを構成し、同じく禁制帯幅の小さな半導体
例えば反対導電型のシリコンをもってベースを形成し、
禁制帯幅の大きな半導体例えば−導電型の炭化シリコン
をもってエミッタを構成すれば、バイポーラトランジス
タとして機能することが知られており、本発明はこのヘ
テロバイポーラトランジスタの製造工程を短縮する改良
である。
ってコレクタを構成し、同じく禁制帯幅の小さな半導体
例えば反対導電型のシリコンをもってベースを形成し、
禁制帯幅の大きな半導体例えば−導電型の炭化シリコン
をもってエミッタを構成すれば、バイポーラトランジス
タとして機能することが知られており、本発明はこのヘ
テロバイポーラトランジスタの製造工程を短縮する改良
である。
従来技術に係るヘテロバイポーラトランジスタの製造方
法の１例を図面を参照して下記に説明する。
法の１例を図面を参照して下記に説明する。
第４図参照
ｐ型のシリコン基板ｌ上にｎ＋型の埋め込み層２を形成
し、ｎ型のシリコンのコレクタ層３を形成し、薄くｐ型
不純物がドープされたｐ−型のシリコンのベース層４を
極めて薄い厚さに形成する。
し、ｎ型のシリコンのコレクタ層３を形成し、薄くｐ型
不純物がドープされたｐ−型のシリコンのベース層４を
極めて薄い厚さに形成する。
ＬＯＣＯＳ法を使用して、エミッタ領域とコレクタ電極
領域とを除いて、厚い絶縁層５をもってカバーする。こ
の厚い絶縁層５はコレクタ層３に達するようにするが、
ベース層４の厚さが薄いので極めて容易である。
領域とを除いて、厚い絶縁層５をもってカバーする。こ
の厚い絶縁層５はコレクタ層３に達するようにするが、
ベース層４の厚さが薄いので極めて容易である。
次に、コレクタ電極コンタクト領域２１を高不純物濃度
に形成する。
に形成する。
第５図参照
ベース電極引出し領域６としての多結晶シリコン層を形
成し、絶縁層７を形成し、つぐいて、絶縁層７をエミッ
タ形成領域から除去する。
成し、絶縁層７を形成し、つぐいて、絶縁層７をエミッ
タ形成領域から除去する。
次に、プロパンとモノシランとの混合ガスを１．０００
〜１ 、１００℃において反応させることによって、高
濃度ｎ型にドープされた炭化シリコンの層９を厚さ２０
０Å以上に形成する。
〜１ 、１００℃において反応させることによって、高
濃度ｎ型にドープされた炭化シリコンの層９を厚さ２０
０Å以上に形成する。
第６図参照
ｐ型の炭化シリコンの層９をエミッタ領域以外から除去
して、エミッタ１０を形成する。
して、エミッタ１０を形成する。
ベース電極領域とコレクタ電極領域とに電極コンタクト
窓を形成して、ここに、ベース電極１１とコレクタ電極
１２とを形成し、エミッタ１０と接続してエミッタ電極
１３とを形成してヘテロバイポーラトランジスタを完成
する。
窓を形成して、ここに、ベース電極１１とコレクタ電極
１２とを形成し、エミッタ１０と接続してエミッタ電極
１３とを形成してヘテロバイポーラトランジスタを完成
する。
以上説明せるとおり、従来の技術に係るヘテロバイポー
ラトランジスタの製造方法においては、製造工程が長い
という欠点があった。
ラトランジスタの製造方法においては、製造工程が長い
という欠点があった。
本発明の目的は、この欠点を解消することにあり、製造
工程の短いヘテロバイポーラトランジスタの製造方法を
提供することにある。
工程の短いヘテロバイポーラトランジスタの製造方法を
提供することにある。
Ｃ問題点を解決するための手段〕
上記の目的を達成するために本発明が採った手段は、コ
レクタをなす一導電型のシリコン層上にベースをなす反
対導電型のシリコン層を形成し、その上に、エミッタを
なす炭化シリコンの層を形成し、エミッタ領域にレジス
ト膜を形成し、このレジスト膜をマスクとしてエミッタ
をなす炭化シリコンの層をエミッタ領域以外から除去し
てエミッタを形成し、レジスト膜をマスクとして反対導
電型不純物を導入してベース電極引出し領域を形成して
ヘテロバイポーラトランジスタを製造することとしたこ
とにある。
レクタをなす一導電型のシリコン層上にベースをなす反
対導電型のシリコン層を形成し、その上に、エミッタを
なす炭化シリコンの層を形成し、エミッタ領域にレジス
ト膜を形成し、このレジスト膜をマスクとしてエミッタ
をなす炭化シリコンの層をエミッタ領域以外から除去し
てエミッタを形成し、レジスト膜をマスクとして反対導
電型不純物を導入してベース電極引出し領域を形成して
ヘテロバイポーラトランジスタを製造することとしたこ
とにある。
さらに、ノンドープの炭化シリコンの層８を形成し、つ
Ｃいて、高濃度−導電型の炭化シリコンの層９を形成し
て、エミッタ１ｏを形成することとすれば、高濃度ｎ型
の炭化シリコンのＭ９中の不純物がノンドープの炭化シ
リコンの層８中に拡散するので、ｐ−ｎ接合面とへテロ
界面とを容易に一致させることができ、製造歩留りが向
上する。
Ｃいて、高濃度−導電型の炭化シリコンの層９を形成し
て、エミッタ１ｏを形成することとすれば、高濃度ｎ型
の炭化シリコンのＭ９中の不純物がノンドープの炭化シ
リコンの層８中に拡散するので、ｐ−ｎ接合面とへテロ
界面とを容易に一致させることができ、製造歩留りが向
上する。
上記せる従来の技術に係るヘテロバイボーラトランジス
タの製造工程が長い理由は、ベース電極引出し領域の製
造工程が長いことにある。
タの製造工程が長い理由は、ベース電極引出し領域の製
造工程が長いことにある。
本発明は、炭化シリコンの層をバターニングしてエミッ
タを形成したときに不可避的に併発するベースの損傷を
、エミッタ形成工程において使用したレジスト膜をマス
クとして反対導電型不純物を導入してなすイオン注入法
を使用して修復することとしたものである。
タを形成したときに不可避的に併発するベースの損傷を
、エミッタ形成工程において使用したレジスト膜をマス
クとして反対導電型不純物を導入してなすイオン注入法
を使用して修復することとしたものである。
以下、図面を参照しつ覧、本発明の一実施例に係る半導
体装置の製造方法について、さらに説明する。
体装置の製造方法について、さらに説明する。
第２図参照
ｐ型のシリコン基板１１にｎ＋型の埋め込み層２を形成
し、ｎ型のシリコンのコレクタ層３を形成し、薄くｐ型
不純物がドープされたｐ−型のシリコンのベース層４を
極めて薄い厚さに形成する。
し、ｎ型のシリコンのコレクタ層３を形成し、薄くｐ型
不純物がドープされたｐ−型のシリコンのベース層４を
極めて薄い厚さに形成する。
ＬＯＣＯ３法を使用して、エミッタ領域とコレクタ電極
領域とを除いて、厚い絶縁層５をもってカバーする。こ
の厚い絶縁層５はコレクタ層３に達するようにするが、
ベース層４の厚さが薄いので極めて容易である。
領域とを除いて、厚い絶縁層５をもってカバーする。こ
の厚い絶縁層５はコレクタ層３に達するようにするが、
ベース層４の厚さが薄いので極めて容易である。
次に、コレクタ電極コンタクト領域２１を高不純物濃度
に形成する。
に形成する。
つぐいて、プロパンとモノシランとの混合ガスを １，
０００〜１，１００℃において反応させることによって
、ノンドープの炭化シリコンの層８を厚さ １００人に
薄く形成し、つぐいて、１０２００Ｉ１１−３に高濃度
ｎ型にドープされた炭化シリコンの層９を厚さ２００Å
以上に形成する。
０００〜１，１００℃において反応させることによって
、ノンドープの炭化シリコンの層８を厚さ １００人に
薄く形成し、つぐいて、１０２００Ｉ１１−３に高濃度
ｎ型にドープされた炭化シリコンの層９を厚さ２００Å
以上に形成する。
高濃度ｎ型にドープされた炭化シリコンの層９中のｎ型
不純物はこの高温工程中に、ノンドープの炭化シリコン
の層８中に拡散して、ベース層４とのへテロ界面にｐ−
ｎ接合が形成される。
不純物はこの高温工程中に、ノンドープの炭化シリコン
の層８中に拡散して、ベース層４とのへテロ界面にｐ−
ｎ接合が形成される。
第１図参照
フォトリソグラフィー法を使用して、ｎ型の炭化シリコ
ンの層９とｎ型に転換された炭化シリコンの層８とをパ
ターニングし、これをエミッタ領域上に残留してエミッ
タ１０を形成する。このとき、シリコンのエツチングレ
ートは炭化シリコンのそれに比して極めて高いから、エ
ミッタ１０の近傍のベース層４がエッチされて損傷を受
けることが避は難い。
ンの層９とｎ型に転換された炭化シリコンの層８とをパ
ターニングし、これをエミッタ領域上に残留してエミッ
タ１０を形成する。このとき、シリコンのエツチングレ
ートは炭化シリコンのそれに比して極めて高いから、エ
ミッタ１０の近傍のベース層４がエッチされて損傷を受
けることが避は難い。
ここで、上記のフォトリソグラフィー法に使用したレジ
スト１５をマスクとしてｐ型不純物をイオン注入してベ
ース電極コンタクト蒙域８１を形成する。
スト１５をマスクとしてｐ型不純物をイオン注入してベ
ース電極コンタクト蒙域８１を形成する。
第３図参照
使用済みのレジスト膜１５を除去し、絶縁膜７を形成し
、各電極コンタクト窓を形成して、この各電極コンタク
ト窓に接触してベース電極１１とコレクタ電極１２とエ
ミッタ電極１３とを形成する。
、各電極コンタクト窓を形成して、この各電極コンタク
ト窓に接触してベース電極１１とコレクタ電極１２とエ
ミッタ電極１３とを形成する。
以上のヘテロバイポーラトランジスタの製造工程は、上
記せる従来の技術の場合に比し、大幅に短縮されている
。
記せる従来の技術の場合に比し、大幅に短縮されている
。
さらに、上記の実施例においては、エミッタをなす一導
電型の炭化シリコンの層の形成は、ノンドープの炭化シ
リコンの層を形成し、つぐいて、エミッタをなす一導電
型の炭化シリコンの層を形成することとされているので
、ｐ−ｎ接合はへテロ界面に一致しておりヘテロバイポ
ーラトランジスタとして有効に機能し、しかも、エミッ
タの不純物濃度は高く、ベースの不純物濃度は低く、そ
のため、キャリヤ注入効率は高くて電流増幅率ｈＦＥが
高く、それにもか＼わらず、ベース４の厚さは薄くベー
ス中の電流パス時間が短く、ベース４の不純物濃度が低
いので、ベース・コレクタ間静電容量も少なく、動作速
度が向上する。
電型の炭化シリコンの層の形成は、ノンドープの炭化シ
リコンの層を形成し、つぐいて、エミッタをなす一導電
型の炭化シリコンの層を形成することとされているので
、ｐ−ｎ接合はへテロ界面に一致しておりヘテロバイポ
ーラトランジスタとして有効に機能し、しかも、エミッ
タの不純物濃度は高く、ベースの不純物濃度は低く、そ
のため、キャリヤ注入効率は高くて電流増幅率ｈＦＥが
高く、それにもか＼わらず、ベース４の厚さは薄くベー
ス中の電流パス時間が短く、ベース４の不純物濃度が低
いので、ベース・コレクタ間静電容量も少なく、動作速
度が向上する。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、ヘテロバイポーラトランジスタを製造す
るために、コレクタをなす一導電型のシリコン層」二に
ベースをなす反対導電型のシリコン層を形成し、その上
に、エミッタをなす炭化シリコンの層を形成し、エミッ
タ領域にレジスト膜を形成し、このレジスト膜をマスク
とじてエミッタをなす炭化シリコンの層をエミッタ領域
以外から除去してエミッタを形成し、レジスト膜をマス
クとして反対導電型不純物を導入してベース電極引出し
領域を形成することとされているので、その製造工程は
、上記せる従来の技術の場合に比し、大幅に短縮されて
いる。
法においては、ヘテロバイポーラトランジスタを製造す
るために、コレクタをなす一導電型のシリコン層」二に
ベースをなす反対導電型のシリコン層を形成し、その上
に、エミッタをなす炭化シリコンの層を形成し、エミッ
タ領域にレジスト膜を形成し、このレジスト膜をマスク
とじてエミッタをなす炭化シリコンの層をエミッタ領域
以外から除去してエミッタを形成し、レジスト膜をマス
クとして反対導電型不純物を導入してベース電極引出し
領域を形成することとされているので、その製造工程は
、上記せる従来の技術の場合に比し、大幅に短縮されて
いる。
第１図は、本発明の一実施例に係る半導体装置の製造方
法の主要工程を説明する図である。 第２．３図は、本発明の一実施例に係る半導体装置の製
造”方法の工程図である。 第４〜６図は、従来技術に係るヘテロバイポーラトラン
ジスタの製造方法の主要工程を説明する図である。 １・・ｏｐ型シリコン基板、 ２・・・埋め込み層、 ２１・・・コレクタ電極コンタクト領域、３・・・コレ
クタ、 ４・ｅ・ベース、 ５・・・絶縁層。 ６・Φ・ベース電極引出し用多結晶シリコン層、６１・
・・本発明に係るベース電極引出し用多結晶シリコン層
、 ７・・・絶縁層、 ８・・・ノンドープの炭化シリコンの層、９・・−ｎ型
の炭化シリコンの層、 ｌＯ・・・エミッタ、 １１・・・ベース電極、 １２・φ拳コレクタ電極、 １３１１・・エミッタ電極、 １５−−・レジスト。 第 １ 図 工程図 第３１１ 第６ｆｆｉｌ
法の主要工程を説明する図である。 第２．３図は、本発明の一実施例に係る半導体装置の製
造”方法の工程図である。 第４〜６図は、従来技術に係るヘテロバイポーラトラン
ジスタの製造方法の主要工程を説明する図である。 １・・ｏｐ型シリコン基板、 ２・・・埋め込み層、 ２１・・・コレクタ電極コンタクト領域、３・・・コレ
クタ、 ４・ｅ・ベース、 ５・・・絶縁層。 ６・Φ・ベース電極引出し用多結晶シリコン層、６１・
・・本発明に係るベース電極引出し用多結晶シリコン層
、 ７・・・絶縁層、 ８・・・ノンドープの炭化シリコンの層、９・・−ｎ型
の炭化シリコンの層、 ｌＯ・・・エミッタ、 １１・・・ベース電極、 １２・φ拳コレクタ電極、 １３１１・・エミッタ電極、 １５−−・レジスト。 第 １ 図 工程図 第３１１ 第６ｆｆｉｌ
Claims (1)
- 【特許請求の範囲】 ［１］コレクタをなす一導電型のシリコン層（３）上に
ベースをなす反対導電型のシリコン層（４）を形成し、 該ベースをなす反対導電型のシリコン層（４）上に、エ
ミッタをなす炭化シリコンの層（９）を形成し、 エミッタ領域にレジスト膜（１５）を形成し、該レジス
ト膜（１５）をマスクとして前記エミッタをなす炭化シ
リコンの層（９）をエミッタ領域以外から除去して、エ
ミッタ（１０）を形成し、前記レジスト膜（１５）をマ
スクとして反対導電型不純物を導入してベース電極引出
し領域（６）を形成する 工程を有することを特徴とするヘテロバイポーラトラン
ジスタの製造方法。 ［２］前記ベースをなす反対導電型のシリコン層（４）
上にエミッタをなす炭化シリコンの層（９）を形成する
に先立ち、ノンドープの炭化シリコンの層（８）を形成
することを特徴とする特許請求の範囲第１項記載のヘテ
ロバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010086A JPS63124463A (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010086A JPS63124463A (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124463A true JPS63124463A (ja) | 1988-05-27 |
Family
ID=17481532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27010086A Pending JPS63124463A (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218674A (ja) * | 1989-03-29 | 1991-09-26 | Canon Inc | 半導体装置およびこれを用いた光電変換装置 |
-
1986
- 1986-11-13 JP JP27010086A patent/JPS63124463A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03218674A (ja) * | 1989-03-29 | 1991-09-26 | Canon Inc | 半導体装置およびこれを用いた光電変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JPH1041400A (ja) | 半導体装置およびその製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS60170257A (ja) | 半導体装置 | |
| JPH0467781B2 (ja) | ||
| JPS63124463A (ja) | 半導体装置の製造方法 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JPH02140940A (ja) | 半導体装置 | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JPS63124464A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPH0897143A (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPH05198568A (ja) | 半導体装置の製造方法 | |
| JPH07153771A (ja) | 半導体素子の製造方法 | |
| JPS59198751A (ja) | 半導体集積回路の製造方法 | |
| JPH02119258A (ja) | 半導体装置の製造方法 | |
| JPS63173357A (ja) | 半導体装置の製造方法 | |
| JPS63115374A (ja) | 半導体装置 | |
| JPS62235777A (ja) | 半導体装置の製造方法 | |
| JPH01183149A (ja) | 半導体装置の製造方法 | |
| JPH05267311A (ja) | バイポ−ラトランジスタ | |
| JPS593859B2 (ja) | 半導体装置の製造方法 | |
| JPS6386425A (ja) | 半導体集積回路装置の製造方法 |