JPH03201675A

JPH03201675A - 画像処理装置

Info

Publication number: JPH03201675A
Application number: JP1338301A
Authority: JP
Inventors: Masatoshi Tanabe; 雅俊田辺
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1991-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野〕本発明は画像処理装置に関し、例えばカラー画像を読み
取る画像処理装置に関するものである。

［従来の技術］従来、この種の装置においては、原稿走査による光像を
２色以上の光に分離して個体撮像素子で読み取りを行う
場合、分離された各色の光は、それぞれ決められた光路
をたどって個体撮像素子に結像される。この際、１つの
個体撮像素子上で結像される領域を分離された色（分離
色）ごとに分割して光像を結像させる場合、または、分
離色数に応じた数の複数個の個体撮像素子で結像させる
場合、走査光を分離する部材や各色の光路長等の設定の
違いによって、個体撮像素子上の色分離された各光像の
位置関係には、相対的なズレが生じる。従って、このズ
レが生じた状態で個体撮像素子の画素ごとのデータを読
み出し、色認識等の画像処理を行っても、各色の固体撮
像素子上の画素ズレの為に正しい画像処理が実施不可能
である。

また、そのズレを補正する為に、従来においては、分離
された各色の光像に合せて各個体撮像素子の相対的な画
素位置が一致する様に、治具等を用いて画像基準位置を
機械的に補正する方法が採用されていた。

［発明が解決しようとしている課題］しかしながら、上記従来例においては、各色の個体撮像
素子上の画素位置を機械的に補正するための多くの時間
が費やされれ、補正精度においてもバラツキが多く生じ
る欠点がある。特に、読取精度の高い即ち、分解能の高
い個体撮像素子の場合、または、個体撮像素子が多く設
定された場合等には、画素位置の補正が非常に困難とな
る。また、市場等において、光像のズレ等が生じてしま
った場合には、再補正を行うのは難しくなり、サービス
上の問題も多く生じる欠点がある。

本発明は上述した従来例の欠点に鑑みてなされたもので
あり、その目的とするところは、各色毎の個体撮像素子
上の画像のズレを自動的に補正して各色の画素位置を一
致させることができる画像処理装置を提供することにあ
る。

［課題を解決するための手段］上述した課題を解決し、目的を達成するため、本発明に
係わる画像処理装置は、画像処理装置において、原稿走
査によって複数色の画像データを分離して読み取る読取
手段と、前記読み取られた画像データに基づいて色毎の
有効画素の開始位置を補正する補正手段と、前記補正さ
れた開始位置に基づいて前記読み取られた色毎の画像デ
ータを一致させて出力する出力手段とを備えることを特
徴とする。

［作用］かかる構成によれば、読取手段は原稿走査によって複数
色の画像データを分離して読み取り、補正手段は読み取
られた画像データに基づいて色毎の有効画素の開始位置
を補正し、出力手段は補正された開始位置に基づいて読
み取られた色毎の画像データを一致させて出力する。

［実施例］以下に添付図面参照して本発明に係わる好適な実施例を
詳細に説明する。尚、本実施例では、２色（Ａ色、Ｂ色
とする）の読取系を使用する。

第４図は本実施例の画像処理装置の構成を示すブロック
図である。同図において、５は光学的に原画像を読み取
って色毎のアナログ信号を出力する固体撮像素子（ＣＣ
Ｄ）を示している。７はＣＣＤ５から出力されるアナロ
グ信号に増幅等の処理を加えるアナログ信号処理回路を
示し、８はアナログ信号処理回路７で増幅されたアナロ
グ信号をデジタル信号に変換するアナログ／デジタル（
Ａ／Ｄ）コンバータを示している。９はＡ／Ｄコンバー
タ８から出力されるデジタル信号をシェーディング補正
するシェーディング補正回路を示′し、このシェーディ
ング補正回路９によって光学系の光量分布及びＣＣＤ５
上での輝度レベルの補正が行われる。本実施例では、以
上のＣＣＤ５、アナログ信号処理回路７．Ａ／Ｄコンバ
ータ８、シェーディング補正回路９並びに後述の第１Ａ
図、第１Ｂ図に示される光学系を含めて読取部１５と称
す。

そして、１６は読取部１５から得た原画像のデジタル信
号から分解色毎の先頭画素位置を正しく補正する画素位
置補正部を示し、１０は画素位置補正部１６で補正され
た先頭画素位置に基づいてＡ色、Ｂ色のデジタル信号を
所定の出力タイミングで出力する画像処理回路を示して
いる。

第５図は本実施例の画素位置補正回路１６の構成を示す
回路図である。同図において、１３ａ。

１３ｂは画像処理回路１０から送られる画素位置補正前
のデジタル信号（画像データ）を分解色別に格納するＡ
色メモリ、Ｂ色メモリをそれぞれ示している。Ａ色メモ
リ１３ａ、８色メモリ１３ｂは画像データの読出しや書
き込みをＣＣＤ５の１ライン分毎に交互に行う。１１は
画素位置補正回路１６全体を制御するＣＰＵを示してい
る。このＣＰＵＩＩは、制御プログラム及び第７図に示
されるフローチャートの一部に従ったプログラム等を格
納したＲＯＭ１１ａ及び各プログラムのワークエリアと
して用いるＲＡＭ１ｌｂを有している。１２はＡ色メモ
リ１３ａ及び８色メモリ１３ｂに格納されたデジタル信
号を正しい先頭画素位置から読み出す制御を行うアドレ
スコントローラを示している。このアドレスコントロー
ラ１２は、２１．２２で示されるアドレスカウンタ、２
３．２４で示されるロード値しジスタモして２０で示さ
れるアドレス切換回路によって構成される。ロード値レ
ジスタ２３．２４にはそれぞれＡ色メモリ１３ａ、８色
メモリ１３ｂから読出す画像データ（画素）の先頭アド
レス値が設定される。アドレスカウンタ２１．２２はロ
ード値レジスタ２３．２４にそれぞれ設定された先頭ア
ドレス値からカウントを開始する。アドレス切換回路２
０はＣＰＵＩＩからの指示でアドレス値の入力元のアド
レスカウンタ２１．２２を切り換え、この切換に従って
入力アドレス値を出力光のＡ色メモリ１３ａ、８色メモ
リ１３ｂへ出力する。

第１Ａ図は本実施例の画像処理装置の読取部の構成を示
す側面図、第１Ｂ図は第１Ａ図に示される読取部の下面
図である。同図中の読取部は、通常の光学的に原稿を走
査する構成と同様のため、説明を簡略化する。第１Ａ図
及び第１Ｂ図に示されるように、露光ランプ１によって
照射された原稿載置台１４上の原稿の反射光は、３枚の
反射鏡２ａ、２ｂ、２ｃによって反射され、分光部材４
（４ａ、　４　ｂ）を通って色別に分離されて、ＣＣＤ
５上に結像される。ここで、原稿載置台１４中のＫで示
されるエリアは有効画像エリアである。

その有効画像エリアにの外には、シエーデイング補正時
に使用される指標付白抜部材３が取り付けられており、
一端には黒ラインで識別可能に指標６が設けられている
。この指標６は、後述するが、各分離色の開始位置を演
算するために用いられる。尚、分光部材４ａ、４ｂは各
分離色に対応する光を透過するフィルタ、レンズ、プリ
ズム等で構成され、ＣＣＤ５上に分光された各色の光を
結像させる。

次に、本実施例の動作について説明する。

第７図は本実施例の画像処理手順を説明するフローチャ
ートである。同図において、上段のステップ８１〜ステ
ツプＳ３は読取部１５が中心となって行う工程、中段の
ステップＳ４〜ステツプＳ７は画素位置補正回路１６が
中心となって行う工程、そして下段のステップＳ８．ス
テップＳ９は画像処理回路１０が中心となって行う工程
である。

まず、読取部１５では、第１Ａ図、第１Ｂ図に示される
光学系によって原稿像が読み取られ、第４図に示される
ように、ＣＣＤ５上に結像された各分離色のアナログ信
号がアナログ信号処理回路７によって増幅される。そし
てＡ／Ｄコンバータ８によって、増幅アナログ信号はデ
ジタル信号（画像データ）に変換される（ステップＳｌ
）。

続いて、Ａ／Ｄ変換された画像データは、シェーディン
グ補正回路９によってシェーディング補正される（ステ
ップＳ２）。

次に、ＣＰＵＩ　１による動作が開始される。上記シェ
ーディング補正された画像データは、画像処理回路１０
を介して画素位置補正回路１６の各分解色に応じてＡ色
メモリ１３ａ、１３ｂに格納される（ステップＳ４）、
このとき、アドレスコントローラ１２の制御によって、
各メモリ（１３ａ、１３ｂ）内に書き込まれ、ＣＣＤ５
の１画素に対して各メモリ（１３ａ、１３ｂ）の１つの
アドレスが割り当てられる。ここで、Ａ色メモリ１３ａ
、１３ｂにそれぞれ格納される画像データの内容につい
て説明する。

第２図、第３図は本実施例のＣＣＤ５に結像される画素
の状態を説明する図である。第２図に示されるように、
分光部材４ａ、４ｂによってＣＣＤ５上に分解結像され
たＡ色のエリア（Ａ、で示す）内及びＢ色のエリア（Ｂ
、で示す）内には、それぞれ前述の指標６を示す指標像
（１００，１０１で示す）も同時に結像されている。従
って、第３図に示されるように、その指標像１００，１
０１の位置から一定数の画素を飛び越えた位置より、Ａ
、Ｂ各色の有効画素エリア（Ｋ、、にゎで示す）が開始
され、先頭画素が結像されている。

即ち、ＤＩ、Ｄ２で示される指標像骨の領域（無効画素
基準巾と称す）以降の画素が各分解色毎の正確な有効画
素エリアにである。従って、第３図に示されるように、
指標像１００に対応する指標画素（■１）や指標像１０
１に対応する指標画素（Ｉｂ）からの数画素（無効画素
基準巾Ｄ１Ｄ、）は、各分解色の画像データを、上述の
Ａ色メモリ１３ａ及び８色メモリ１３ｂから正確に取り
出すための重要な要素となる。尚、指標は有効画素エリ
アに外に設定されているため、有効画素エリアに内に該
当する画像データ及びシェーディング補正に対して影響
はない。

再び、説明は第７図の処理に戻り、ステップＳ３でＡ色
メモリ１３ａ及び８色メモリ１３ｂに書き込まれた各色
の画像データは、ＣＰＵＩＩによつて１ライン分読み出
される（ステップＳ４）。

そして、ＣＰＵＩＩは指標の信号（指標画素１、、Ｉ。

の各画像データ）が現れた時のアドレス値をＲＡＭ１１
ｂに記憶する（ステップＳ５）。ここで、指標と判定さ
れたアドレス値が複数個連続している場合には、連続す
るアドレス値の最小値または最大値の一方が記憶され１
本実施例では２色分の指標が検出されるため、上記アド
レス値は不連続となり、指標の信号の現れた最小値また
は最大値の一方を２個記憶される。従って、Ａ色光によ
る指標のアドレス値とＢ色光による指標のアドレス値と
がそれぞれ記憶される。ＣＰＵＬＬは、この２つのアド
レス値に対して、有効画素エリアに、、に、の先頭画素
位置、即ち、画像基準アドレスまでの画素数に相当する
数値（予め設定されている）が加算（方向性によっては
減算の場合もある）され（ステップＳ６）、アドレスコ
ントローラ１２内の読み出しのアドレスカウンタ２１．
２２の各ロード値として、ロード値レジスタ２３．２４
にそれぞれ設定される（ステップＳ７）。

次に、画像処理回路１０による処理が開始される。まず
、Ａ色メモリ１３ａ、Ｂ色メモリ１３ｂ内の各画像デー
タの読み出しは、画像処理回路１０からの読出し開始信
号により開始される。そこで、Ａ色、Ｂ色の各有効画素
エリアに、、にゎの画像基準アドレスよって、各画像デ
ータがＡ色。

Ｂ色交互に読み出され（ステップＳ８）、読み出された
画像データは相対的な画素位置のズレを生じることなく
タイミングを一致させて出力される（ステップＳ９）。

尚、ステップＳ８．ステップＳ９はｌライフ分の処理で
ある。

ここで、上記ステップＳ８．ステップＳ９について説明
する。

第６図は本実施例による画像データの出力タイミングを
示すタイミングチャートである。

第６図（ａ）には、画像処理回路１０からＡ色メモリ１
３ａ、８色メモリ１３ｂにそれぞれ出力される画像デー
タ読出し用の基準クロックが示されている。同図（ｂ）
には、Ａ色メモリ１３ａ。

８色メモリ１３ｂから順次読出される画像データを示し
ている。上記基準クロックに従ってＡ色。

Ｂ色の各画像データが読み出される。Ａ色の画像データ
がＡ色メモリ１３ａから読出されると、その間に、同図
（Ｃ）に示されるＡ色セレクト用クロックが発生し、同
図（ｄ）に示されるように、Ａ色の画像データがラッチ
される。このラッチ時に、Ｂ色の画像データは８色メモ
リ１３ｂから読出され、Ａ色、Ｂ色の各画像データの出
力タイミングを一致させるための同期クロックが第６図
（ｅ）に示されるタイミングで発生する。この同期クロ
ックの発生により、画像処理回路１０からＡ色、Ｂ色の
各画像データは、第６図（ｆ）（ｇ）に示されうように
、一致した状態で輝度データとして出力される。

以上説明したように、本実施例によれば、色分離後の結
像の位置ズレを自動的に補正することが可能となる。

さて、上述した実施例では、２色読取系の画像の位置補
正の例を示しているが、本実施例はこれに限定されるも
のではなく、３色以上の多色の読取系にも同じ様に応用
が可能である。

また、色分離された複数の光像を、単体のＣＣＤ上に結
像する場合のみならず、分離色光ごとに対応する複数個
のＣＣＤ上にそれぞれ結像する場合にも応用することが
できる。

［発明の効果］以上説明したように、本発明によれば、色分離後の結像
の位置ズレな自動的に補正することが可能となる。

【図面の簡単な説明】

第１Ａ図は本実施例の画像処理装置の読取部の構成を示
す側面図、第１Ｂ図は第１Ａ図に示される読取部の下面
図、第２図、第３図は本実施例のＣＣＤ５に結像される画素
の状態を説明する図、第４図は本実施例の画像処理装置の構成を示すブロック
図、第５図は本実施例の画素位置補正回路１６の構成を示す
回路図、第６図は本実施例による画像データの出力タイミングを
示すタイミングチャート、第７図は本実施例の画像処理手順を説明するフローチャ
ートである。図中、１・・・露光ランプ、２ａ〜２Ｃ・・・反射鏡、
３・・・指標付白抜部材、４ａ、４ｂ・・・分光部材、
５・・・ＣＣＤ、６・・・指標、７・−・アナログ信号
処理回路、８・・・Ａ／Ｄコンバータ、９・・・シェー
ディング補正回路、１０・・・画像処理回路、１１・・
・ＣＰＵ、１１ａ・・・ＲＯＭ、ｌｌｂ−ＲＡＭ、１２
　・・・アドレスコントローラ、１３ａ・・・Ａ色メモ
リ、１３ｂ・・・Ｂ色メモリ、１４・・・原稿載置台、
１５・・・読取部、１６・・・画素位置補正回路、２０
・・・アドレス切換回路、２１．２２・・・アドレスカ
ウンタ、２３．２４・・・ロード値レジスタ、１００．
１０１・・・指標像である。＠５図第７図

Claims

【特許請求の範囲】

（１）画像処理装置において、原稿走査によつて複数色の画像データを分離して読み取
る読取手段と、前記読み取られた画像データに基づいて色毎の有効画素
の開始位置を補正する補正手段と、前記補正された開始
位置に基づいて前記読み取られた色毎の画像データを一
致させて出力する出力手段とを備えることを特徴とする
画像処理装置。
（２）前記読取手段は、前記有効画素のエリア外に基準
位置を示す指標を設け、前記指標も同時に読み取り、前
記補正手段は前記指標に基づいて補正を行うことを特徴
とする請求項第１項記載の画像処理装置。
（３）前記補正手段は、前記指標の画素位置から所定の
範囲を無効画素のエリアとしたことを特徴とする請求項
第１項記載の画像処理装置。