JPH03198399A - 電子部品の半田付方法 - Google Patents
電子部品の半田付方法Info
- Publication number
- JPH03198399A JPH03198399A JP33946889A JP33946889A JPH03198399A JP H03198399 A JPH03198399 A JP H03198399A JP 33946889 A JP33946889 A JP 33946889A JP 33946889 A JP33946889 A JP 33946889A JP H03198399 A JPH03198399 A JP H03198399A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- cream solder
- soldering
- electrode land
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 239000006071 cream Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は基板上に形成された電極ランドに塗布された
クリーム半田上に電子部品を載置しリフローにより該電
子部品と電極ランドとの接合を行(従来の技術) 近時における電子機器の小型軽量化の傾向を受けてこれ
ら機器に使用される電子部品もチップ部品に代表される
ように非常に小さなものが用いられるようになっている
。
クリーム半田上に電子部品を載置しリフローにより該電
子部品と電極ランドとの接合を行(従来の技術) 近時における電子機器の小型軽量化の傾向を受けてこれ
ら機器に使用される電子部品もチップ部品に代表される
ように非常に小さなものが用いられるようになっている
。
このチップ部品は、半田付は部分が小さく半日こてを用
いた半田付作業は困難であるために、これらチップ部品
の半田付けを行う場合にはフロー半田付は方法とりフロ
ー半田付は方法が一般的に用いられている。
いた半田付作業は困難であるために、これらチップ部品
の半田付けを行う場合にはフロー半田付は方法とりフロ
ー半田付は方法が一般的に用いられている。
このうち、フロー半田付は方法は、プリント基板の所定
箇所にチップ部品をあらかじめ接着剤で仮固定しておき
、それにフラッグス塗布、予備加熱を行った後溶融半田
槽にフローさせることによりチップ部品の半田付けを行
う方法である。
箇所にチップ部品をあらかじめ接着剤で仮固定しておき
、それにフラッグス塗布、予備加熱を行った後溶融半田
槽にフローさせることによりチップ部品の半田付けを行
う方法である。
また、リフロー半田付は方法は、第5図に示すように基
板1上に形成された電極ランド2にクリーム半田3を塗
布し、さらに該クリーム半田3上にチップ部品4を載置
しリフロー炉や高温蒸気槽等の加熱装置を通過させ加熱
を行うことによりチップ部品4と電極ランド2との接合
を行う半田付方法である。
板1上に形成された電極ランド2にクリーム半田3を塗
布し、さらに該クリーム半田3上にチップ部品4を載置
しリフロー炉や高温蒸気槽等の加熱装置を通過させ加熱
を行うことによりチップ部品4と電極ランド2との接合
を行う半田付方法である。
(発明が解決しようとする課題)
しかしながら、このような従来の半田付方法の内、リフ
ロー半田付は方法によりチップ部品4の半田付けを行う
場合には、チップ部品4は電極ランド2に塗布されたク
リーム半田3上に単に載置されているにすぎないため、
リフローを行う際に、クリーム状半田ペースト3の乾燥
状態やマウントされる際の部品位置によりチップ部品4
がクリーム半田3上で位置ずれ?起してしまい、第4図
に示すように所定の電極ランドからずれることにより近
傍に配置された他の部品とショートを起こしたり、第5
図に示すようにチップ部品4が一方の電極ランド2a上
に立上ってしまい不良品となってしまうという問題点が
あった。
ロー半田付は方法によりチップ部品4の半田付けを行う
場合には、チップ部品4は電極ランド2に塗布されたク
リーム半田3上に単に載置されているにすぎないため、
リフローを行う際に、クリーム状半田ペースト3の乾燥
状態やマウントされる際の部品位置によりチップ部品4
がクリーム半田3上で位置ずれ?起してしまい、第4図
に示すように所定の電極ランドからずれることにより近
傍に配置された他の部品とショートを起こしたり、第5
図に示すようにチップ部品4が一方の電極ランド2a上
に立上ってしまい不良品となってしまうという問題点が
あった。
また、このようなチップ部品4のクリーム半田3上にお
ける位置ずれは、基板1上における回路パターンが高密
度になるにつれて不良発生率が高くなるために、ハイブ
リッドICのりフローを行う際に部品間隔を狭めた状態
でチップ部品を多用することができず、ハイブリッドI
Cの高密度高実装化の要求に十分対応することができな
いという問題点があった。
ける位置ずれは、基板1上における回路パターンが高密
度になるにつれて不良発生率が高くなるために、ハイブ
リッドICのりフローを行う際に部品間隔を狭めた状態
でチップ部品を多用することができず、ハイブリッドI
Cの高密度高実装化の要求に十分対応することができな
いという問題点があった。
この発明は、上記事情に鑑みてなされたものであり、チ
ップ形電子部品を安定的に電極ランドに接合させリフロ
ーを行うようにした電子部品の半田付方法を提供するも
のである。
ップ形電子部品を安定的に電極ランドに接合させリフロ
ーを行うようにした電子部品の半田付方法を提供するも
のである。
(課題を解決するための手段)
上記目的を達成するために、この発明の電子部品の半田
付方法は、基板上に形成された電極ランドにクリーム半
田を塗布し、さらに該クリーム半田上に電子部品を載置
しリフローにより電子部品と電極ランドとの接合を行う
電子部品の半田付方法において、前記電極ランドに第一
のクリーム半田層の塗布を行った後、該第一のクリーム
半田層上に第二のクリーム半田層の塗布を行うことによ
り電子部品端部係止壁を形成することにより電子部品の
半田付を行うようにしたものである。
付方法は、基板上に形成された電極ランドにクリーム半
田を塗布し、さらに該クリーム半田上に電子部品を載置
しリフローにより電子部品と電極ランドとの接合を行う
電子部品の半田付方法において、前記電極ランドに第一
のクリーム半田層の塗布を行った後、該第一のクリーム
半田層上に第二のクリーム半田層の塗布を行うことによ
り電子部品端部係止壁を形成することにより電子部品の
半田付を行うようにしたものである。
(作 用)
上記のように、電極ランドに第一のクリーム半田層の塗
布を行った後、該第一のクリーム半田層上に第二のクリ
ーム半田層の塗布を行うことにより電子部品端部係止壁
を形成しているため、クリー半田上に載置される電子部
品の端部が該係止壁に係止されることになり、チップ形
電子部品を安定的に電極ランドに接合させリフローを行
うことができる。
布を行った後、該第一のクリーム半田層上に第二のクリ
ーム半田層の塗布を行うことにより電子部品端部係止壁
を形成しているため、クリー半田上に載置される電子部
品の端部が該係止壁に係止されることになり、チップ形
電子部品を安定的に電極ランドに接合させリフローを行
うことができる。
(実施例)
以下本発明の実施例を図面に基いて詳細に説明する。
第1図は本発明に関わる電子部品の半田付方法の実施例
を示す分解斜視図が、第2図は同断面図が、第3図は同
平面図が示されている。
を示す分解斜視図が、第2図は同断面図が、第3図は同
平面図が示されている。
本実施例における基板10は、1500℃前後で焼成す
ることにより形成されたアルミナ基板であり、該基板1
0表面部10aにAg−PdもしくはAg−Pt等の導
電性ペーストをスクリーン印刷等により塗布し、乾燥さ
せた後、通炉加熱により焼成を行うことにより電極ラン
ド12−および図示しない回路パターンが形成されてい
る。
ることにより形成されたアルミナ基板であり、該基板1
0表面部10aにAg−PdもしくはAg−Pt等の導
電性ペーストをスクリーン印刷等により塗布し、乾燥さ
せた後、通炉加熱により焼成を行うことにより電極ラン
ド12−および図示しない回路パターンが形成されてい
る。
電極ランド12上面全域には第一のクリーム半田層14
がスクリーン印刷等により塗布されている。
がスクリーン印刷等により塗布されている。
第一のクリーム半田層14乾燥後、該第一のクリーム半
田層上に第二のクリーム半田層16の塗布を行うことに
より電子部品端部係止壁18を形成させる。
田層上に第二のクリーム半田層16の塗布を行うことに
より電子部品端部係止壁18を形成させる。
第二のクリーム半田層16により形成される電子部品端
部係止壁18は、電子部品20の両端部に設けられた電
極22側面部22aに当接するように形成された対向す
る側面立上壁18aと、電子部品20の電極22端部2
2bに当接するように形成された立上壁18bと、を有
する凹形状を成しており、第2図に示すように該凹部分
(図の符号X)に電子部品20端部を係止させることに
よりチップ形電子部品20を安定的に電極ランド12に
接合させリフローを行うことができる。
部係止壁18は、電子部品20の両端部に設けられた電
極22側面部22aに当接するように形成された対向す
る側面立上壁18aと、電子部品20の電極22端部2
2bに当接するように形成された立上壁18bと、を有
する凹形状を成しており、第2図に示すように該凹部分
(図の符号X)に電子部品20端部を係止させることに
よりチップ形電子部品20を安定的に電極ランド12に
接合させリフローを行うことができる。
電子部品端部係止壁18は、第3図に示すように基板1
0表面部10aにおいて−っの電子部品20に対して凹
部分を対向させて二つ配置されている。
0表面部10aにおいて−っの電子部品20に対して凹
部分を対向させて二つ配置されている。
尚、上記実施例においては、基板表面部1aに形成され
た電極ランド12に第一のクリーム半田層14の塗布を
行った後、該第一のクリーム半田層上14に第二のクリ
ーム半田層16の塗布を行い電子部品端部係止壁18を
形成する場合について説明したが、基板両面に同様の方
法により電子部品端部係止壁18を形成する場合におい
ても同様に適用することが可能である。
た電極ランド12に第一のクリーム半田層14の塗布を
行った後、該第一のクリーム半田層上14に第二のクリ
ーム半田層16の塗布を行い電子部品端部係止壁18を
形成する場合について説明したが、基板両面に同様の方
法により電子部品端部係止壁18を形成する場合におい
ても同様に適用することが可能である。
(発明の効果)
以上に説明したように、この発明の電子部品の半田付方
法によれば、以下に記載するような効果を有する。
法によれば、以下に記載するような効果を有する。
■第二のクリーム半田層16により形成される電子部品
端部係止壁18により電子部品20端部の係止を行いリ
フロー半田付けを行うため、電子部品20がクリーム半
田上で位置ずれを起すことが防止でき、このため、近傍
に配置された他の部品とショートを起こしたり、電子部
品20が一方の電極ランド上に立上り不良品となること
が防止でき製品歩留りを向上させることができるという
優れた効果を有する。
端部係止壁18により電子部品20端部の係止を行いリ
フロー半田付けを行うため、電子部品20がクリーム半
田上で位置ずれを起すことが防止でき、このため、近傍
に配置された他の部品とショートを起こしたり、電子部
品20が一方の電極ランド上に立上り不良品となること
が防止でき製品歩留りを向上させることができるという
優れた効果を有する。
■また、電子部品20を安定的に電極ランド12に接合
させリフローを行うことができるため、ハイブリッドI
Cのりフローを行う際に部品間隔を狭めた状態でチップ
部品を多用することが可能となり、ハイブリッドICの
高密度高実装化の要求に十分対応することができるとい
う優れた効果を有する。
させリフローを行うことができるため、ハイブリッドI
Cのりフローを行う際に部品間隔を狭めた状態でチップ
部品を多用することが可能となり、ハイブリッドICの
高密度高実装化の要求に十分対応することができるとい
う優れた効果を有する。
第1図は本発明に関わる電子部品の半田付方法の実施例
を示す分解斜視図 第2図は同実施例の断面図、 第3図は同実施例の平面図、 第4図は従来の電子部品の半田付方法を行った場合の平
面図、 第5図は同従来の側面図である。 第 1 図 η 10・・・基板、10a・・・基板表面部、12・・・
電極ランド、 14・・・第一のクリーム半田層、 16・・・第二のクリーム半田層、 18・・・係止壁、20・・・電子部品。 特 許 出 願 人 太陽誘電株式会社第 2 図 U 第 図 4 第 図 第 図
を示す分解斜視図 第2図は同実施例の断面図、 第3図は同実施例の平面図、 第4図は従来の電子部品の半田付方法を行った場合の平
面図、 第5図は同従来の側面図である。 第 1 図 η 10・・・基板、10a・・・基板表面部、12・・・
電極ランド、 14・・・第一のクリーム半田層、 16・・・第二のクリーム半田層、 18・・・係止壁、20・・・電子部品。 特 許 出 願 人 太陽誘電株式会社第 2 図 U 第 図 4 第 図 第 図
Claims (1)
- (1)基板上に形成された電極ランドにクリーム半田を
塗布し、さらに該クリーム半田上に電子部品を載置しリ
フローにより電子部品と電極ランドとの接合を行う電子
部品の半田付方法において、前記電極ランドに第一のク
リーム半田層の塗布を行った後、該第一のクリーム半田
層上に第二のクリーム半田層の塗布を行うことにより電
子部品端部係止壁を形成したことを特徴とする電子部品
の半田付方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33946889A JPH03198399A (ja) | 1989-12-27 | 1989-12-27 | 電子部品の半田付方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33946889A JPH03198399A (ja) | 1989-12-27 | 1989-12-27 | 電子部品の半田付方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03198399A true JPH03198399A (ja) | 1991-08-29 |
Family
ID=18327755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33946889A Pending JPH03198399A (ja) | 1989-12-27 | 1989-12-27 | 電子部品の半田付方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03198399A (ja) |
-
1989
- 1989-12-27 JP JP33946889A patent/JPH03198399A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4761881A (en) | Single step solder process | |
JP2000299549A (ja) | 回路基板 | |
EP0947125B1 (en) | Method of making a printed circuit board having a tin/lead coating | |
US4684055A (en) | Method of selectively soldering the underside of a substrate having leads | |
JPH01319993A (ja) | プリント回路基板の接続方法 | |
KR20000060319A (ko) | 회로 기판 및 회로 기판의 솔더링 방법 | |
JPH08195548A (ja) | 電子部品実装方法 | |
JPH07131139A (ja) | 電子部品用配線基板 | |
JPH03198399A (ja) | 電子部品の半田付方法 | |
JP2961859B2 (ja) | 多層セラミック基板 | |
JPH04336490A (ja) | リフローハンダの形成方法 | |
JPS63124496A (ja) | 多端子部品の取付方法 | |
JPH03280591A (ja) | 電子部品の半田付方法 | |
JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
JPH09327980A (ja) | クリームはんだのスクリーン印刷用メタルマスク | |
JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
JPS6221298A (ja) | チツプ形電子部品の実装方法 | |
JP3226147B2 (ja) | 表面実装部品の接合構造 | |
JPH02205005A (ja) | チップ部品 | |
JPH08213747A (ja) | 表面実装部品の実装方法 | |
JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
JPH02114595A (ja) | チップ部品の実装方法 | |
JPH04243187A (ja) | プリント基板 | |
JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
JPH03233995A (ja) | チップ部品の実装方法 |