JPH03161901A - 積層型バリスタ - Google Patents

積層型バリスタ

Info

Publication number
JPH03161901A
JPH03161901A JP1302496A JP30249689A JPH03161901A JP H03161901 A JPH03161901 A JP H03161901A JP 1302496 A JP1302496 A JP 1302496A JP 30249689 A JP30249689 A JP 30249689A JP H03161901 A JPH03161901 A JP H03161901A
Authority
JP
Japan
Prior art keywords
semiconductor
internal electrode
semiconductor ceramic
ceramic layer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1302496A
Other languages
English (en)
Other versions
JP2556151B2 (ja
Inventor
Kazuyoshi Nakamura
和敬 中村
Hiroaki Taira
浩明 平
Toru Azuma
亨 東
Akiyoshi Nakayama
晃慶 中山
Yasunobu Yoneda
康信 米田
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1302496A priority Critical patent/JP2556151B2/ja
Priority to US07/615,369 priority patent/US5119062A/en
Priority to DE4036997A priority patent/DE4036997C2/de
Publication of JPH03161901A publication Critical patent/JPH03161901A/ja
Application granted granted Critical
Publication of JP2556151B2 publication Critical patent/JP2556151B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線抵抗体として機能する積層型バリ
スタに関し、特に、金属一半導体間の界面におUるショ
ノ1・キー障壁を利用して電圧非直線性が得られている
積層型ハリスクに関する。
〔従来の技術〕
近年、通信器等の種々の電子機器分野において、小型化
、電子部品の集積化が急速に進んでいる。
これに伴って、バリスタにおいても、小型化あるいは低
電圧化の要求が強《なってきている。
上記のような要求に対応するものとして、積層型バリス
クが提案されている(特公昭5B−23921号公報)
。この積層型バリスタの構造を、第2図を参照して説明
する。
積層型バリスタlでは、半導体セラミックスよりなる焼
結体2内に、半導体セラミック層を介して複数の内部電
極3a〜3dが配置されている。
内部電極3a,3cは焼結体2の一方の端面に、内部電
極3b,3dは焼結体2の他方端面に引出されている。
そして、焼結体2の対向する両端面には、それぞれ、第
1,第2の外部電極4a,4bが形成されている。
製造に際しては、まず半導体セラミックスを主J 体とするグリーンシ一ト上に内部電極3a〜3dを形戒
するために導電ペーストを印刷したものを積層し、得ら
れた積層体を厚み方向に圧着した後焼威することにより
焼結体2を得た。次に、得られた焼結体2の対向する両
端面に、導電ペース1を塗布・焼付けして外部電極4a
,4bを形成し、積層型バリスタ1を得た。
積層型バリスタ1では、電圧非直線性を示すバリスタ層
5a〜5Cの厚みを単板型のバリスタ素子の場合に比べ
て薄くすることができるため、バリスタ電圧を効果的に
低減することが可能であるという利点を有する。
〔発明が解決しようとする技術的課題〕第2図に示した
積層型パリスタlは、内部電極3a〜3d間に配置され
たバリスタ層5a〜5cを利用して電圧非直線性を得る
ものである。すなわち、各バリスタ層5a〜5Cにおけ
る半導体粒子間の粒界における電圧非直線性を利用した
ものである。従って、各バリスタ層5a〜5Cの厚み及
び焼或条件を調整することにより、内部電極35 a〜3d間の半導体粒子の粒界数を制御することにより
バリスタ電圧をコントロールしている。
しかしながら、現在のセラミック焼結技術では、セラミ
ック粒子の粒径を高精度にコントロールすることは非常
に難しい。例えば平均粒径に対して倍以上の径を有する
粒子が生戒することはごく普通である。
上記のような大きな粒子が存在すると、この大きな粒子
が存在する部分によってバリスタ電圧が決定されること
になる。従って、量産に際してのバリスタ電圧のばらつ
きが大きくなるおそれがあった。
また、上記のような大きな粒子が存在する部分に電流集
中が生し易く、サージ耐量も小さくなるおそれがあった
もっとも、内部電極面積を増加すれば、大きな粒子の存
在確率が高くなるため、サージ耐量は高められる。しか
しながら、大面積化によるサージ耐量向上にも限界があ
り、実際には、10O〜200A程度とツエナーダイオ
ード並のサージ耐量6 しか得られなかった。
本発明の目的は、ハリスク電圧のばらつきが生し難く、
サージ耐量を効果的に高め得る積層型バリスタを提供す
ることにある。
〔技術的課題を解決するための手段〕
本発明の積層型バリスタでは、半導体セラごノクスより
なる焼結体内に、半導体セラ旦ンク層を介して重なり合
うように複数の内部電極が配置されている。焼結体の両
端面には、それぞれ、第1第2の外部電極が形成されて
いる。複数の内部電極は、厚み方向において交互に第1
または第2の外部電極に電気的に接続されている。また
、複数の内部電極間においては、上記外部電極に電気的
に接続されないように配置された少なくとも1つの非接
続型内部電極が設けられている。この少なくとも1つの
非接続型内部電極は、上記内部電極と半導体セラミック
層を介して隔てられるように、並びに非接続型内部電極
同士が半導体セラ兆・7ク層を介して隔てられるように
配置されている。
本発明の積層型バリスタでは、」二記した内部電極及び
非接続型内部電極と、半導体セラコンク層との界面に形
成されるショントキー障壁により電圧非直線性が得られ
る。また、内部電極と非接続型の内部電極との間の半導
体セラミック層、及び非接続型内部電極同士の間の半導
体セラごンク層の半導体粒子の粒界数の最小値が2以下
とされている。
本発明の積層型バリスタでは、内部電極と第1第2の外
部電極との接続は、半導体セラミックスよりなる焼結体
の両端面に直接外部電極を形成して接続してもよく、あ
るいは半導体セラミックスを主体とし、両端面から該両
端面近傍に低抵抗セラミック層を形成した焼結体を用い
、両端面に第1.第2の外部電極を形成し、低抵抗セラ
ミック層を介して内部電極を導出してもよい。
〔作用〕
本願発明者らは、積層型バリスタにおける電圧非直線性
を得るメカニズムを検刺した結果、内部電極と半導体粒
子との間の界面に形成されるショノトキー障壁を積極的
に利用すればよいのではないかと考えた。半導体粒子間
の粒界で得られるバリスタ特性は安定したものであるが
、半導体粒子の粒径を均一にすることは非常に困難であ
る。
他方、金属一半導体の界面におけるシヲノトキー障壁は
、材質により決定されるものであるため、ブレイクダウ
ン電圧は一定である。また、半導体層の両端に金属電極
を形或すれば、対称型のバリスタが形成される。従って
、これを複数層積層すれば、ブレイクダウン電圧は、積
層した数だむナ増加することになる。
本発明は、上記のような考えに基づき、金属半導体セラ
ミックスを積層した構造としたものである。通常のバル
ク型バリスタでは積層すると電流分散が大きくなるが、
金属一半導体間の界面に形成されるショットキー障壁を
利用した上記の構造では、電流分散が大きくならず、ブ
レイクダウン電圧のばらつきは小さくなる。
また、積層型とすることにより、電極間に介在される半
導体層の厚みを薄くすることができる。
従って、残留抵抗を小さくすることができ、電圧9 非直線係数αを高めることができ、また電極実効面積を
大きくすることができるため、サージ耐量を高めること
もできる。
上記のようなショソトキー障壁を利用した積層型の構造
は、単結晶を用いて構或することも可能であるが、単結
晶の場合にはコス1・が非常に高く付く。他方、マイク
ロチノプ・コンデンザ等に用いるものとして、膜厚の非
常に薄い、〜10μIn程度のグリーンシ一トを用いる
技術が確立されている。本発明では、このような非常に
薄い膜厚のグリーンシ一トの取扱い技術を利用すること
により、電圧非直線性が一層高められた積層型バリスタ
を安価に得ることが可能とされている。
なお、本発明において、半導体セラミック層の粒界数の
最小値を2以下としたのは、焼結体を得るために一体焼
威するに際し、電極、特にPdを戒分として含む電極を
用いた場合、半導体粒子間の粒界l〜2N分の酸素を電
極が吸収し、粒界のショントキー障壁を減少させ、粒界
に起因するハリスク特性の影響を低減することができ、
安定な10 バリスタ電圧を得ることができるからである。
また、内部電極を低抵抗セラξソク層を介して外部電極
に導出する構造では、低抵抗セラ完ツク層により、内部
電極端部への電界集中を防止することができ、それによ
ってサージ耐量を高めることができる。さらに、内部電
極を伝ってのめっき液または湿気の内部への侵入を防止
することができ、耐めっき性及び耐湿性が高められる。
耐めっき性が高められると、はんだによる電極喰われを
防止することができ、フローあるいはりフローはんだイ
」け方法に対応させることができる。
半導体セラミック層を構戒する材料としては、ZnOや
Fe203を主或分とする種々のものが考えられる。好
ましくは、ZnOを主或分とする材料で半導体セラミッ
ク層を構成した場合、内部電極及び非接続型内部電極と
して、0.01〜IO重量%の希土類酸化物を含有する
金属材料が用いられる。
希土類酸化物を上記の範囲の量だけ含有させた方が好ま
しいのは、以下の理由による。
11 すなわち、希土類酸化物の含脊量が0.01重量%より
少なくなると、内部電極または非接続型内部電極と、半
導体セラξノク層との界面に十分に酸素が拡散しないた
め、電圧非直線係数αが小さくなるからである。他方、
希土類酸化物含有量が10重量%を超えると、半導体セ
ラミック層の焼結が不十分なものとなり、バリスタ電圧
が著しく大きくなるからである。
〔発明の効果〕
本発明によれば、内部電極または非接続型内部電極と半
導体セラミック層との界面に形成されるショソトキー障
壁を利用して電圧非直線性が与えられる。しかも、内部
電極と非接続型内部電極との間の半導体セラミック層、
並びに非接続型内部電極間の半導体セラミック層の半導
体粒子の粒界数の最小値が2以下とされている。
従って、半導体セラミック層内の粒界のショットキー障
壁に基づく電圧非直線性に影響を受け難いため、バリス
タ特性のばらつきを小さくすることができ、回路設計が
容易となる。
l2 また、積層型として構成されているため、低電圧バリス
タを得ることが容易であり、さらに電圧非直線係数α及
びサージ耐量が高いため、ザーシ吸収能力に優れており
、かつESD障害防止に好適なバリスタを得ることが可
能となる。
〔実施例の説明〕
寒旌例」一 ZnO (95.0モル%)、CoO (1.0モル%
)、MnO (1.0モル%)、St)203(2.0
モル%)及びCrz O3 (1.0モル%)を」二記
のモル比で混合してなるセラミックス材料に、B2 0
s、SiO2、PbO及びZnOからなるガラス籾末1
0重量%を加えて原料を調製した。
上記原料に、有機質バインダを混合し、リバースローラ
方式により、膜厚5μm、10μm,  15μm22
0μm及び30μmの厚みのグリーンシ一トをそれぞれ
或形した。上記グリーンシ一トを所定の大きさの矩形形
状に切り出した。
切り出されたグリーンシー1・の平面形状を第313 図(a)に参照番号1lで示す。
次に、Ag及びPdを重量比で7:3の割合で混合して
なる金属籾末に、有機ビヒクルを添加してなる導電ペー
ストを、セラQ ノクグリーンシ一ト11に印刷し、第
3図(b)、(c)及び(d)に示す各セラミックグリ
ーンシ一ト12〜14を用意した。第3図(b)〜(d
)においては、印刷された導電ペースト15〜17はそ
れぞれ斜線のハノチングを付してその平面形状を示して
ある。
上記のようにして用意したセラミックグリーンシー1・
11〜14を、例えばセラミックグリーンシ一ト1lを
10枚、セラミックグリーンシ一トl2を1枚、セラミ
ックグリーンシー1・13を2枚、セラミックグリーン
シ一ト14を1枚、セラξソクグリーンシ一ト13を2
枚、セラミックグリーンシ一トl2を1枚、セラミック
グリーンシ一トl3を2枚、並びにセラミックグリーン
シ一ト14をl枚というように、順に積層し、厚み方向
に2L/CIIlの圧力を加えて圧着し、積層体を得、
14 所定の大きさに切断した。
上記のようにして得られた戒形体を950〜l050゜
Cの温度で空気中にて3時間焼威し、第l図及び第4図
に示す焼結体22を得た。この焼結体220両端面に、
Ag : Pd=7: 3の重量比でAg及びPdを含
む金属粉末に対し、H203、SiO2、ZnO、Bi
20..及びpboからなるガラスを5重景%並びにワ
ニス適当量を混合した導電ペーストを塗布し、600゜
Cの温度で10分間焼き付けることにより、第1図及び
第4図に示す積層型バリスタ20を得た。
なお、第1図において、21a,2lbは上記焼き付け
により形成された第l,第2の外部電極を示す。また、
焼結体22内には、導電ペース1・15〜17に基づく
内部電極が形成されている。
すなわち、焼結体22の両端面に引出されるように導電
ペースト15.17に基づく内部電極2324,25.
26が半導体セラミック層を介して重なり合うように配
置されており、かつ焼結体22の対向両端面に交互に引
出されている。
?らに、導電ペースト16に2Lづく非接続型の内部電
極27a 〜27fが内部電極2 3 〜2 6 1i
i1に配置されている。
」二記のようにし゛ζ得られた積層型バリスタ2oの電
圧−電流特性、及びB×20μ秒の三角電流波(強度は
300A)を印加したときのバリスタ電圧(1mAの電
流を流したときの外部電極間の電圧)の変化を、後述の
第1表に示す。
太旌班又 ZnO (95.(Jモル%)、Coo (1.  0
−T:ル%)、MnO (1.0モル%)、Sbz 0
3(2.0モル%)及びCr2 03 (1.0モBv
%)を混合してなるセラごソクス材料に、B2 0.、
SiO■、PbO及びZnOからなるガラスわ〕末10
重景%を加えて原料とし、さらに有機質ハインダを混合
して、リハースローラ一方式にょり膜厚10/Jmのグ
リーンシ一トを形成した。
−h記グリーンシ一トを所定の大きさの矩形形状に切断
し、第3図(a)に示すグリーンシ一ト11を得た。さ
らに、実施例lと同様にして、Ag及びPdを重量比で
7:3の割合で含有する金属粉末に有機ビヒクルを混合
してなる導電ペーストを印刷し、導電ペースト15〜1
7が印刷された、第3図(b)〜(d)に示すセラミッ
クグリーンシ一ト12〜14をそれぞれ用意した。
上記したセラミックグリーンシ−1・11〜14を、実
施例lと同一の手順で積層し、積層体を得、所定の大き
さに切断した。
得られた積層体の両端面に、上述した10μmのセラミ
ックグリーンシ一ト11を側力から80゜Cの温度で5
0Kg/cIIlの圧力で30秒間熱圧着し、しかる後
空気中にて950〜1050゜Cの温度で3時間焼威し
、焼結体を得た。
得られた焼結体の両端面に、Alを主体とする導電ペー
ストを塗布し、850゜Cの温度で10分間熱処理し、
さらにその外側に、Ag:Pd−7:3の重量比でAg
及びPdを含む金属粉末に、これに対してB2 0x 
、S ! 02 ..Z n O、Bi203及びPb
Oからなるガラスを5重景%並びにワニスを適当量混合
してなる導電ペーストを塗布17 し、600゜Cの温度で10分間焼き付け、第1第2の
外部電極を形成した。得られた積層型パリスタを、第5
図に示す。
第5図から明らかなように、積層型バリスタ30では、
焼結体32内に、内部電極33.3435.36が半導
体セラくツタ層を介して重なり合うように配置されてい
る。さらに、導電ベース}16に基づく非接続型内部電
極37a〜31.fが、内部電極33〜36間に配置さ
れている。
ここまでは、実施例lで作製した第1図の積層型バリス
タ20と同様である。異なるところは、内部電極33〜
36の導出部分にある。すなわち、上述したIOμmの
グリーンシ一トを対向端面に圧着して焼威して得られた
焼結体の端面にA42ペース1・を焼付けることにより
、低抵抗セラミック層38a,38bが、焼結体32の
対向端面に形成されている。この低抵抗セラミック層3
8a38bは、A℃が半導体セラごノク層中に拡散する
ことにより、あるいはAfがZnOを還元することによ
り形或されている。そして、上記内部電1B 極33〜36は、該低抵抗セラξンク層38a38bに
至るように形成されている。
さらに、低抵抗セラごツタ層38a,38bの外側には
、低抵抗セラミック層を形或ずるためのAn供給層とし
ての,11導電層39a,39bが形成されており、さ
らに導電層39a,39bの外側に第1,第2の外部電
極31a,3lbが形成されている。
上述のようにして得られた積層型バリスタ30の電圧一
電流特性及び8×20μ秒の300Aの三角電流波を印
加したときのバリスタ電圧(lmAを流したときの外部
電極間の電圧)の変化を第l表に示す。
(以下、余白) (第1表の説明) 第1表において、Nは最外層の内部電極間において内部
電極で区切られた半導体セラごツタ層の数を示す。例え
ば、第1図では、内部電極23〜2Gにより内部電極2
3−26間に3個の半導体セラ≧ノク層が存在すると考
える。
nは隣接する内部′逝極間において、非接続型内部電極
により区切られた半導体セラミック層の数、例えば第1
図の例ではI1−3となる。
(実施例i及び2の評価) 実施例I及び実施例2で用意した各積層型バリスタを研
磨し、化学エソチングした結果、半導体セラミック粒子
の粒径は平均4.2μmであり、グリーンシ一ト膜厚3
0μmの試料の場合、半導体セラξツク層の最小粒界数
は3であることが確かめられた。すなわち、第1表中の
グリーンシ一ト膜厚が30μmの例は、本発明の範囲外
にあるものである。
第1表の結果から明らかなように、グリーンシ−トa厚
が5.10,15.20μmのグリーン2 1 一 シー1・を用いた積層型ハリスクでは、すなわち半導体
セラミック層の最小粒界数が2以下である本発明の範囲
内に入る積層型バリスタでは、膜厚30μmのグリーン
ンーI・を用いた本発明外の積層型バリスタに比べて、
より大きな電圧非直線係数α。1−1を示し、さらにバ
リスタ電圧の変動Δ■lもかなり小さいことがわかる。
尖麺,骸 ZnOに対して、CO3 0a 、MgO、Crz03
及びK.CO3を、Co,Mg,Cr及びKに換算して
、それぞれ、2.0原子%、0.1原子%、0.1原子
%及び0.  1原子%の比率となるように秤量して添
加し、イオン交換水を用いてボールミルで24時間混合
した。次に、濾過・乾燥し、700〜900゜Cで2時
間仮焼した後、再度粉砕した。
粉砕された原料に有機バインダを混合し、ドクターブレ
ード法により10μmの厚みの均一なグリーンシ一トを
形成した後、該グリーンシ一トを矩形状に切断した。得
られたグリーンシ一ト11=22 を第3図(a)に示す。
−・方、ptにビヒクルを混合してなるベース1・に、
Prb○.を0.01〜10重量%添加して導電ペース
トを作成した。そして第3図(b)〜(d)に示すよう
に、上記グリーンシー1・の上面に導電ペーストをスク
リーン印刷した。印刷された導電ペースト15〜17の
形状はハンチングを付して示されている。
得られたグリーンシ一ト11〜14を、実施例lと同様
にして重ね、2t/一の圧力で圧着して所定の大きさに
切断した。
得られた積層体を空気中で1100〜+300゜Cで3
時間焼威し、端部にAgペースI一を塗布した後、60
0゜Cで10分間焼き付け、第1図に示したものと同一
の構造の積層型バリスタを得た。
上記のようにして得た本実施例の積層型バリスクについ
て、バリスク電圧■、,、電圧−4直線係数α,。−7
/10−’A l (r +o−” ilo2A、及び
8×20μ秒の波形を有する300A三角電流波を5分
間隔で2回印加した時のバリスタ電圧VlmAの変化を
、−2 3一 第2表に示す。
また、比較のために内部電極相に希土類元素の酸化物を
含有させないで構成した積層型バリスタについても同様
の測定を行った。なお、この比較例の積層型バリスタの
焼結体の組或はZnOに対して、pr,o,.、C (
1+ Os 、Mg○、Crz○3及びK.Cowを、
CO、Mg,Cr及びKに換算してそれぞれ0.5原了
%、2.0原了%、0.1原子%、0.1原子%及び0
.1原子%の比率となるように添加したものである。(
試料番号10) (以下、余白) 24 第 2 表 *は、希土類酸化物含有量が、0 01〜10重量%の範囲外 の電極月を用いた5M十であることを示す。
尖麹例4 ZnOに対してC 01 0a 、Mg O、Cr20
3及びK2C○3をCO,Mg,Cr及びKに換算して
、それぞれ、2.0原子%、O.I原子%、0.1原子
%及び0 1原子%の比率となるように秤量して添加し
、イオン交換水を用いてボールミルで24時間混合した
。次いで濾過・乾燥し、700〜9 0 0 ’Cで2
時間仮焼した後、再度粉砕しゾこ。
粉砕された原料に右機質ハインダを混合し、ドクタープ
レート法により10μmの厚みの均−なグリーンシ一ト
を形成した後、該グリーンシ一トを矩形状に切断した。
−力、ptにビヒクルを混合してなるペーストにPr6
0z  を0.01−10重量%添加して4徂ベース1
・を作威した。そして、丈施例2と同様にして、上記グ
リーンンー1・士面に導電ペース1・をスクリーン印刷
した。このようにして、第3図(b)〜(d)に示すグ
リーンシー1・12〜14を得た。さらに、実施例2と
同様乙こセラミックグリーンシー1・11〜14を重ね
、2t/c清の圧力で圧着して所定の大きさに切断した
。この積層体の端面に、前述の10μmの厚めのグリー
ンシー1・を80’Cにて50kg/cfflの圧力で
30秒熱圧着した後、空気中で1100〜1300゜C
で3時間焼威した。
得られた焼結体の端面にAnベース1・を塗布し、85
0゜Cで10分間熱処理した後、端面にAgペストを塗
布し600゜Cで10分間焼き付U、低抵抗セラξツク
層を形成した。
このようにして作製した本実施例の栢層型バリスタ(第
5図の構造を有する)について、バリスタ電圧■1ff
iA、電圧非直線係数α1。一q/l。一へ,α。−3
7,。−2,及び8×20μ秒の波形をイjずる300
A三角電流波を5分間隔で2回印加した時のバリスタ電
圧■1.%Aの変化を、第3表に示す。
また、比較のために内部電極に希十頬元素の酸化物を含
有しない積層型バリスタについても同様の測定を行った
。なお、この積層型バリスタの焼結体の組或はZnOに
対して、Pr+.Oz、Oo27 ,O. 、MgO、Cr203及びK2CO.をCo,
Mg.Cr及びKに換算してそれぞれ0.5原子%、2
.0原子%、0.  1原子%、0.  1原子%及び
0.1原子%の比率となるように添加したものである。
(試料番号20) ナオ、第3表中、*印は、希土類酸化物としてのPrb
Oz含有量が0.01−10重量%の範囲外の電極材を
用いた試料であることを示す。
(以下、余白) 28 第 3 表 次男l赳−5− 内部電極+A料として、Piに対してPr601..a
z O+l 、Smz O3及びC(!203の希土類
酸化物の中から少なくとも1種類の希土類酸化物を1.
0重量%、第4表に示すような組合わせで添加したもの
を用いた。上記祠料を主体とする導電ペーストを用いた
以外は実施例3と同様にして、{■1′弓型バリスタの
誠料を作製した。この試料についても実施例3と同様に
測定を行い、結果を第4表に示した。
第4表から明らかなように、内部電極中に含有させる希
土類酸化物としては、第l表に示したPr60,,に限
らず、l− a 2 03 ,  S mz 03及び
C e 203の中から任意の少なくとも1種類の希土
類酸化物を含有させても同程度の特性を得ることができ
る。
また、このことから、希土類酸化物は、上述したpr6
0.、L a z Oz 、S mz 03及びCe2
0,lに限られるものではなく、本発明の主旨の範囲か
ら出ノ,〔い他の希上In (Nd. Pm.Fn,C
:d,TB.Dy..Ho.Er..Tm.YbX l
−u、Sc,Y)酸化物を用い得ることがわかる。
【図面の簡単な説明】
第1図は本発明の一実施例による積層型バリスタの断面
図、第2図は従来の積層型バリスタの断面図、第3図(
a)〜(d)は本発明の一実施例の積層型バリスタを得
るためのセラミックグリンシート及びその上に塗布され
た導電ペースiの形状を示す各平面図、第4図は第1図
のIv−■線に沿う断面図、第5図は本発明の他の実施
例の積層型バリスタの断面図である。 図において、20.30は積層型バリスタ、2la,2
lb,31a,3lbは第1,第2の外部電極、23〜
26.33〜36は内部電極、27a〜21f、37a
〜37fは非接続型内部電極、38a,38bは低抵抗
セラくツク層を示す。

Claims (4)

    【特許請求の範囲】
  1. (1)半導体セラミックスよりなる焼結体と、前記焼結
    体内において半導体セラミック層を介して重なり合うよ
    うに、かつ厚み方向において交互に焼結体の両端面に引
    出された複数の内部電極と、 前記焼結体の両端面に、それぞれ、形成された第1,第
    2の外部電極と、 前記複数の内部電極間に半導体セラミック層を介して隔
    てられて配置されており、かつ前記外部電極に電気的に
    接続されないように配置された少なくとも1つの非接続
    型内部電極とを備え、前記内部電極と半導体セラミック
    層との界面並びに前記非接続型内部電極と半導体セラミ
    ック層との界面に形成されたショットキー障壁により電
    圧非直線性が与えられており、 前記内部電極と非接続型内部電極との間の半導体セラミ
    ック層、並びに前記非接続型内部電極間の半導体セラミ
    ック層の半導体粒界数の最小値が2以下であることを特
    徴とする積層型バリスタ。
  2. (2)前記半導体セラミックスが酸化亜鉛を主成分とし
    て構成されており、かつ前記内部電極及び非接続型内部
    電極が、希土類酸化物を0.01〜10重量%含有する
    金属材料により構成されていることを特徴とする請求項
    1に記載の積層型バリスタ。
  3. (3)半導体セラミックスを主体とし、両端面から該両
    端面近傍の領域に低抵抗セラミック層が設けられた焼結
    体と、 前記焼結体内において半導体セラミック層を介して重な
    り合うように、かつ厚み方向において交互に両端面側の
    低抵抗セラミック層に引出された複数の内部電極と、 前記焼結体の両端面に、それぞれ、形成された第1,第
    2の外部電極と、 前記複数の内部電極間に半導体セラミック層を介して隔
    てられて配置されており、かつ前記外部電極に電気的に
    接続されないように配置された少なくとも1つの非接続
    型内部電極とを備え、前記内部電極と半導体セラミック
    層との界面並びに前記非接続型内部電極と半導体セラミ
    ック層との界面に形成されたショットキー障壁により電
    圧非直線性が与えられており、 前記内部電極と非接続型内部電極との間の半導体セラミ
    ック層、並びに前記非接続型内部電極間の半導体セラミ
    ック層の半導体粒界数の最小値が2以下であることを特
    徴とする積層型バリスタ。
  4. (4)前記半導体セラミックスが酸化亜鉛を主成分とし
    て構成されており、かつ前記内部電極及び非接続型内部
    電極が、希土類酸化物を0.01〜10重量%含有する
    金属材料により構成されていることを特徴とする請求項
    3に記載の積層型バリスタ。
JP1302496A 1989-11-21 1989-11-21 積層型バリスタ Expired - Lifetime JP2556151B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1302496A JP2556151B2 (ja) 1989-11-21 1989-11-21 積層型バリスタ
US07/615,369 US5119062A (en) 1989-11-21 1990-11-19 Monolithic type varistor
DE4036997A DE4036997C2 (de) 1989-11-21 1990-11-20 Monolithischer Varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1302496A JP2556151B2 (ja) 1989-11-21 1989-11-21 積層型バリスタ

Publications (2)

Publication Number Publication Date
JPH03161901A true JPH03161901A (ja) 1991-07-11
JP2556151B2 JP2556151B2 (ja) 1996-11-20

Family

ID=17909659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1302496A Expired - Lifetime JP2556151B2 (ja) 1989-11-21 1989-11-21 積層型バリスタ

Country Status (3)

Country Link
US (1) US5119062A (ja)
JP (1) JP2556151B2 (ja)
DE (1) DE4036997C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324986A (en) * 1991-06-27 1994-06-28 Murata Manufacturing Co., Ltd. Chip type varistor

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870317B2 (ja) * 1992-09-03 1999-03-17 松下電器産業株式会社 セラミック磁器素子の製造方法
US5369390A (en) * 1993-03-23 1994-11-29 Industrial Technology Research Institute Multilayer ZnO varistor
JP3631341B2 (ja) * 1996-10-18 2005-03-23 Tdk株式会社 積層型複合機能素子およびその製造方法
JP3223830B2 (ja) * 1997-02-17 2001-10-29 株式会社村田製作所 バリスタ素子の製造方法
JP3393524B2 (ja) * 1997-03-04 2003-04-07 株式会社村田製作所 Ntcサーミスタ素子
TW394961B (en) * 1997-03-20 2000-06-21 Ceratech Corp Low capacitance chip varistor and fabrication method thereof
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
TW345665B (en) * 1997-06-23 1998-11-21 Nat Science Council Zinc oxide varistor and multilayer chip varistor with low temperature sintering properties
JPH11191506A (ja) * 1997-12-25 1999-07-13 Murata Mfg Co Ltd 積層型バリスタ
JPH11273914A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 積層型バリスタ
JP4136113B2 (ja) * 1998-09-18 2008-08-20 Tdk株式会社 チップ型積層電子部品
DE10064445A1 (de) * 2000-12-22 2002-07-11 Epcos Ag Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement
US20050180091A1 (en) * 2004-01-13 2005-08-18 Avx Corporation High current feedthru device
US7167352B2 (en) * 2004-06-10 2007-01-23 Tdk Corporation Multilayer chip varistor
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
US7940155B2 (en) * 2005-04-01 2011-05-10 Panasonic Corporation Varistor and electronic component module using same
US20070128822A1 (en) * 2005-10-19 2007-06-07 Littlefuse, Inc. Varistor and production method
JP4600309B2 (ja) * 2006-02-13 2010-12-15 Tdk株式会社 バリスタ及び発光装置
CN101506912B (zh) * 2006-09-19 2011-10-12 东莞令特电子有限公司 包括钝化层的变阻器的制造
JP5032351B2 (ja) * 2008-01-25 2012-09-26 Tdk株式会社 バリスタ
DE102010044856A1 (de) 2010-09-09 2012-03-15 Epcos Ag Widerstandsbauelement und Verfahren zur Herstellung eines Widerstandsbauelements
DE102012006422B4 (de) * 2012-03-30 2015-05-28 Krohne Messtechnik Gmbh Messgerätgehäuse mit Sichtscheibe
CN104662670B (zh) * 2012-09-25 2019-03-12 Pst传感器(私人)有限公司 电流开关晶体管
DE102016100352A1 (de) * 2016-01-11 2017-07-13 Epcos Ag Bauelementträger mit ESD Schutzfunktion und Verfahren zur Herstellung
JP2022546809A (ja) * 2019-11-08 2022-11-09 テーデーカー エレクトロニクス アーゲー バリスタ
JP7474934B2 (ja) * 2019-12-26 2024-04-26 パナソニックIpマネジメント株式会社 積層バリスタ
JP7322793B2 (ja) * 2020-04-16 2023-08-08 Tdk株式会社 チップバリスタの製造方法及びチップバリスタ
JP7235028B2 (ja) * 2020-11-26 2023-03-08 Tdk株式会社 積層チップバリスタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4830079A (ja) * 1971-08-23 1973-04-20
JPS5623704A (en) * 1979-08-02 1981-03-06 Matsushita Electric Ind Co Ltd Method of manufacturing print type varistor
JPH01235204A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Ind Co Ltd 電圧非直線抵抗器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL276951A (ja) * 1961-04-11
DE1765097C3 (de) * 1967-04-26 1973-07-12 Matsushita Electric Ind Co Ltd Spannungsabhaengiger Widerstand aus einer gesinterten Scheibe aus Zinkoxid
JPS5366561A (en) * 1976-11-26 1978-06-14 Matsushita Electric Ind Co Ltd Thick film varistor composition
JPS5823921B2 (ja) * 1978-02-10 1983-05-18 日本電気株式会社 電圧非直線抵抗器
US4383237A (en) * 1980-05-07 1983-05-10 Matsushita Electric Industrial Co., Ltd. Voltage-dependent resistor
US4383273A (en) * 1980-12-29 1983-05-10 Motorola, Inc. Large scale, single chip integrated circuit television receiver subsystems
JPS57164502A (en) * 1981-04-03 1982-10-09 Hitachi Ltd Voltage nonlinear resistor and method of producing same
US4729058A (en) * 1986-12-11 1988-03-01 Aluminum Company Of America Self-limiting capacitor formed using a plurality of thin film semiconductor ceramic layers
DE3725454A1 (de) * 1987-07-31 1989-02-09 Siemens Ag Elektrisches vielschichtbauelement mit einem gesinterten, monolithischen keramikkoerper und verfahren zur herstellung des elektrischen vielschichtbauelementes
US5234641A (en) * 1988-05-06 1993-08-10 Avx Corporation Method of making varistor or capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4830079A (ja) * 1971-08-23 1973-04-20
JPS5623704A (en) * 1979-08-02 1981-03-06 Matsushita Electric Ind Co Ltd Method of manufacturing print type varistor
JPH01235204A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Ind Co Ltd 電圧非直線抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324986A (en) * 1991-06-27 1994-06-28 Murata Manufacturing Co., Ltd. Chip type varistor

Also Published As

Publication number Publication date
JP2556151B2 (ja) 1996-11-20
DE4036997A1 (de) 1991-05-23
DE4036997C2 (de) 1996-04-11
US5119062A (en) 1992-06-02

Similar Documents

Publication Publication Date Title
JPH03161901A (ja) 積層型バリスタ
CN1983468B (zh) 可变电阻和可变电阻的制造方法
JP3399349B2 (ja) 積層バリスタおよびその製造方法
JPH06151103A (ja) 積層型半導体磁器組成物
JP2727626B2 (ja) セラミックコンデンサ及びその製造方法
JP5803375B2 (ja) 積層チップバリスタ及び積層チップバリスタの製造方法
JPH10229003A (ja) バリスタ、チップ型バリスタ及びバリスタの製造方法
JP4888264B2 (ja) 積層型サーミスタ及びその製造方法
JPH0214501A (ja) 電圧非直線抵抗器
JP2705221B2 (ja) セラミックコンデンサ及びその製造方法
JP4539671B2 (ja) 電子部品及びその製造方法
JP2666605B2 (ja) 積層型バリスタ
JP2697095B2 (ja) セラミックコンデンサ及びその製造方法
JPH0142612B2 (ja)
JP2850355B2 (ja) セラミックコンデンサ及びその製造方法
JP2707706B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP4292801B2 (ja) 積層バリスタの製造方法
JP2725357B2 (ja) セラミックコンデンサ及びその製造方法
JPH05283209A (ja) 積層型バリスタ
JP2715529B2 (ja) セラミックコンデンサ及びその製造方法
JPH03157902A (ja) ノイズフイルタ
JP2773309B2 (ja) セラミックコンデンサ及びその製造方法
JPH0613206A (ja) 積層型バリスタ
JP2737280B2 (ja) セラミックコンデンサ及びその製造方法
JP2745656B2 (ja) セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 14