CN104662670B - 电流开关晶体管 - Google Patents

电流开关晶体管 Download PDF

Info

Publication number
CN104662670B
CN104662670B CN201380049979.5A CN201380049979A CN104662670B CN 104662670 B CN104662670 B CN 104662670B CN 201380049979 A CN201380049979 A CN 201380049979A CN 104662670 B CN104662670 B CN 104662670B
Authority
CN
China
Prior art keywords
terminal
semiconductor material
contact
electronic device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380049979.5A
Other languages
English (en)
Other versions
CN104662670A (zh
Inventor
大卫·托马斯·布里顿
马尔吉特·黑廷
斯坦利·道格拉斯·沃顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PST Sensors Pty Ltd
Original Assignee
PST Sensors Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PST Sensors Pty Ltd filed Critical PST Sensors Pty Ltd
Publication of CN104662670A publication Critical patent/CN104662670A/zh
Application granted granted Critical
Publication of CN104662670B publication Critical patent/CN104662670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/705—Double base diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1013—Thin film varistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种电子装置及其制造方法。该装置包括半导体材料本体和限定了至少三个导电触点以形成相应端子的导电材料。所述半导体材料与所述导电触点至少部分地重叠以限定该装置，使得所述装置在任意一对端子之间的电特性与变阻器的电特性相对应。所述半导体材料本体是以印刷或涂覆而沉积的层。所述每对端子之间的变阻器特性能够按以下方式在一个端子与任意两个另外的端子之间切换电流：当存在正电流流入第一端子时，可忽略不计的电流流过施加有正电位的第二端子，并且正电流从相对于第二端子保持负电位的第三端子流出。当存在负电流流出第一端子时，正电流流入第二端子并且可忽略不计的电流流过第三端子。

Description

电流开关晶体管
技术领域
本发明涉及一种电子装置，尤其涉及一种晶体管以及这种装置的制造方法。
本发明还涉及印刷电子装置领域，所述印刷电子装置是属于采用印刷、涂层以及封装技术的电子装置和电路的一部分。
背景技术
作为表现出跨导或互阻的晶体管的电子装置在业内广为人知。通常将晶体管分为两种类型：结型晶体管和场效应晶体管(FET)。1925年10月22日，Lilienfeld在CA272，437上首次公开了场效应管的工作原理及其设计，并且Bardeen在1948年2月26日递交的US2,524,033中公开了绝缘栅场效应晶体管(IG-FET)变体。在同一天，Shockley在US2,569,347首次公开了双极结型晶体管(BJT)。Brattain、Bardeen和Shockley共同研发了第一款工业应用的晶体管：点接触式晶体管(PCT)，其公开于专利申请US2,524,035，他们因此于1956年获得了诺贝尔物理学奖。所有后续的晶体管的发展在本质上都是场效应管和双极结型晶体管结构、制造或材料上的改进。
现有技术中的晶体管与热离子三极管或真空管的工作原理相同，即通过在称为基极(BJT)或栅极(FET)的第三电极中存在电流或施加电位的方式，调节称为发射极和集电极(结型晶体管)或源极和漏极(FET)的两个端子或电极之间的电流。早期的晶体管专利申请都属于信号放大器，其中将BJT中较小基极电流调制按照线性关系映射到较大的发射极-集电极电流上。在场效应晶体管中，源极-漏极电流调制的主要原因是施加在栅极上的电位产生电场导致半导体材料中自由电荷载流子数量的耗尽或增加。这种类型的晶体管因此特别适合切换源极-漏极电流的接通和关断，并且主要应用于逻辑电路、存储器和显示开关。
在印刷电子领域中，大部分的新产品属于使用了主要是有机半导体材料的绝缘栅极场效应管。印刷无机半导体中大部分运作的晶体管属于绝缘栅极场效应管(公开文献：et al Appl.PhysLett 94，19193509(2009))，以及金属半导体结型场效应管(公开文献：US8,026,565)。然而，双极结型晶体管的设想是一个仍必须限定的目标，例如已经被Schmid等人于专利申请US 7,432,126中公开。对场效应管的关注主要由预期的应用所驱动，其中晶体管作为逻辑门和显示驱动，使用于交互式封装、供应链安全、无线电频率识别和市场营销领域。在发展这些应用的方面取得的进展在某种程度上被印刷晶体管的复杂性所阻碍，这需要在加工过程中对特性和兼容性，以及由不同材料形成的多个层的布置和厚度的精确控制。
发明内容
根据本发明的一个方面，提供一种晶体管，所述晶体管包括：具有至少三个端子的电子部件或电子部件的组合，其等效电路是变阻器连接所述端子的三个变阻器的三角形网络，使得所述一个端子与任意两个另外的端子之间的电流能按照以下方式调节：当在第一端子处存在正电流时，可忽略不计的电流流过施加有正电位的第二端子，并且正电流从相对于第二端子保持负电位的第三端子流出；并且当存在负电流，即负电流流出第一端子时，正电流流入第二端子并且可忽略不计的电流流过第三端子。
根据本发明的第二个方面，提供一种电子部件，所述电子部件包括：至少一个半导体材料和形成端子的至少三个导电触点，其中所述半导体材料或所述半导体材料的组合以及任何一对触点在端子之间形成变阻器特性，所述电子部件通过以下方式一个端子与任意两个另外的端子之间切换电流：当存在正电流流入第一端子时，可忽略不计的电流流过施加有正电位的第二端子，并且正电流从相对于第二端子保持负电位的第三端子流出；并且当存在负电流即负电流流出第一端子时，正电流流入第二端子并且可忽略不计的电流流过第三端子。
根据本发明的第三个方面，提供一种电子装置，包括：半导体材料本体和限定形成相应端子的至少三个导电触点的导电材料，所述半导体材料与所述导电触点至少部分的重叠以限定所述装置，使得所述装置在任意一对端子之间的电特性对与变阻器的电特性相对应。
在一个实施例中，所述半导体材料本体包括以印刷或涂覆而沉积的层。
所述装置包括上面沉积有半导体材料层的衬底，所述导电材料沉积在所述半导体材料层上。
替代地，所述装置可以包括上面沉积有导电材料的衬底，在所述导电材料上沉积半导体材料层。
优选地，所述装置的每一对端子之间具有变阻器特性，从而能够按以下方式在一个端子与任意两个另外的端子之间切换电流：当存在正电流流入第一端子时，可忽略不计的电流流过施加有正电位的第二端子，并且正电流从相对于第二端子保持负电位的第三端子流出；并且当存在负电流即负电流流出第一端子时，正电流流入第二端子并且可忽略不计的电流流过第三端子。
在一个实施例中，所述变阻器特性来自于所述半导体材料和所述形成触点的材料之间相同的整流结。
在另一实施例中，所述半导体材料为微粒或细粒材料，并且所述变阻器特性来自于所述半导体材料中的大量对称半导体结，其中半导体结形成于微粒和细粒之间。
在进一步的实施例中，所述半导体材料是包含至少两种电学相异材料的复合物，并且所述变阻器特性来自于半导体材料中的大量的随机取向或反向整流结，其中所述整流结形成于所述两种材料之间的界面处。
半导体材料本体可以是板状形式、层状形式或者碟状形式，在所述本体的一侧设置有至少两个端子并且在另一侧设置有至少一个端子。
替代地，所述半导体材料可以是圆柱体形式或规则的棱柱形式，所述圆柱体形式或规则的棱柱形式是具有一对相对面，在各相对面上设置有两个端子并且在连接所述相对面的表面上上设置有至少一个端子。
所述装置可以通过在衬底上沉积半导体材料层来制备，至少三个端子以同面几何形状设置在所述层的一侧上。
所述装置包括至少一个其它触点和设置在所述其它触点与至少一个另外的触点或半导体材料本体之间的绝缘材料层，所述至少一个其它触点形成附加体或接地触点。
所述电子部件可以通过印刷或涂覆来制造。
优选地，制造所述电子部件中的半导体材料包括硅微粒。
根据本发明的另一方面，提供一种制造电子装置的方法，所述方法包括：提供半导体材料本体，并且向所述半导体材料本体提供至少三个导电触点以形成相应的端子，其中所述装置在任何一对端子之间的电特性与变阻器的电特性相对应。
所述方法还可以包括：在衬底上沉积至少第一半导体材料层，并且沉积导电材料来限定至少三个导电触点以形成相应的端子，所述半导体材料与所述导电端子至少部分的重叠以限定所述装置。
首先将所述导电材料沉积在衬底上，其中沉积的半导体材料与由所述导电材料限定的触点至少部分地重叠。
替代地，首先沉积所述半导体材料，其中将限定触点的导电材料沉积在所述半导体材料上。
在上述任意一种情况中，该装置实质上按照两步沉积工艺过程来制造。
优选地，所述半导体材料和所述导电材料的至少一个以印刷或涂覆工艺来沉积。
因此，本发明的一个重要方面是这里公开的装置实质上只由半导体材料和导电触点形成，并且可以使用已知的印刷、涂覆或薄膜沉积技术通过简单的两个步骤来生产。
所述方法还可以包括：在衬底上沉积半导体材料层以及在半导体材料层的一侧沉积同面几何形状的至少三个端子。
替代地，所述方法可以包括提供一个板状形式、层状结构或者碟状形式的半导体材料本体，向所述本体一侧应用至少两个端子，并且在本体的另一侧应用至少一个端子碟状形式。
所述方法还可以包括：在至少一个另外的触点或半导体材料本体上沉积绝缘材料层，并且在绝缘材料层上应用至少一个其它触点，所述至少一个其它触点形成附加体或接地触点。
在另一实施例中，所述方法可以包括提供圆柱体形式或规则的棱柱形式的半导体材料本体，所述圆柱体形式或规则的棱柱形式的半导体材料本体具有一对相对的面，将第一和第二端子应用至相应的相对的面上，并且将至少一个端子应用至连接所述相对的面的表面。
附图说明
图1a和图1b分别是示出了现有技术晶体管和根据本发明的晶体管的操作的机械开关模拟的示意图；
图2是根据本发明示例实施例的三端晶体管的等效电路模型的示意图；
图3a是与图2的模型晶体管电路相对应的装置的转移特性的曲线，示出了在集电极电位为100V时集电极电流对于基极电流的依赖关系；
图3b是相同装置的转移特性的曲线，示出了在集电极电位分别为20V、60V和100V时集电极电流对于基极电位的依赖关系；
图4是根据本发明的晶体管的第一示例实施例的示意图；
图5是跟＝根据本发明的晶体管的第二示例实施例的示意图；
图6是根据本发明的晶体管的第三示例实施例的示意图；
图7a、图7b和图7c是根据本发明的晶体管的第十实施例的三个变体的示意图；
图8是根据本发明的晶体管的第五示例实施例的示意图；
图9是与图6所述的第三示例实施例相对应的晶体管的原型版本的照片；
图10至图12是示出使用不同材料制造的如图9所示的原型晶体管的传递函数的曲线；
图13是与图7b所示的第四示例实施例相对应的晶体管原型版本的照片；
图14a和图14b是示出了如图13所示的原型晶体管的传递函数的曲线；以及
图15是根据本发明的晶体管的第六示例实施例的示意图。
具体实施方式
本发明涉及一种电子装置及其制造方法。具体地，本发明涉及一种晶体管，所述晶体管根据流经装置的第一端子的电流方向而用作双向开关，切换电流使其流过第二和第三端子的任一个端子。
本发明还涉及到使用印刷、涂覆和封装技术来制造电子装置和电路的印刷电子领域。对于该说明书的目的，术语“印刷”表示通过液体墨水或胶体墨水在衬底材料上形成图案或设计，使用但不限于下述方法：凸版印刷，如柔性版印刷或活字印刷；凹版印刷，如照相凹版印刷；转移工艺，包括压印和胶印；平版印刷方法，如光刻和静电复印；制版法，如丝网印刷；以及非接触式印刷，如喷墨印刷。
术语“涂覆”指的是连续材料层的沉积，例如使用喷涂、刮墨刀、旋涂。该层随后以例如光刻雕刻、机械雕刻或激光雕刻的方式进行构图。封装技术是常见于印刷工业和封装工业的技术，用于添加、去除和形成材料，其可以包括但不限于：热叠压和冷叠压；预先印制的元件和部件的转移；压延；冲压；以及轧花。
本发明的一个方面是这里公开的晶体管实质上只包括半导体材料和电触点，并且可以使用已知的印刷或薄膜沉积技术通过两个步骤简单地生产。作为可在高电压下运行的电流开关晶体管，期望在与射频通信以及驱动高压显示元件(如电致发光显示器)相关的印刷逻辑的不同方面找到应用。
这里公开的晶体管具有与场效应管和结型晶体管都不相同的工作原理，其中当电流流过基极时，发射极和集电极之间的电流可忽略不计，并且其中根据流过基极的电流方向，电流存在于发射极和基极之间或基极与集电极之间。为方便比较，图1中示出了两种工作原理的机械开关模拟的说明。
在图1a和图1b中，分别针对现有技术中BJT和本发明的晶体管示意性地示出了晶体管操作的机械开关模拟。在图1a中，向基极B施加信号等同于柱塞10沿箭头表示方向的直线运动，使得发射极E和集电极C之间的连接接通或关断。在图1b中，流过基极B的电流方向的改变相当于杠杆12的转动，使得在基极B与发射极E或者基极B与集电极C之间建立连接。
因此，在如图1a示出的传统晶体管工作模式中，电流在基极B处注入电荷(或者向场效应管栅极施加电位)等同于柱塞10的垂直运动，使得发射极E和集电极C之间的连接建立或关断。在根据本发明的晶体管中，流过基极B的电流流向的改变等同于图1b中机械杠杆的旋转，使得基极与发射极或者集电极连接。
本发明的一个基本晶体管包括具有至少三个端子的电子部件或电子部件的组合，其等效电路是由三个变阻器的三个端子两两相连形成的三角形网络，如图2所示。该图示出了所述具有用三个变阻器RBE、RCB and RCE每一对端子相连构造的分别为基极B、发射极E和集电极C的三个端子的晶体管的等效电路模型的结构。
在图2示出的装置中，一个端子与另外两个端子其中的一个之间的电流按照以下方式调节：当第一端子处存在正电流，即正电流流入第一端子时，可忽略不计的电流流过施加有正电位的第二端子，并且，正电流从相对于第二端子保持负电位的第三端子流出；并且当存在负电流即负电流流出第一端子时，正电流流入第二端子并且可忽略不计的电流流过第三端子。
任意一对端子之间所需的变阻器特性是针对端子之间的低电流或施加的低电位差的非常高的电阻，以及针对两个端子之间的高电流和施加的高电位差的较低的电阻。当向集电极C上施加电位VC并且将正电流IB注入基极时，基极B的电位VB相对于发射极E来说较高且为正电位，并且相对于集电极C来说相对较低。根据相对于连接集电极和发射极的变阻器的特性的集电极电压VC的大小，可能存在根据其他类型晶体管类型类推可以描述为截止电流的较小电流流入集电极。相反，如果基极存在负电流，即电流方向向外，则基极电压VB较大，并且相对于集电极来说较高并且相对于发射极来说相对较低。因此连接基极和集电极的变阻器的电阻值RCB要远低于连接基极和发射极的变阻器的电阻值RBE，并且大部分电流流入集电极。
如图2所示，这样的晶体管可以简单地由三个连接在一起的单独的变阻器构成，所述变阻器可以根据电子部件制造领域已知的任何适当方法只用三个端子或连接导线一起封装在公共外壳内。替代地，可以使用常用于集成电路制造、薄膜电子器件或印刷电子器件的材料的沉积和构图的任一个技术，将所述晶体管形成为公共衬底上具有至少三个单独的变阻器的集成电路。
然而，需要的是晶体管本身只包括一个以尽可能少的步骤制成的单一电子部件。因此，根据本申请的优选实施例，一电子部件包括至少一个半导体材料和形成端子的至少三个导电触点，该电子部件可以按照以下方式在一个端子(表示为基极)和任意两个另外的端子(表示为发射极和集电极)之间切换电流：当正电流流入第一端子时，可忽略不计的电流流过施加有正电位的第二端子，并且，正电流从相对于第二端子保持负电位的第三端子流出；并且当存在负电流即负电流流出第一端子时，正电流流入第二端子并且可忽略不计的电流流过第三端子。
所述变阻器特性可以来自于半导体材料和形成触点的材料之间的相同整流结。
在另一实施例中，所述变阻器特性来自于半导体材料中的大量对称半导体结，所述半导体材料为微粒或细粒材料，其中半导体结形成于微粒和细粒之间的界面处。
在进一步的实施例中，变阻器特性来自于半导体材料中的大量的随机取向或反向整流结，所述半导体材料是包含至少两种电学相异材料的复合物，其中所述整流结形成于所述两种材料之间的界面处。
半导体材料本体可以是板状形式、层状形式、或者碟状形式，在所述本体一侧设置有至少两个端子并且在另一侧设置有至少一个端子。在文献中众所周知两种可以限定一对端子之间所需变阻器特性的方法。一种方法是：在半导体材料和形成触电的材料之间构建相同的整流结，使得任意两个端子之间的通道包括一对相同但相对的二极管。这样的整流结可以是包括触点导电材料和半导体材料之间的界面处的肖特基势垒的形式。替代地，所述整流结可以是在一种导电类型的半导体材料和另一种相反导电类型的高掺杂半导体之间的半导体结，所述高掺杂半导体具有与电连接所要求的导电材料的欧姆接触。
第二个优选的方法是使用一种具有本征电场或电流依赖电场、并且因此可以描述为变阻器材料的半导体材料。该方法的优点在于提供了触点和电连接材料的自由选择，但前提是该材料可以传导电荷，因为不再需要提供整流结。这些材料的示例在Ghosh等人提出的专利申请WO2012/027109、Hong等人提出的专利申请US 2012/0153237以及Shi等人提出的专利申请WO 2012/071051中公开。
上述材料中的大部分属于包含至少两种电学相异材料的合成物，其中变阻器特性来自于半导体材料中的在所述两种材料之间界面处形成的大量随机取向或反向的整流结。另一种材料是硅纳米微粒组成的单相材料，例如在公开文件WO 2007/0004014中公开的，在公开文件WO 2012/035494中已经证明具有优良的变阻器特性，适合用作热敏电阻。在这样的单相颗粒或精细微粒材料中，变阻器特性来自于半导体材料中的在微粒和细粒之间的界面形成的大量对称半导体结。
本发明的第一个实施例，如图2所示，是一个使用三个单独的TDKEPCOS制造的型号为SlOV-S14K75的变阻器相连构成的模型电路。所述电路具有分别表述为基极B、发射极E和集电极C的三个端子。所测量的转移特性如图3a所示，其中示出了在集电极电位为100V时集电极电流IC与基极电流IB的函数关系，图3b示出了集电极电位为20V、60V和100V时集电极电流与基极电压的函数关系。所述电流-电流转移特性显示出以近乎完美的开关特性，具有负斜率略小于负基极电流的单位线性响应以及针对正基极电流的较低截止电流。另外，如图3所示，存在明确的基极电位，其中电流开关以及开关电压依赖于施加在集电极上的电位。具有这种结构的设备因此可以用作单位增益放大器/衰减器或反相器。另外的应用包括通过分离正信号至集电极并且分离负信号至发射极使能的整流、滤波和信号处理。
本发明的第二实施例是作为包括半导体材料本体和形成基极、发射极和集电极端子的至少三个导电触点的单独部件的晶体管单片结构。图4、图5示出了两种可能的结构的示例。
在图4中，半导体本体14包括板状形式、层状形式或碟状形式的平板材料。分隔开的相邻发射极和集电极端子16、18设置在半导体本体的上表面，而基极端子20设置在本体上的位置相对下表面上。如图所示，本体可以延伸至触点所在位置以外。
由于基极触点20设置在与位置邻近的发射极触点20和集电极触点18对应的本体的另一侧，在基极和集电极或基极与发射极之间限定的、围绕变阻器的通道穿过本体的最厚的部分，而集电极和发射极之间的通道沿横向接近本体的上表面。这样的几何形状因此自动确保了在相同的电位差下，发射极和集电极之间的阻值高于发射极或集电极与基极之间的阻值，并且因此具有相对较小的截止电流。
将绝缘层22应用于所述本体14下表面，覆盖基极端子20的绝缘层22，并且将附加的导电触点24应用于在绝缘层的暴露表面上。所述触点24为晶体管提供本体端子或接地端子。
如图5所示的第二实施例的替代结构包括圆柱体形式或规则的棱柱形式，所述圆柱体形式或规则的棱柱形式具有设置在本体上各自相对的面32和34上的、位置相对的环形发射极和集电极端子28和30的半导体材料本体26，以及至少一个设置在与两个端面连接的柱面上的基极端子36。如图5所示，基极端子36可以包括完全环绕本体26的单独环形触点，或包括分布在本体表面不同位置的一个或多个触点。
通过同轴套筒或圆筒40将沿轴向延伸穿过本体26的辅助触点38和半导体材料本体分分隔，并且辅助触点38等价于图4中的触点24，作为本体端子或接地端子。
所述接地端子将所述装置完全包围，从而形成外壳，或者作为附加特征，例如作为下导电层或触点24(如图4所示)，或作为辅助触点38(如图5所示)。
本申请优选的实施例可以在有限的步骤内通过印刷或薄膜沉积工艺来制作到衬底上。一般而言，使用作为发射极、基极和集电极的材料的、采用共面几何形状的触点，最好同时沉积并且最好沉积在半导体层的同一侧。然而为了一些特别的应用，如需要较高的电流，类似图4中示出的位置交叉或相对的几何形状也是可取的，其中，绝缘层22由包含绝缘材料如高分子膜或纤维材料如纸或纺织材料的衬底来组成，或者接地端子24由包含导电材料如金属箔的衬底来组成。
图6示出了本发明的第三示例实施例，其中导电端子设置为同面几何形状，并且优选以印刷的方式制造。在本实施例中，提供一个具有包括绝缘材料或者具有覆盖了至少制造的装置部分表面的绝缘材料层的导电材料或半导体材料两者之一的非导体表面的衬底42。
从设备的角度，除了要适应使用的沉积方法和应用领域的情况外，衬底材料和尺寸的选择是没有限制的。理想状况下，在印刷电子领域的应用设想，所述衬底材料是柔性或刚性片状材料，其可以是连续膜、织造布或无纺布材料或者前面提到的复合物。
薄膜材料的例子有：聚合物，包括但不限于聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚萘二甲酸乙二醇酯(PEN)、聚酰亚胺(酰亚胺薄膜，杜邦Vespel聚酰亚胺)、纤维素衍生物如醋酸纤维素和醋酸丁酸纤维素(CAB)、苯酚以及烷基环氧树脂；金属，包括但不限于铁类金属，例如钢、不锈钢合金、铜及其合金、铝及其合金、钛及其合金以及镁及其合金。
纤维材料包括：合成纤维、天然纤维织造布和无纺布，植物或矿物源，如羊毛、棉、亚麻或者石棉(岩棉)；利用植物纤维制造的传统纸张和纸板，类纸式材料如芳纶纸，比如杜邦Nomex以及陶瓷纸。
复合衬底材料包括：纤维和微粒增强聚合物和金属包括但不限于，具有如纳米粒子、纳米管、纳米线、纳米棒的纳米填料的任意材料、以及插层纳米粘土；天然材料如木材；再造木材如超级木材或刨花板；层压板；至少一个面上设有连续或花纹涂料的贴塑板或纤维板。
对于诸如薄膜沉积或微电子制造之类的其他应用或生产过程，所述衬底材料也可以包括结晶或非晶氧化物、硅酸盐以及钛酸盐(如钠玻璃、硼硅酸盐玻璃、石英、钛酸钡或蓝宝石)，或者半导体包括但不限于硅、锗、或者复合半导体如砷化镓、磷化铟或铜铟硒。
但是应当理解，上述示例并不是对本申请的穷举或限制。
作为基极、发射极和集电极的导电触点沉积在衬底42的绝缘表面，并且形成一种图案，在所述图案中限定了基极的两个位置相对的电触点44和46设置在窄长间隙的相对两端，所述窄长间隙分隔开分别用于发射极和集电极的触点50和52。两个基极触点44和46通过围绕集电极触点52的导电材料的通道54相连接。通过图6可以看出，基极触点44和46具有可确定间隙48长度的三角形的锥形极端。图中所示的装置的结构相对于发射极和集电极是对称的，并且因此它们之间可以自由互换。
优选的，限定所述触点的导电材料的沉积和绘制应当出现在相同的工艺步骤中，例如使用导电油墨印刷或者使用物理或化学气相沉积来透过掩膜。就印刷设备来说，属于微观或纳米结构的、含有金属或碳的墨水是触点的合适材料，但同样可以使用包含其他导电材料的墨水，所述导电材料例如有：铟、锡、锌、锑的氧化物，或者有机导体，例如PEDOT：PSS。对于半导体材料以薄膜沉积方式沉积的装置，通过利用半导体来提供整流结所要求的组合来限制金属的选择。因此，一般优选功函数高的金属，包括：钼、钯、钛、钨、镍或他们的合金，或者优选具有中间功函数的金属和合金，例如银、铜、锡。
半导体本体56随后被沉积并构图，以便半导体本体覆盖在所有四个触点44、46、50和52之间的缝隙，并且半导体本体关于向基极触点方向延伸的间隙48镜面对称。所述半导体本体56大到可以与间隙48相邻的触点最深处的末端重叠。
因为半导体材料覆盖触点的区域对电特性没有影响，其导电材料分流，在另一个设计中，半导体材料可以被限制为包括在每个触点之间(即发射极向基极(顶部)、集电极向基极(顶部)、发射极向基极(底部)、集电极向基极(底部)以及发射极向集电极)、对五个中的每一个间隙进行桥接的五个轨道的样式。同样优选的，半导体本体的沉积和绘制可以在单一步骤中出现，例如使用半导体油墨印刷或者使用物理或化学气相沉积来透过掩膜。
在印刷装置中，优选让以干燥和固化的方式形成变阻器材料的墨水覆盖在形成均匀半导体的墨水上，是因为这些区域对该装置的导电部分材料的选择没有限制。优选的材料是含有硅微粒的墨水，所述硅微粒优选具有特殊的表面性能的纳米微粒，该内容公开于公报文件：WO2007/0004014，它们在热敏电阻中的应用，已被证明可以形成变阻器材料，该内容公公开了公报文件：WO 2012/035494。或者可以使用有机半导体材料如P3HT或PEDOT，是因为尽管它们不属于一般的变阻器材料，这些材料通常可以与大部分常见的金属形成整流结。
在替代工艺中，沉积的顺序可以颠倒，以便半导体本体首先被沉积在衬底上，并且半导体本体在最终的结构中位于端子和衬底之间。
本申请的第四示例实施例可以通过印刷、薄膜沉积或是常用的半导体制造技术在具有绝缘表面的衬底来制造，只包括与半导体本体接触并且以对称的样式进行排布的三个端子。本实施例解决了将图6中的实施例集成进一个电路的困难，其中在基极端子44和46之间延伸的所述导体54限制对中央集电极端子52的接近。因此，至少两个进一步的加工步骤，例如生成一个通过绝缘材料和导电材料的沉积的通路，对于完成任何电路都是必要的。在第四个实施例中，衬底的平面上的入口对所有端子都是开放的，使得在与端子相同的处理步骤中可以建立电连接。此外，设计的对称性容许三个端子可以在电路布局中自由互换。本实施例的三个具有适当的对称性的设计范例，由图7a、图7b和图7c示出。
将用作基极、发射极和集电极的三个对称布置的电触点58、60、62沉积并在衬底64上构图。使用的材料和工艺与图6中的实施例相同。半导体本体66随后在设置在端子58、60和62相邻的端部之间的、形成等同的连接所有三个端子的三重旋转对称的结构的通常为三角形间隙68上沉积并进行构图。
如图7a、图7B和图7c分别所示，优选的沉积的半导体材料66的形状是：圆，一条边延伸并且与触点的内端电接触的等边三角形，以及一个顶点延伸至触点内端的等边三角形。在上一个实施例中，所述包括半导体材料固体层或板的本体66可以用在端子之间方向和位置合适的弯曲的或直的轨道来代替。对半导体材料和制造方法的选择与之前的实施例相同，并且导体与半导体材料的沉积顺序可以倒置。
为了使每一对端子之间的电阻可以变化，图7a至图7c中示出的第四实施例的对称设计可以被扭曲。可以用与前两个实施例相同的材料和工艺制造的第五个实施例容许更多的参数的精确控制。在这个实施例中，如图8所示，基极触点是一个具有加长的T字顶部72的T字形。所述发射极和集电极触点74和76各自向内延伸出长方形的端部78和80，所述端部之间相互临近并对称设置，并且与基极端子顶部72临近，以便每个端部78、80的一条边与和基极端子临近的边平行，并且发射极和集电极端部对面的边相互平行延伸，两边之间存在间隙。总的来说，各触点之间存在一个T字型间隙82。
为使寄生电阻和杂散电容降至最低，发射极和集电极触点74和76的外端部以一定角度向彼此远离的方向延伸。在半导体主体沉积覆盖于所有的三个间隙之后，所述等效电路中的变阻器的相对电阻仅由发射极和集电极触点的端部78和80的长度以及所述一对触点之间的间隙的长度来决定。这种设计因此容许发射极-基极，基极-集电极和发射极-集电极沟道的不对称电阻值。
示例
图9示出了采用导电墨水和半导体墨水通过丝网印刷的方式制造的第三实施例(图6)的原型晶体管的照片。所述衬底包括每平米重80克的非涂布胶版印刷纸。本实施例的另一示例也是使用每平米中160克的非涂布纸板和100微米的聚对苯二甲酸乙二醇酯制造的。
所述装置的触点和其它导电部分是使用杜邦Luxprint 5000银质导体印刷的。已经制造出的类似装置中的触点是使用银和银合金墨水制造的，墨水来源于别的生产商，包括：Creative Materials Inc.以及PChem Inc.；并且同样使用提供具有恒定电场独立电阻率的半导体材料的Du Pont 7162Luxprint半透明导体。
所述半导体图案是使用包含硅纳米粒和丙烯酸粘合剂的墨水印刷的。使用的所述硅纳米粒是公告文件：WO 2007/0004014中公开的类型，并且它是通过公开于公告文件WO2009/125370的磨矿法、利用Siltronix提供的电阻率小于0.005欧姆每厘米的硼掺杂的p-型硅原料制造的。使用的其它墨水也是利用由Siltronix提供的电阻率相似的n-型硅原料制成的，并且利用由Silicon Smelters(Pty)Ltd提供的2053级结晶硅制成的。
图10和11示出了利用包含p-型和n-型硅纳米粒和银质触点印刷的本实施例的晶体管的转移特性，集电极电流对于基极电流的依赖关系在图10a中示出，以及它对于基极电压的依赖关系在图10b中示出。在图11中，也示出了描述了在等效电路中(即每对端子之间)集电极电流对于三个变阻器中的每一个两端的电位差的依赖关系模型函数的拟合。
更具体地说，图10示出了在空白纸衬底上利用银质触点和p-型硅材料半导体材料、通过丝网印刷制造的第三个实施例涉及的晶体管的转移特性，示出了在集电极电位在100V时集电极电流对于基极电流的依赖关系(图10a)，以及集电极电位在80V和120V时集电极电流对于基极电流的依赖关系(图10b)。
图11示出了在空白纸衬底上利用银质触点和n-型硅材料半导体材料、通过丝网印刷制造的第三实施例涉及的晶体管的转移特性，示出了在集电极电位在110V时集电极电流对于基极电流的依赖关系(图11a)，以及集电极电位在100V，110V和120V时集电极电流对于基极电流的依赖关系(图11b)。图11a和图11b中的实线是描述了集电极电流对于基极和集电极电位的依赖关系的模型函数的拟合。
图12示出了具有利用杜邦7162半透明导体和p-型硅材料墨水印刷制成的触点的其他类似的晶体管的类似的数据。全部三个装置的转移特性与由单独的元件(图3)制造的模型晶体管相类似，其当基极电流为负时集电极电流对于基极电流的依赖关系，并且当基极电流为正时具有一较小的截止电流。
更具体地说，图12示出了在空白纸衬底上利用氧化物触点和p-型硅半导体材料、通过丝网印刷制造的第三实施例涉及的晶体管的转移特性，示出了在集电极电位在120V时集电极电流对于基极电流的依赖关系(图12a)，以及集电极电位在100V，110V和120V时集电极电流对于基极电流的依赖关系(图12b)。
图13示出了在每平米重80克的非涂布胶版印刷纸上、利用银和p-型硅材料墨水、通过丝网印刷制造的、图7a至图7c中的第四实施例中的晶体管的照片。本实施例的其它示例同样利用之前的示例中描述的材料来制造的。
图14示出了图7b示出的第四个实施例的晶体管的电流-电流(图14a)以及电流-电压(图14b)转移特性，所述特性与前面实施例中的特性大致相同，具有基极电流为负时集电极电流对于基极电流的线性依赖关系，但是具有示出了正基极电流下的弱线性关系的较高截止电流。然而，通过斜率较大的电流-电压转移特性曲线(图14b)可以看出，对称结构导致电流切换的时比不对称设计更好限定的基极电位。该接通电压取决于施加在集电极上的电位。
更具体地说，图14示出了在空白纸衬底上利用银质触点和p-型硅半导体材料、通过丝网印刷制造的第四实施例涉及的晶体管的转移特性，示出了在集电极电位在90V、110V和130V时集电极电流对于基极电流的依赖关系(图14a)，以及集电极电位在90V，110V和130V时集电极电流对于基极电流的依赖关系(图14b)。
图15示出了对第四和第五实施例的特征进行组合的本发明第六实施例。
导电的基极、发射极和集电极端子86、88和90印刷在具有绝缘表面的衬底64上。每个触点具有一个各自向内延伸、形成三个相互之间呈120度角的轴的导电轨道92、94和96。同心圆形状的叉指触点98、100和102的集合在每个轨道92、94和96的两端延伸。端子和叉指触点的图案使用前面的实施例中的任意材料和制造方法沉积在衬底上。
如图15所示，所述触点98、100和102可以形成一系列的部分圆弧，或者可以是具有三重对称的多边形如三角形或六边形的一部分。之后以与之前描述的相同的方法沉积半导体本体104来桥接触点之间的间隙。或者颠倒沉积的顺序以便半导体图案位于触点和衬底之间。
本方案的有益效果是，每对端子之间的变阻器的相对电阻随后可以通过改变导电触点之间的半导体桥的长度、宽度和数量来自由变化，同时保持三重对称性和便于维护三个端子。

Claims (16)

1.一种电子装置，包括半导体材料本体和限定了形成相应端子的至少三个导电触点的导电材料，所述半导体材料与所述导电触点至少部分地重叠以限定所述装置，使得所述装置在任意一对端子之间的电特性与变阻器的电特性相对应，所述装置的等效电路是三角形变阻器，使得依赖于流过第一端子的电流方向，所述装置用作双向开关，按以下方式切换通过第二端子和第三端子的任一个的电流：当存在电流流入第一端子时，可忽略不计的电流流过施加有正电位的第二端子，并且电流从相对于第二端子保持负电位的第三端子流出；以及当存在电流流出第一端子时，电流流入第二端子并且可忽略不计的电流流过第三端子。
2.根据权利要求1所述的电子装置，其中所述半导体材料本体包括通过印刷或涂覆而沉积的层。
3.根据权利要求1或2所述的电子装置，包括：上面沉积有所述半导体材料本体的衬底，所述导电材料沉积在所述半导体材料本体上；或者上面沉积有所述导电材料的衬底，在所述导电材料上沉积有所述半导体材料本体。
4.根据权利要求1或2所述的电子装置，其中所述变阻器特性来自于所述半导体材料和所述形成触点的材料之间相同的整流结。
5.根据权利要求3所述的电子装置，其中所述变阻器特性来自于所述半导体材料和所述形成触点的材料之间相同的整流结。
6.根据权利要求1或2所述的电子装置，其中所述半导体材料为微粒或细粒材料，并且所述变阻器特性来自于所述半导体材料中的大量对称半导体结，其中半导体结形成于微粒或细粒之间的界面处。
7.根据权利要求3所述的电子装置，其中所述半导体材料为微粒或细粒材料，并且所述变阻器特性来自于所述半导体材料中的大量对称半导体结，其中半导体结形成于微粒或细粒之间的界面处。
8.根据权利要求1或2所述的电子装置，其中所述半导体材料是包含至少两种电学相异材料的复合物，并且所述变阻器特性来自于所述半导体材料中的大量的随机取向或反向整流结，其中所述整流结形成于所述两种材料之间的界面处。
9.根据权利要求3所述的电子装置，其中所述半导体材料是包含至少两种电学相异材料的复合物，并且所述变阻器特性来自于所述半导体材料中的大量的随机取向或反向整流结，其中所述整流结形成于所述两种材料之间的界面处。
10.根据权利要求1所述的电子装置，其中所述半导体材料本体是板状形式、层状形式或者碟状形式，在所述本体一侧设置有至少两个端子并且在另一侧设置有至少一个端子。
11.根据权利要求1所述的电子装置，其中所述半导体材料是圆柱体形式或规则的棱柱形式，所述圆柱体形式或规则的棱柱形式具有一对位置相对的面，在相应的相对的面上设置有两个端子并且在与所述相对的面相连接的表面上设置有至少一个端子。
12.根据权利要求1所述的电子装置，包括沉积在衬底上的所述半导体材料本体，所述衬底包括以同面几何形状沉积在所述本体的一侧上的至少三个端子。
13.根据权利要求1或2所述的电子装置，包括至少一个另外触点和绝缘材料层，所述绝缘材料层设置在如权利要求1所述的形成相应端子的至少三个导电触点的至少一个与所述至少一个另外触点之间、或设置在所述至少一个另外触点与所述半导体材料本体之间，所述至少一个另外触点形成附加体或接地触点。
14.根据权利要求3所述的电子装置，包括至少一个另外触点和绝缘材料层，所述绝缘材料层设置在如权利要求1所述的形成相应端子的至少三个导电触点的至少一个与所述至少一个另外触点之间、或设置在所述至少一个另外触点与所述半导体材料本体之间，所述至少一个另外触点形成附加体或接地触点。
15.根据权利要求1或2所述的电子装置，其中所述半导体材料的制造包括硅微粒。
16.根据权利要求3所述的电子装置，其中所述半导体材料的制造包括硅微粒。
CN201380049979.5A 2012-09-25 2013-09-20 电流开关晶体管 Expired - Fee Related CN104662670B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ZA201207163 2012-09-25
ZA2012/07163 2012-09-25
PCT/IB2013/058692 WO2014049500A1 (en) 2012-09-25 2013-09-20 Current switching transistor

Publications (2)

Publication Number Publication Date
CN104662670A CN104662670A (zh) 2015-05-27
CN104662670B true CN104662670B (zh) 2019-03-12

Family

ID=50387078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380049979.5A Expired - Fee Related CN104662670B (zh) 2012-09-25 2013-09-20 电流开关晶体管

Country Status (7)

Country Link
US (1) US9601604B2 (zh)
EP (1) EP2901492A4 (zh)
JP (1) JP2016500914A (zh)
KR (1) KR20150066547A (zh)
CN (1) CN104662670B (zh)
WO (1) WO2014049500A1 (zh)
ZA (1) ZA201502852B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
USD848384S1 (en) * 2017-08-17 2019-05-14 Epistar Corporation Transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316171A (en) * 1979-02-09 1982-02-16 Tdk Electronics Co., Ltd. Non-linear resistance elements and method for manufacturing same
CN101047052A (zh) * 2006-03-27 2007-10-03 Tdk株式会社 可变电阻和发光装置
CN102550132A (zh) * 2009-03-26 2012-07-04 肖克科技有限公司 具有电压可切换电介质材料的元件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA272437A (en) 1925-10-22 1927-07-19 Edgar Lilienfeld Julius Electric current control mechanism
US2524035A (en) 1948-02-26 1950-10-03 Bell Telphone Lab Inc Three-electrode circuit element utilizing semiconductive materials
US2524033A (en) 1948-02-26 1950-10-03 Bell Telephone Labor Inc Three-electrode circuit element utilizing semiconductive materials
US2569347A (en) 1948-06-26 1951-09-25 Bell Telephone Labor Inc Circuit element utilizing semiconductive material
FR2241875B1 (zh) * 1973-08-21 1977-09-09 Radiotechnique Compelec
DE8003393U1 (de) 1979-02-09 1984-04-05 TDK Electronics Co., Ltd., Tokyo Nicht-lineares widerstandselement
JPS5735303A (en) * 1980-07-30 1982-02-25 Taiyo Yuden Kk Voltage vs current characteristic nonlinear semiconductor porcelain composition and method of producing same
JPH01146305A (ja) 1987-12-03 1989-06-08 Nec Corp 金属酸化物バリスタ
JP2712046B2 (ja) * 1989-10-18 1998-02-10 宇部興産株式会社 液晶表示装置
JP2556151B2 (ja) * 1989-11-21 1996-11-20 株式会社村田製作所 積層型バリスタ
JPH05275958A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd ノイズフィルタ
JP2001023805A (ja) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd バリスタの製造方法
DE10059498A1 (de) 2000-11-30 2002-06-13 Infineon Technologies Ag Substrat mit einer halbleitenden Schicht, elektronisches Bauelement mit diesem Substrat, elektronische Schaltung mit mindestens einem solchen elektronischen Bauelement, druckbare Zusammensetzung sowie Verfahren zur Herstellung eines Substrats
ES2548627T3 (es) 2003-01-30 2015-10-19 Pst Sensors (Pty) Limited Dispositivo semiconductor de película fina y procedimiento de fabricación de un dispositivo semiconductor de película fina
JP2005340301A (ja) 2004-05-24 2005-12-08 Tdk Corp 電圧依存性非直線抵抗体
JP2006279045A (ja) * 2005-03-28 2006-10-12 Tyco Electronics Corp Ｐｐｔｃ層間に能動素子を備える表面実装多層電気回路保護デバイス
WO2008010437A1 (fr) 2006-07-20 2008-01-24 Otowa Electric Co., Ltd. Dispositif de protection contre les surtensions (spd) à ligne de connexion extraite et son procédé de fabrication
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US20100159259A1 (en) * 2008-12-19 2010-06-24 Lex Kosowsky Voltage switchable dielectric material incorporating p and n type material
US20110132645A1 (en) * 2009-12-04 2011-06-09 Ning Shi Granular varistor and applications for use thereof
JP5543190B2 (ja) 2009-12-17 2014-07-09 株式会社日本自動車部品総合研究所 回転検出装置
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316171A (en) * 1979-02-09 1982-02-16 Tdk Electronics Co., Ltd. Non-linear resistance elements and method for manufacturing same
CN101047052A (zh) * 2006-03-27 2007-10-03 Tdk株式会社 可变电阻和发光装置
CN102550132A (zh) * 2009-03-26 2012-07-04 肖克科技有限公司 具有电压可切换电介质材料的元件

Also Published As

Publication number Publication date
US20150236140A1 (en) 2015-08-20
US9601604B2 (en) 2017-03-21
EP2901492A4 (en) 2016-06-22
ZA201502852B (en) 2016-11-30
JP2016500914A (ja) 2016-01-14
WO2014049500A1 (en) 2014-04-03
CN104662670A (zh) 2015-05-27
KR20150066547A (ko) 2015-06-16
EP2901492A1 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
Fujimoto et al. Fabrication of a vertical-type organic transistor with a planar metal base
CN105702875B (zh) 发光元件、电极结构与其制作方法
CN104659271B (zh) 一种有机发光二极管封装结构及封装方法、显示装置
JPWO2010010766A1 (ja) 電界効果型トランジスタおよび回路装置
TW200843118A (en) Ambipolar transistor design
CN103426991A (zh) 金属纳米丝透明欧姆电极的压印方法
Grey et al. Handwritten oxide electronics on paper
CN106206683A (zh) 一种石墨烯基场效应晶体管及其制备方法
CN108933172A (zh) 半导体元件
CN104662670B (zh) 电流开关晶体管
Lee et al. Large‐Scale Highly Aligned Nanowire Printing
CN104009141B (zh) 碳纳米管银纳米线复合电流扩展层发光二极管及其制作方法
CN110310991A (zh) 一种场效应晶体管及其制备方法和晶体管阵列器件
CN105590932A (zh) 一种基于柔性薄膜晶体管的cmos电路及其制作方法
Alam et al. Theory of nanocomposite network transistors for macroelectronics applications
CN108091698A (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
Gao et al. Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film
CN108933134A (zh) 半导体器件
Rivadeneyra et al. Technological integration in printed electronics
CN107425032A (zh) 用于制备显示装置的方法以及显示装置
CN104218152A (zh) 一种有机薄膜晶体管的制备方法
CN204289455U (zh) 有机发光二极管显示装置
CN101662883B (zh) 包含对准的纳米结构的电路板及其制造方法
CN108933166A (zh) 半导体器件
Tavares et al. Organic nanofibers integrated by transfer technique in field-effect transistor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190312

Termination date: 20190920