CN105590932A - 一种基于柔性薄膜晶体管的cmos电路及其制作方法 - Google Patents

Abstract

本申请公开了一种基于柔性薄膜晶体管的CMOS电路及其制作方法，该CMOS电路包括柔性的基底以及形成于所述柔性基底上的多个双极性场效应薄膜晶体管，所述每个双极性场效应薄膜晶体管的有源导电层均采用碳纳米管，所述多个双极性场效应薄膜晶体管之间电性连接构成CMOS电路。本发明实现了在柔性衬底上通过印刷的途径制备稳定性好，增益高的反相器，并且大大降低了CMOS电路制作的工艺复杂性和成本，提高了器件性能的均匀性，为规模集成维纳电路提供了全新的设计思路和有效的实施方法。

Description

一种基于柔性薄膜晶体管的CMOS电路及其制作方法

技术领域

本发明涉及一种半导体器件和电路的制造方法，且更具体而言，本发明涉及使用印刷构建互补半导体晶体管结构的反相器、环形振荡器以及简单的逻辑电路的制造方法。

背景技术

印刷电子器件是通过新兴的印刷电子技术而来，虽然在性能上不如硅基半导体微电子器件，但由于其简单的印刷制作工艺和对基底材料的无选择性，使其在大面积、柔性化、低成本电子器件应用领域有硅基半导体微电子电子器件无法比拟的优势。目前硅基电子正面临着最严重的问题之一就是器件尺寸受限于硅材料的自身结构带来的小尺寸器件的制作和均匀性问题。而目前利用气相沉积生长的单根半导体碳纳米管构建的晶体管迁移率也可以在1000以上。

反相器是可以将输入信号以相反的形式输出的一种逻辑门电路，可以应用在音频放大、时钟振荡器等模拟电路中。由不同类型的晶体管组成的反相器有三种连接方式，分别是由两个双极性、两个p型和两个n型晶体管组成的反相器。采用互补场效应晶体管（CMOS）结构的集成电路拥有集成度高、功耗低等优势，将是维纳集成电路的首先结构，如何简单地制备基于纳米材料的CMOS电路，是纳米集成电路真正走向应用首先必须解决的问题。

发明内容

本发明的目的在于提供一种基于半导体碳纳米管材料的CMOS电路及其制备技术，其中，碳纳米管作为薄膜晶体管的有源层导电材料，并通过采用印刷的技术在柔性衬底上完成了大面积CMOS电路的构建。

为实现上述目的，本发明提供如下技术方案：

本申请实施例公开了一种基于柔性薄膜晶体管的CMOS电路，包括柔性的基底以及形成于所述柔性基底上的多个双极性场效应薄膜晶体管，所述每个双极性场效应薄膜晶体管的有源导电层均采用碳纳米管，所述多个双极性场效应薄膜晶体管之间电性连接构成CMOS电路。每个双极性场效应薄膜晶体管在栅压范围内可以表现出n和p晶体管性能。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路中，所述柔性的基底的材质选自PET（聚对苯二甲酸乙二醇酯）、PEN（聚萘二甲酸乙二醇酯）或PI（聚酰亚胺）。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路中，连接所述多个双极性场效应薄膜晶体管的导电材料为纳米银、金或铜。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路中，所述每个双极性场效应薄膜晶体管的介电层的材料选自氧化铝、氧化铪或氧化锆。介电层使用原子沉积的方式生长一定的厚度制作

优选的，在上述的基于柔性薄膜晶体管的CMOS电路中，所述每个双极性场效应薄膜晶体管的栅极、源极和漏极的材质选自金、银、ITO或PEDOT。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路中，所述CMOS电路为反相器、环形振荡器或逻辑电路。逻辑电路包括与非或门电路。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路中，所述每个双极性场效应薄膜晶体管为具有独立顶栅的结构的晶体管。

相应地，本申请还公开了一种基于柔性薄膜晶体管的CMOS电路的制作方法，包括步骤：

s1、在柔性的基底上沉积多个双极性场效应薄膜晶体管的源极和漏极；

s2、在源极和漏极之间的沟道区内沉积半导体碳纳米管溶液形成双极性场效应薄膜晶体管的有源导电层；

s3、在有源导电层上生长介电层；

s4、在沟道区上的介电层上制作栅极，从而在同一柔性的基底上形成多个双极性场效应薄膜晶体管；

s5、通过导电材料连接所述多个双极性场效应薄膜晶体管，形成CMOS电路。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路的制作方法中，所述步骤s1中，所述源极和漏极通过光刻以及电子束蒸发方式制作。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路的制作方法中，所述步骤s2中，所述半导体碳纳米管溶液采用气溶胶打印、喷墨打印、浸涂或滴涂方式沉积，所述制作的有源导电层满足源极和漏极之间的电流可以到达10^-5~10^-4A。

优选的，在上述的基于柔性薄膜晶体管的CMOS电路的制作方法中，所述s4中，所述栅极的制作采用印刷方式，所述步骤s5中，所述导电材料采用印刷方式制作。

与现有技术相比，本发明的优点在于：本发明实现了在柔性衬底上通过印刷的途径制备稳定性好，增益高的反相器，并且大大降低了CMOS电路制作的工艺复杂性和成本，提高了器件性能的均匀性，为规模集成维纳电路提供了全新的设计思路和有效的实施方法。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1所示为本发明第1实施例中CMOS反相器的结构示意图；

图2所示为本发明第1实施例中氧化铪（HfO₂）作介电层顶栅CNT-TFT的组成的反相器及性能图（a）为双极性型反相器的原理图；b）为HfO₂作介电层两个顶栅CNT-TFT的转移特性曲线图，导电类型呈双极性；c）、d）为不同电压Vdd条件下反相器的电压输入输出图和增益图）；

图3所示为本发明第2实施例中HfO₂作介电层顶栅CNT-TFT的组成的或非门光学照片（a）、原理图（b）及其性能图（c）；

图4所示为本发明第3实施例中HfO₂作介电层顶栅CNT-TFT的组成的环形振荡器原理图（a）、（b）及其性能图（c）、（d）。

具体实施方式

本发明的CMOS反相器电路借助于两个表现双极性场效应晶体管的器件，利用CMOS反相器的连接方式，即可形成具有明显CMOS反相器性能的逻辑电路。具体为在柔性衬底上首先沉积一层半导体碳纳米管作为有源层材料，在一定的温度下通过原子沉积一定厚度的氧化物介电材料，并在沟道区域的上方通过打印的途径制备了顶栅电极，以此构成一个完整的薄膜晶体管，并且按照CMOS反相器的连接方式构建了逻辑电路。作为此顶栅结构的薄膜晶体管的介电层氧化物，一方面用于组成晶体管的绝缘层材料；一方面对于底层的半导体碳纳米管材料进行了掺杂。因此，最终的顶栅晶体管表现出了典型的双极性晶体管曲线，而不是单一的p型曲线，由此为CMOS反相器的构建奠定了基础。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：顶栅结构的半导体碳纳米管CMOS反相器及其制备。

如图1所示，是以原子沉积一定厚度的氧化铪为栅介质4、以纳米银为顶栅5的碳纳米管CMOS反相器。其中两个晶体管的源漏电极2均为电子束蒸发沉积的金电极，每个源漏电极之间的沟道区域是通过印刷途径沉积的半导体碳纳米管3，构成了两个完整的双极性的晶体管器件。

将其中一个晶体管的漏电极和另一个晶体管的漏电极相连，其电位为反相器的输出电压（Vout）。用导电材料6将两个晶体管的栅极5连起来，其电压作为输入电压（Vin），这样就构成了一个CMOS反相器电路，反相器的原理图可参见图2中a）。

上述的顶栅CMOS反相器电路的具体制备步骤如下：

1、在柔性基底1上通过传统的光刻以及电子束蒸发技术，沉积一定厚度纳米金（50nm）作为晶体管的源极和漏极2；

2、在源极和漏极之间的沟道区里通过气溶胶打印、喷墨打印、浸涂或滴涂沉积半导体碳纳米管溶液形成有源导电层3，通过重复多次打印（3-4次），致使源漏电极之间的电流可以到达10^-5-10^-4A；

3、将样品放进原子层沉积系统（120^oC）生长一定厚度的（50nm）介电层材料4（HfO₂、Al₂O₃、ZrO₂）；

4、在源漏电极之间的沟道区的上方通过印刷纳米银等材料制作栅极5，以此形成一个独立栅结构的完整的晶体管。

5、再按照图1和图2中a）所示，将其中一个晶体管的漏电极和另一个晶体管的漏电极相连，用导电材料6将两个晶体管的栅极连起来，组成CMOS反相器电路。

用上述方法制备的晶体管的转移性能曲线见图2中b），反相器电路的输入-输出电压曲线如图2中c）所示。从图2中b）可见，所制备的顶栅结构的碳纳米管晶体管器件，均表现出双极性的性能，并且迟滞较小，开关比较高，输出电流较大。对于在此晶体管的基础上构建的CMOS反相器而言，如图2中c）所示，当输入电压位于逻辑0时，输出电压位于逻辑1；当输入电压位于逻辑1时，输出电压位于逻辑0。由图2中d）可知，其反相器在V_dd=1.5V时达到最大增益63。这些结果表明，采用本案的方法，可以制备出性能优异的CMOS反相器电路。

实施例2：顶栅结构的碳纳米管CMOS或非门电路

如图3所示，采用实施例1的步骤制备出多个双极性场效应晶体管，并按照图3中（a）和（b）所示将源、漏电极和栅电极连接起来即得到基于碳纳米管的无掺杂的CMOS或非门电路。当V₁=VDD，V₂=GND时逻辑电路实现的是或非门逻辑功能。或非门是当两个信号源V_A，V_B都为低电平（0,0）时输出才是高电平1，只要有一个为高电平1那么输出来的就是低电平0。由图3中（c）所示，展现出很好的或非的逻辑功能。

实施例3：顶栅结构的碳纳米管CMOS环形振荡器

实验在柔性衬底上以HfO₂作介电层制备的顶栅CNT-TFT制备了环形振荡器。其制备过程是用气溶胶打银的方式将反相器的输出端和输入端收尾相接，将上面所有晶体管的源电极引出银线接V_dd，下面所有晶体管的漏电极引出银线接GND，最后将第一个的输入端与第五个的输出端连接，就形成一个环形振荡器。

如图4中（a）和（b）分别为5阶的环形振荡器的光学图像和其原理图，图4中（c）、（d）分别为3阶和5阶的环形振荡器的输出图，由图4中（c）和（d）可知，3阶和5阶环形振荡器的振荡频率分别为1.6和1.25KHz。随着环形振荡器的阶数增加，环形振荡器的工作频率有所下降，其原因可能归功于环形振荡器的回滞太大以及印刷银的方块电阻偏大。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种基于柔性薄膜晶体管的CMOS电路，其特征在于，包括柔性的基底以及形成于所述柔性基底上的多个双极性场效应薄膜晶体管，所述每个双极性场效应薄膜晶体管的有源导电层均采用碳纳米管，所述多个双极性场效应薄膜晶体管之间电性连接构成CMOS电路。

2.根据权利要求1所述的基于柔性薄膜晶体管的CMOS电路，其特征在于：所述柔性的基底的材质选自PET、PEN或PI。

3.根据权利要求1所述的基于柔性薄膜晶体管的CMOS电路，其特征在于：连接所述多个双极性场效应薄膜晶体管的导电材料为纳米银、金或铜。

4.根据权利要求1所述的基于柔性薄膜晶体管的CMOS电路，其特征在于：所述每个双极性场效应薄膜晶体管的介电层的材料选自氧化铝、氧化铪或氧化锆。

5.根据权利要求1所述的基于柔性薄膜晶体管的CMOS电路，其特征在于：所述每个双极性场效应薄膜晶体管的栅极、源极和漏极的材质选自金、银、ITO或PEDOT。

6.根据权利要求1所述的基于柔性薄膜晶体管的CMOS电路，其特征在于：所述CMOS电路为反相器、环形振荡器或逻辑电路。

7.根据权利要求1所述的基于柔性薄膜晶体管的CMOS电路，其特征在于：所述每个双极性场效应薄膜晶体管为具有独立顶栅的结构的晶体管。

8.权利要求1至7任一所述的基于柔性薄膜晶体管的CMOS电路的制作方法，其特征在于，包括步骤：

s1、在柔性的基底上沉积多个双极性场效应薄膜晶体管的源极和漏极；

s2、在源极和漏极之间的沟道区内沉积半导体碳纳米管溶液形成双极性场效应薄膜晶体管的有源导电层；

s3、在有源导电层上生长介电层；

s4、在沟道区上的介电层上制作栅极，从而在同一柔性的基底上形成多个双极性场效应薄膜晶体管；

s5、通过导电材料连接所述多个双极性场效应薄膜晶体管，形成CMOS电路。

9.根据权利要求8所述的基于柔性薄膜晶体管的CMOS电路的制作方法，其特征在于：所述步骤s2中，所述半导体碳纳米管溶液采用气溶胶打印、喷墨打印、浸涂或滴涂方式沉积，所述制作的有源导电层满足源极和漏极之间的电流可以到达10^-5~10^-4A。

10.根据权利要求8所述的基于柔性薄膜晶体管的CMOS电路的制作方法，其特征在于：所述s4中，所述栅极的制作采用印刷方式，所述步骤s5中，所述导电材料采用印刷方式制作。