CN111584484A - 一种低压、低功率互补电路、一种反相器和一种nand器件 - Google Patents

一种低压、低功率互补电路、一种反相器和一种nand器件 Download PDF

Info

Publication number
CN111584484A
CN111584484A CN201911346079.2A CN201911346079A CN111584484A CN 111584484 A CN111584484 A CN 111584484A CN 201911346079 A CN201911346079 A CN 201911346079A CN 111584484 A CN111584484 A CN 111584484A
Authority
CN
China
Prior art keywords
low
transistor
voltage
carbon nanotube
complementary circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911346079.2A
Other languages
English (en)
Other versions
CN111584484B (zh
Inventor
文森
柏兰嘉
赵建文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201911346079.2A priority Critical patent/CN111584484B/zh
Priority to PCT/CN2020/095722 priority patent/WO2021128758A1/zh
Publication of CN111584484A publication Critical patent/CN111584484A/zh
Application granted granted Critical
Publication of CN111584484B publication Critical patent/CN111584484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

本发明公开了一种低压、低功率互补电路、一种反相器和一种NAND器件，属于电路领域。一种低压、低功率互补电路，包括使用半导体碳纳米管网状晶体管作为半导体的数字、模拟或混合信号电路，所述半导体碳纳米管网状晶体管的介电层采用纳米复合介电材料；一种反相器，采用两个所述的晶体管连接形成反相器门；一种NAND器件，采用所述的互补电路；本发明晶体管电路具有低功率；低压；具有类互补的电压转移特性；仅包含一种原始形式的半导体材料不含添加剂/掺杂并用基于溶液的打印或涂覆单一工艺步骤沉积。

Description

一种低压、低功率互补电路、一种反相器和一种NAND器件
技术领域
本发明涉及电路技术领域，尤其涉及一种低压、低功率互补电路、一种反相器和一种NAND器件。
背景技术
近年来，鉴于柔性可印刷半导体F-P在低成本基底,例如:纺织品、塑料箔；非常规的安装环境方面,例如:在衣服上、在包装上、在皮肤上；提供电子功能的潜能，及具有降低制造成本的潜能等优势，使得柔性可印刷半导体引起了人们极大的兴趣；对于涉及由柔性电池或紧凑型能量采集器，例如：柔性太阳能电池、紧凑型热电模块、紧凑RF线圈；供电的便携式或远程设备等许多相关的应用来说，低电压和低功耗操作是必不可少的需求；这种需求推动了世界范围内的致力于开发低压和低功耗操作兼容的晶体管技术研究工作的发展；目前已经针对该目标探索的广泛的半导体技术领域包括有机半导体，非晶金属氧化物半导体和半导体碳纳米管。
实现低功耗F-P数字电子设备的主流方法需要利用互补型半导体实现的电路；例如，一个是仅具有空穴通道特性的半导体即仅允许空穴的注入和传输，以及另一个是具有电子通道特征的半导体即仅允许电子的注入和传输；用于实现数字应用特征的互补型晶体管布局在一个上行网络和一个下行网络中；在这种情况下，对于某种逻辑输入集，这些网络中的其中一个是导电的即，其晶体管的至少一个子集具有VGS> VT的特性，并且在相关电压参考和输出节点之间形成连续路径，同时另一个则是关闭的即，在相关电压参考和输出节点之间不存在VGS> VT的晶体管的连续路径；在数字逻辑领域，这种方法非常的适用，因为这种方法可以提供具有宽噪声容限的电路，并且具有与电压参考无法区分的低和高逻辑输入的输出电压值，例如，0 V和电源电压VDD；此外，在数字域中，互补方法通过为固定逻辑输入提供电源轨之间连续路径内在的阻止来确保极低的静态功耗。
基于有机半导体，非晶金属氧化物半导体以其组合的互补电路通常无法同时实现低电压和低功耗操作；这是由于以下原因：
1.由于晶体管元件限定的阈值电压和小的亚阈值斜率，这种电路通常需要至少2-3V的电源电压；特别是对于具有明显无序和批量俘获的溶液法过程材料。
2.由于它们的宽带隙性质> 2eV，互补对的电荷传输中涉及的能级之间的不匹配是常态；当一种单一类型的接触金属用于源/漏电极时将导致接触电阻效应，从而引起相关电路所需的电源电压的增加；
另外，考虑到需要在同一衬底上沉积和图案化两种不同的半导体材料，这种电路要求相对复杂的制造工艺。
此外，半导体碳纳米管网状SCNT晶体管也被开发用于实现低压和低功耗互补电路；然而，由于它们本身是双极性的，利用它们形成到互补电路需要操控它们的电子特性通过掺入添加剂/掺杂剂，或通过界面处理或使用多个电源来抑制空穴通道或电子通道的传导；这使得集成工作在制造和设计阶段变得非常复杂；虽然数字电路也可以通过SCNT固有的双极性形式来实现，但到目前为止这种电路的报告凸显了静态功耗的数量级大于相对应的互补静态功耗的数量级。
发明内容
本发明的目的是为了解决现有技术中的问题，而提出的一种低压、低功率互补电路、一种反相器和一种NAND器件。
为了实现上述目的，本发明采用了如下技术方案：
一种低压、低功率互补电路，包括使用半导体碳纳米管网状晶体管作为半导体的数字、模拟或混合信号电路，所述半导体碳纳米管网状晶体管的介电层采用纳米复合介电材料，所述介电层中设有具有明显偶极矩的自组装单层，还包括用于设置晶体管的柔性基底，还包括设置在晶体管和金属之间的界面纳米层。
优选的，所述半导体碳纳米管网状晶体管制备方法为：通过在自组装单层的栅极区域上沉积半导体碳纳米管网状层，随后沉积由单一金属制成的源、漏极以制备底栅顶接触结构的半导体碳纳米管网状晶体管。
优选的，所述半导体碳纳米管网状晶体管采用基于溶液的方法沉积，所述的溶液的沉积方法采用打印或涂覆。
优选的，所述纳米复合介电材料采用高k绝缘材料、高k有机分子、高k聚合物或采用高k有机物和氧化物的组合。
优选的，所述高k绝缘材料采用铝、锆、铪、钽、钇、钛、镧及其混合物的氧化物。
一种反相器，采用权利要求1两个所述的晶体管连接形成反相器门。
一种NAND器件，采用权利要求1所述的互补电路。
与现有技术相比，本发明提供了一种低压、低功率互补电路、一种反相器和一种NAND器件，具备以下有益效果：
该发明晶体管电路具有低功率；低压；具有类互补的电压转移特性；仅包含一种原始形式的半导体材料不含添加剂/掺杂并用基于溶液的打印或涂覆单一工艺步骤沉积。
附图说明
图1为本发明的薄膜场效应晶体管结构示意图；
图2为本发明的具体实施方式中使用的纳米电介质的表征示意图；
图3为本发明的具体实施方式中的SCNT FET器件转移和输出特性图；
图4为本发明的包含具有不同SAM分子的纳米电介质的三个晶体管的转移特性图；
图5为本发明的反相器实验工作状态图；
图6为本发明的在纳米电介质中用不同的SAMs制备的反相器的电压转移特性图；
图7为本发明的NAND门实验系统图一；
图8为本发明的NAND门实验系统图二；
图9为本发明的NAND门实验系统图三。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
具体涉及使用半导体碳纳米管网络即SCNT作为晶体管包括源、漏和栅极的三端器件的活性材料以实现上述电路；此外，所涉及的制造工艺与高达400℃的温度兼容，同时包含需要使用刺激性化学品的工艺步骤。
就本发明来说，低功率工作旨在作为参考反相器的能力- 由一个上拉晶体管和一个相等沟道长度L =20μm和相等沟道宽度的下拉晶体管制成- 消耗的静态数字输入<10 pW每微米沟道宽度；另外，低压工作指在使上述参考反相器能够在0.2-0.5V的电源电压下工作；最后，类互补的电压转移特性在这里指的是满足以下条件：
a.上述参考反相器的输出逻辑电压高输入VOL的输出电压和低输入VOH的输出电压在距离最近的电源轨的VDD的10％以内；
b.当在0V和VDD之间供电时，参考反相器的开关阈值从VDD/2开始，在VDD的10％以内；
c.参考反相器的最大增益|dVOUT/ dVIN|大于10。
虽然对上述一些属性的定义参考了数字反相器，但是本发明不限于在数字域中工作的电路- 即本发明也适用于模拟和混合信号域中的电路。
基于SCNT固有的双极性，关键因素是：
I.电路的工作包含上述双极SCNT晶体管，而后者在其阈值电压附近或低于其阈值电压时被偏置；
II.一种将所得的双极SCNT晶体管的亚阈值斜率同时包括在电子沟道和空穴沟道中工作微调至陡峭（<150mV/dec）的方法，该方法不涉及其电子特性的改变，例如：添加剂/掺杂的引入且在0.5V同时导致栅极漏电流小于1μA/cm2；
III.一种将所得的双极SCNT晶体管的平带电压进行微调的方法，以便在相反的栅极电压下允许相似量的电子和空穴电流通过– 但不需要改变活性材料的电子特性，例如：添加剂/掺杂的引入，或使用额外的终端和/或电源。
值得注意的是，虽然在接近或低于阈值关键促成因素I的条件下工作可以显著减小晶体管的沟道电流，但它无法保证：
a.在这样的条件下可以实现电路功能，实际上迄今为止所报道的所有双极电路都在远高于其阈值的条件下工作，并且它们在接近和低于阈值条件下的行为在现有技术中从未进行过研究和建模；
b.这样的电路可以在低压、低功率和类互补的方式下工作。
关于a，如果上拉和下拉网络中的晶体管具有特别浅或非常不对称的亚阈值斜率，则需要大的栅极电压摆幅以显著调制沟道电流- 例如，需要切换到逻辑门中；这意味着确保陡峭亚阈值斜率的方法关键促成因素II对于在阈值附近或低于阈值条件下工作的双极晶体管电路实现低压工作是必不可少的；除此之外，必须在得到陡峭的亚阈值斜率的同时保持低的泄漏电流，否则可能无法实现低功耗，也违背了本发明的目的；例如，离子凝胶电介质，虽然能得到非常低的亚阈值斜率，但它们具有高的泄漏电流和稳定性差的特点，这使得它们不适合实现低功耗。
关于b，如果电路中晶体管的平带电压显著不平衡，则一种类型的载流子的工作将需要比其他类型的载流子大得多的栅极电压，从而在低压下难以实现对称的输入-输出转换，即难以实现类互补的电压转移特性；这突出了关键促成因素III对于本发明的重要性。
实施例：
一种低压、低功率互补电路，包括使用半导体碳纳米管网状晶体管作为半导体的数字、模拟或混合信号电路，所述半导体碳纳米管网状晶体管的介电层采用纳米复合介电材料，所述介电层中设有具有明显偶极矩的自组装单层，还包括用于设置晶体管的柔性基底，还包括设置在晶体管和金属之间的界面纳米层，具有以下的优点：
1.它打破了双极电路固有的高功耗和静态性能差，例如，噪声容限差的模式。
2.它打破了SCNT电路的双极性必须被抑制以便提供类互补电路的模式。
参照图1，介电层中设有具有明显偶极矩的自组装单层；半导体碳纳米管网状晶体管制备方法为：通过在自组装单层的栅极区域上沉积半导体碳纳米管网状层，随后沉积由单一金属制成的源、漏极以制备底栅顶接触结构的半导体碳纳米管网状晶体管。
参照图2，为本发明的实施方式中该半导体碳纳米管网状晶体管的介电层采用纳米复合介电的表征，2a）用于表征的MIM器件结构； 2b）流过MIM结构的泄漏电流；扫描迹线来自所示的六个器件，电压在-2V和2V之间；2c）纳米电介质的面电容与频率的关系。
纳米介电材料提供了大于0.5μF/cm2的面电容和0.5V电压下小于1μA/cm2的漏电流密度，正如通过金属-绝缘体-金属结构的表征得到的实验结果图2；大电容确保了所得的SCNT晶体管中的陡峭亚阈值斜率120-150 mV/decade或更低，包括电子沟道和空穴沟道传导参见上述的促成因素II；器件的转移和输出特性参照图3，3a) 单个SCNT FET器件的转移特性,3b) 同一器件的输出特性。
参照图4，具有明显偶极矩的自组装单层，可以微调平带电压，从而能够在电子沟道和空穴沟道中操作对称电压，参加上述的促成因素III，图4中有清楚地描绘，图中包含具有不同SAM分子的纳米介电材料的三个晶体管的转移特性，可以观察到具有不同偶极矩的不同SAM分子导致了晶体管转移特性的偏移；
自组装单层可以由分子如膦酸，羧酸，硅烷或具有明显偶极矩的无机配体制成。
半导体碳纳米管网状晶体管采用基于溶液的方法沉积，溶液的沉积方法采用打印或涂覆；这种电路具有单个接触材料用于栅极，以及单个接触材料用于源极和漏极的特征；电源轨的技术功能相互之间<0.7 V即导致晶体管在其阈值电压附近或阈值电压以下工作，以及参考反相器的静态功耗小于10 pW/µm沟道宽度。
纳米复合介电材料采用高k绝缘材料、高k有机分子、高k聚合物或采用高k有机物和氧化物的组合；高k有机分子、高k聚合物采用PVDF-TrFE，PVDF-TrFE-CFE和CYMM；高k绝缘材料采用铝、锆、铪、钽、钇、钛、镧及其混合物的氧化物。
还包括用于设置晶体管的柔性基底；由聚对苯二甲酸乙二醇酯，聚萘二甲酸乙二醇酯，聚碳酸酯，聚酰亚胺，钢制成，实现箔上电器组件。
还包括设置在晶体管和金属之间的界面纳米层；以微调元件晶体管的亚阈值斜率和/或平带电压；单层可以由分子如膦酸，羧酸，硅烷分子以及具有明显偶极矩的无机配体制成。
参照图5，一种反相器，采用两个晶体管连接形成反相器门，将图5a中的两个相同的这种晶体管L =20μm和SAM1连接来实现反相器门；当在VDD正或负和地之间供电时，电源电压在0.2V和0.75V之间时观察到类互补的转移特性；VDD的极性对反相器性能没有明显影响。VDD= 0.5V和VDD= -0.5V的情况如图5a所示；通过与元件晶体管的阈值电压值的对比可证明，对于上述电源电压，晶体管在这些反相器的阈值附近或低于阈值的条件下工作；电压转移特性提供了大于12的增益见图5b，逻辑输出电压在距离最近的电源轨的VDD的10％范围内，并且开关阈值从VDD/2开始，在VDD的10％内；对于全输入电压扫描，图5a中显示了每微米沟道宽度参考反相器的情况相应的功耗；根据本发明的范围，这小于每微米沟道宽度10pW的功耗；此外，平带微调方法的关键性可以通过对称的电子和空穴传导制备的反相器可提供的类互补功能的能力来证明，否则切换阈值可能显著不对称，例如，见图6，或者根本观察不到电压的切换图6中SAM 3的情况，以图4为参考；在纳米电介质中用不同的SAMs制备的反相器的电压转移特性，导致了不同的平带电压，包含SAM 3的反相器在有用的0V至VDD范围内未表现出任何转变。
参照图7至图9，一种NAND器件，采用互补电路；本发明的普 遍性可通过其用晶体管电路来实现NAND功能的能力，图7d)NAND门 的输入和输出特性，在0.3V的VDD下工作；图8c)NAND门在0.4V 的VDD下工作；图9e)在0.5V的VDD下工作；NAND器件在VDD低至 0.3V时仍能工作；逻辑门的总功耗接近或低于10pW每单位沟道宽度， 符合本发明所指的低电压和低功耗。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种低压、低功率互补电路，其特征在于，包括使用半导体碳纳米管网状晶体管作为半导体的数字、模拟或混合信号电路，所述半导体碳纳米管网状晶体管的介电层采用纳米复合介电材料，所述介电层中设有具有明显偶极矩的自组装单层，还包括用于设置晶体管的柔性基底，还包括设置在晶体管和金属之间的界面纳米层。
2.根据权利要求1所述的低压、低功率互补电路，其特征在于，所述半导体碳纳米管网状晶体管制备方法为：通过在自组装单层的栅极区域上沉积半导体碳纳米管网状层，随后沉积由单一金属制成的源、漏极以制备底栅顶接触结构的半导体碳纳米管网状晶体管。
3.根据权利要求1所述的低压、低功率互补电路，其特征在于，所述半导体碳纳米管网状晶体管采用基于溶液的方法沉积，所述的溶液的沉积方法采用打印或涂覆。
4.根据权利要求1所述的低压、低功率互补电路，其特征在于，所述纳米复合介电材料采用高k绝缘材料、高k有机分子、高k聚合物或采用高k有机物和氧化物的组合。
5.根据权利要求4所述的低压、低功率互补电路，其特征在于，所述高k绝缘材料采用铝、锆、铪、钽、钇、钛、镧及其混合物的氧化物。
6.一种反相器，其特征在于，采用权利要求1两个所述的晶体管连接形成反相器门。
7.一种NAND器件，其特征在于，采用权利要求1所述的互补电路。
CN201911346079.2A 2019-12-24 2019-12-24 一种低压、低功率互补电路、一种反相器和一种nand器件 Active CN111584484B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911346079.2A CN111584484B (zh) 2019-12-24 2019-12-24 一种低压、低功率互补电路、一种反相器和一种nand器件
PCT/CN2020/095722 WO2021128758A1 (zh) 2019-12-24 2020-06-12 一种低压、低功率互补电路、一种反相器和一种nand器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911346079.2A CN111584484B (zh) 2019-12-24 2019-12-24 一种低压、低功率互补电路、一种反相器和一种nand器件

Publications (2)

Publication Number Publication Date
CN111584484A true CN111584484A (zh) 2020-08-25
CN111584484B CN111584484B (zh) 2023-09-29

Family

ID=72126040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911346079.2A Active CN111584484B (zh) 2019-12-24 2019-12-24 一种低压、低功率互补电路、一种反相器和一种nand器件

Country Status (2)

Country Link
CN (1) CN111584484B (zh)
WO (1) WO2021128758A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136408A (zh) * 2007-09-14 2008-03-05 北京大学 一种基于半导体纳米材料的cmos电路及其制备
CN102420288A (zh) * 2011-11-21 2012-04-18 北京科技大学 一种带介电修饰层的有机场效应晶体管及制备方法
CN102881828A (zh) * 2012-10-10 2013-01-16 上海交通大学 一种短沟道有机薄膜晶体管的制备方法
CN104332559A (zh) * 2014-11-26 2015-02-04 中国科学院微电子研究所 一种低操作电压有机场效应晶体管及其制备方法
CN105590932A (zh) * 2014-10-24 2016-05-18 中国科学院苏州纳米技术与纳米仿生研究所 一种基于柔性薄膜晶体管的cmos电路及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227794B2 (en) * 2008-07-25 2012-07-24 Taiichi Otsuji Complementary logic gate device
US8004018B2 (en) * 2008-12-29 2011-08-23 Nokia Corporation Fabrication method of electronic devices based on aligned high aspect ratio nanoparticle networks
CN103991857B (zh) * 2014-05-20 2016-02-17 哈尔滨工业大学 一种基于固相热化学反应的表面单壁碳纳米管的化学修饰方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136408A (zh) * 2007-09-14 2008-03-05 北京大学 一种基于半导体纳米材料的cmos电路及其制备
CN102420288A (zh) * 2011-11-21 2012-04-18 北京科技大学 一种带介电修饰层的有机场效应晶体管及制备方法
CN102881828A (zh) * 2012-10-10 2013-01-16 上海交通大学 一种短沟道有机薄膜晶体管的制备方法
CN105590932A (zh) * 2014-10-24 2016-05-18 中国科学院苏州纳米技术与纳米仿生研究所 一种基于柔性薄膜晶体管的cmos电路及其制作方法
CN104332559A (zh) * 2014-11-26 2015-02-04 中国科学院微电子研究所 一种低操作电压有机场效应晶体管及其制备方法

Also Published As

Publication number Publication date
WO2021128758A1 (zh) 2021-07-01
CN111584484B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
US8785995B2 (en) Ferroelectric semiconductor transistor devices having gate modulated conductive layer
Xu Diode and transistor behaviors of three-terminal ballistic junctions
Fabiano et al. Ferroelectric polarization induces electronic nonlinearity in ion-doped conducting polymers
CN103325836B (zh) 一种石墨烯场效应晶体管及其制备方法
CN108538920B (zh) 一种柔性铁电薄膜晶体管及其制备方法
CN104201175B (zh) 一种基于薄膜晶体管的反相器
CN112968055B (zh) 二维铁电半导体沟道铁电介电层场效应管及其制备方法
Kaushal et al. The role of 2-Dimensional materials for electronic devices
Singh et al. Flexible PMOS inverter and NOR gate using inkjet-printed dual-gate organic thin film transistors
Seabaugh et al. Steep slope transistors: Tunnel FETs and beyond
Sotoudeh et al. Graphene-based field effect diode
Xiang et al. Carbon nanotube dual-material gate devices for flexible configurable multifunctional electronics
Mazumder et al. Numerical investigations of nanowire gate-all-around negative capacitance GaAs/InN tunnel FET
US6274916B1 (en) Ultrafast nanoscale field effect transistor
Gao et al. Realization of flexible in-memory computing in a van der Waals ferroelectric heterostructure tri-gate transistor
Islam et al. HfO2/TiO2/HfO2 tri-layer high-K gate oxide based MoS2 negative capacitance FET with steep subthreshold swing
Wang et al. Ovonic threshold switching device and its application to logic gate function and steep slope in field effect transistors
Liu et al. Ferroelectric field-effect transistors for logic and in-situ memory applications
CN111584484B (zh) 一种低压、低功率互补电路、一种反相器和一种nand器件
WO2021050194A1 (en) Gaussian synapses for probabilistic neural networks
CN109390388B (zh) 一种范德华异质结器件及其制备方法和应用
Petrone et al. Flexible 2D FETs using hBN dielectrics
CN103579349A (zh) 一种具有改良栅结构的晶体管
Acharya et al. Switching On/Off negative capacitance in ultrathin ferroelectric/dielectric capacitors
Fan et al. Two-dimensional atomic crystals: paving new ways for nanoelectronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant