CN103579349A - 一种具有改良栅结构的晶体管 - Google Patents

一种具有改良栅结构的晶体管 Download PDF

Info

Publication number
CN103579349A
CN103579349A CN201310381212.4A CN201310381212A CN103579349A CN 103579349 A CN103579349 A CN 103579349A CN 201310381212 A CN201310381212 A CN 201310381212A CN 103579349 A CN103579349 A CN 103579349A
Authority
CN
China
Prior art keywords
top grid
grid
channel region
region
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310381212.4A
Other languages
English (en)
Inventor
戴明志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN201310381212.4A priority Critical patent/CN103579349A/zh
Publication of CN103579349A publication Critical patent/CN103579349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有改良栅结构的晶体管，包括基底和处在基底上的介质层，所述介质层上设有一源区、一漏区以及连通所述源区和漏区之间的沟道区，所述沟道区上设有第一顶栅作为晶体管的输出极，其输出的逻辑值在沟道区导通时为逻辑1，在沟道区截断时为逻辑0；所述晶体管还设有若干个用于控制沟道区的输入极，其中至少有一个输入极为处在沟道区上的顶栅。本发明晶体管，能够减少逻辑电路中晶体管的个数，使逻辑电路的制备方法简单，器件面积减少，从而提高逻辑电路的成品率，降低制作成本，并且可以方便改善调整逻辑电路器件的电学性能。

Description

一种具有改良栅结构的晶体管
技术领域
本发明属于微电子技术领域，具体涉及一种具有改良栅结构的晶体管。 
背景技术
晶体管，是一种固体半导体器件，可以用于检波、整流、放大、开关、稳压、信号调制和许多其它功能。晶体管作为一种可变开关，基于输入的电压，控制流出的电流，因此晶体管可做为电流的开关，和一般机械开关不同处在于晶体管是利用电讯号来控制，而且开关速度可以非常之快，在实验室中的切换速度可达100GHz以上。 
晶体管主要可以分为两大类：双极性晶体管（BJT）和场效应晶体管（FET）。晶体管具有三个极；双极性晶体管的三个极，分别由N型跟P型组成的发射极、基极和集电极；场效应晶体管的三个极，分别是源极（源区）（Source）、栅极（栅区）（Gate）和漏极（漏区）（Drain）。 
授权公告号为CN 101567392B的发明公开了一种在确保良好的生产性同时又具有优良特性和高可靠性的栅绝缘层的薄膜晶体管，该薄膜晶体管包括：在基底上含有源区、沟道区、漏区的有源层，栅电极层，以及在有源层和栅电极层之间所形成的栅绝缘层的薄膜晶体管，栅绝缘层由在有源层一侧形成的第1氧化硅膜、在栅电极层一侧形成的第2氧化硅膜，和在第1氧化硅膜与第2氧化硅膜之间形成的氮化硅膜而形成。 
晶体管是逻辑电路中的核心部件。逻辑电路是一种离散信号的传递和处理，以二进制为原理、实现数字信号逻辑运算和操作的电路，主要分为组合逻辑电路和时序逻辑电路，由最基本的“与门”电路、“或门电路”和“非门”电路组成。 
传统意义上的逻辑电路，为了实现不同的逻辑门运算，需要使用不同类型、不同种类、不同数目的晶体管，藉此对于大面积制作逻辑电路的工艺提出了较高的要求，包括用不同的掩膜版、不同的工艺、不同的材料以及不同的设计，因此制造过程比较复杂，逻辑电路的成品率难以保证。 
发明内容
本发明提供了一种改进栅结构的晶体管，能够减少逻辑电路中晶体管的个数，使逻辑电路的制备方法简单，器件面积减少，从而提高逻辑电路的成品率，降低制作成本，并且可以方便改善调整逻辑电路器件的电学性能。 
一种具有改良栅结构的晶体管，包括基底和处在基底上的介质层，所述介质层上设有一源区、一漏区以及连通在所述源区和漏区之间的沟道区，所述沟道区上设有第 一顶栅作为晶体管的输出极，其输出的逻辑值在沟道区导通时为逻辑1，在沟道区截断时为逻辑0； 
所述晶体管还设有若干个用于控制沟道区的输入极，其中至少有一个输入极为处在沟道区上的顶栅。 
作为输出极的第一顶栅并不覆盖整个沟道区，且第一顶栅具有稳定的输出电压；为了使第一顶栅具有稳定的输出电压，在沟道区的长度方向上，第一顶栅应具有合适的尺寸，以保证第一顶栅的输出电压是一个明确的值，即在输入极电压确定后第一顶栅的输出电压保持相对稳定。一般情况下在保证强度和导电性能的前提下，第一顶栅尺寸尽可能的小。 
作为优选，所述输入极还包括至少有一个处在所述介质层上的顶栅（处在介质层上但不在沟道区上）。 
所述的源区、漏区、顶栅和底栅均可采用现有技术中使用的导体特性材料，包括金属、合金、导电聚合物、导电碳纳米管、铟锡氧化物（ITO）、铟镓锌氧化物（IGZO）等，其中，金属为铝、铜、钨、钼、金或铯等；合金至少含有铝、铜、钨、钼、金、铯中的两种；所述的沟道区使用半导体材料，所述半导体材料包括有机半导体材料和无机半导体材料等，例如氧化物半导体（如铟锡氧化物）、氧化锌纳米线以及碳纳米管。 
所述的源区、漏区、顶栅、底栅和沟道区均使用铟锡氧化物。采用一次掩膜法自组装形成源区、漏区、顶栅、底栅和沟道区，工艺简单。 
所述的基底可以采用各种材料，只需具有一定的强度可以起到支撑作用即可，包括玻璃、石英、陶瓷、金刚石、纸张、硅片、塑料或树脂等。 
所述沟道区一般是条状，所述的“旁边”既可以是沟道区长度方向的一侧，也可以是宽度方向的一侧、以及沟道之外的任何相关地方。 
所述的沟道区的长度为0.001～5000μm，沟道区的宽度为0.0001～1000μm，沟道区的电学厚度为0.001～8000nm； 
较优选沟道区的长度为0.01～100μm，沟道区的宽度为0.01～100μm，沟道区的电学厚度为0.01～200nm； 
更优选沟道区的长度为0.1～10μm，沟道区的宽度为0.01～10μm，沟道区的电学厚度为1～50nm。 
所述的介质层采用绝缘材料，介质层的物理厚度为0.001～1000μm，优选地介质层的物理厚度为1～200μm。 
所述的介质层为二氧化硅（例如多孔二氧化硅、热生长二氧化硅）、苯并环丁烯、聚酯、丙烯酸树脂、氧化铝、氮氧化硅、高κ栅介质材料中的至少一种。介质层和沟道区之间界面产生电容。 
所述的源区和漏区与作为输出极的第一顶栅的最小横向距离（沿沟道区长度方向 的距离）均为0.0001～100μm；所述的源区或漏区与沟道外顶栅的最小横向距离为0.0001～100μm。设输出极到源区的最小横向距离为l。 
作为输出极的第一顶栅可以输出确定电压，这个确定电压是由沟道区是否开启、源漏电压VDS和l决定。 
位于沟道区上的顶栅优选尽可能地靠近沟道区。 
本发明中所述的晶体管可以是薄膜晶体管。 
作为优选，所述沟道区上的顶栅（包括作为输入极的所有顶栅以及作为输出极的第一顶栅）、源区和漏区排列成第一直线。 
作为优选，所述顶栅为两个，分别为第一顶栅和第二顶栅，均处在所述沟道区上，且与源区和漏区四者排列形成第一直线。 
作为优选，所述顶栅为三个，或三个以上，均处在所述沟道区上。作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅和第三顶栅，其中第一顶栅和第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，第三顶栅处在沟道区的旁边。第三顶栅既可以处在第一直线上，也可以处在第一直线的一侧。 
作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅和第三顶栅，其中第一顶栅、第二顶栅和第三顶栅均处在所述沟道区上。作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅和第三顶栅，其中第一顶栅、第二顶栅和第三顶栅均处在所述沟道区上，且与源区和漏区排列成第一直线。 
作为优选，所述第一顶栅或第二顶栅和第三顶栅排列成第二直线，且第二直线与第一直线垂直。即第一顶栅和第三顶栅排列成第二直线，或第二顶栅和第三顶栅排列成第二直线，晶体管的源区、漏区、第一顶栅、第二顶栅和第三顶栅呈块状排列，便于制造块型的逻辑电路。 
作为优选，所述第三顶栅位于所述第一直线的一侧且所述第三顶栅到第二顶栅和到第一顶栅的最短距离相等。 
作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅和第三顶栅，其中第一顶栅和第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，所述第二顶栅和第三顶栅排列成第二直线，且第二直线与第一直线重合。 
所述第三顶栅处在所述源区的一侧且远离所述漏区。或所述第三顶栅处在所述漏区的一侧且远离所述源区。 
作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅和第三顶栅，其中第一顶栅和第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，第三顶栅和第二顶栅处在所述沟道区外，第三顶栅处在沟道区的旁边且与所述第二顶栅排列成第二直线，且第二直线与第一直线平行或垂直，所述第二直线与第一直线垂直时，第三顶栅和第二顶栅在沟道区的同侧或者分别在沟道区的两侧。 
作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅和第三顶栅，其中第一顶栅和第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，第三顶栅处在沟道区的旁边且与所述第二顶栅排列成第二直线，且第二直线与第一直线重合。晶体管的源区、漏区、第一顶栅、第二顶栅和第三顶栅呈条状排列，便于制造线型的逻辑电路。 
本发明中每个晶体管具有至少两个顶栅，均位于沟道区上，分别作为输入极和输出极，也可以增设多个输入极，通过改变各输出极电压，可以让同一个晶体管实现多个逻辑电路功能，例如与门、或门、与非门等。 
作为优选，所述顶栅为四个，分别为第一顶栅、第二顶栅、第三顶栅和第四顶栅，其中第二顶栅、第三顶栅和第四顶栅均作为输入极，其中第二顶栅、第三顶栅均处在沟道区上，而第四顶栅位于所述介质层上，且处在所述沟道区的旁边。 
本发明中沟道区旁边的顶栅位于所述介质层上应理解为这些顶栅至少与介质层接触。 
作为优选，所述顶栅为四个，分别为第一顶栅、第二顶栅、第三顶栅和第四顶栅，其中第二顶栅、第三顶栅和第四顶栅均作为输入极，其中第一顶栅、第二顶栅处在沟道区上，第三顶栅、第四顶栅位于所述介质层上，且处在所述沟道区的旁边。 
所述第三顶栅处在所述源区的一侧且远离所述漏区。或所述第三顶栅处在所述漏区的一侧且远离所述源区。第四顶栅可以位于任何位置。优选地，在所述源区的一侧且远离所述漏区，或者在所述漏区的一侧且远离所述源区。 
作为优选，所述顶栅为四个，分别为第一顶栅、第二顶栅、第三顶栅和第四顶栅，其中第二顶栅、第三顶栅和第四顶栅均作为输入极，其中第一顶栅、第二顶栅处在沟道区上，与源区和漏区排列成第一直线，第三顶栅、第四顶栅位于所述介质层上，且处在所述沟道区的旁边，第三顶栅、第四顶栅排列成第二直线，第二直线与第一直线平行或垂直或重合，第二直线与第一直线重合时，第三顶栅、第四顶栅分别位于沟道长度方向的两侧或者同侧。 
作为优选，所述顶栅为四个，分别为第一顶栅、第二顶栅、第三顶栅和第四顶栅，其中第二顶栅、第三顶栅和第四顶栅均作为输入极，其中第一顶栅、第二顶栅、第三顶栅和第四顶栅处在沟道区上，与源区和漏区排列成第一直线。采用四个顶栅时在排列方式上可有如下方式： 
其中第一顶栅、第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，第三顶栅和第四顶栅，分别位于所述第一直线的两侧，第一直线上或位于所述第一直线的同侧。 
作为优选，所述第三顶栅和第四顶栅排列成第二直线，且第二直线与第一直线垂直。晶体管的源区、漏区、第一顶栅、第二顶栅和第三顶栅呈块状排列，便于制造块 型的逻辑电路。 
作为优选，所述第三顶栅和第四顶栅位于所述第一直线的同侧且排列成第二直线，所述第二直线与第一直线垂直。作为进一步的优选，所述第三顶栅和第四顶栅的一者与第一顶栅和第二顶栅的至少一者对齐。 
作为优选，所述第三顶栅和第四顶栅分别位于所述第一直线的两侧且排列成第二直线，所述第二直线与第一直线垂直。作为进一步的优选，所述第三顶栅和第四顶栅的一者与第一顶栅和第二顶栅的至少一者对齐。 
作为优选，所述第三顶栅和第四顶栅位于所述第一直线的同侧且排列成第二直线，所述第二直线与第一直线垂直。作为进一步的优选，所述第三顶栅到源极和漏极的最短距离相等。 
作为优选，所述第三顶栅和第四顶栅位于所述第一直线的同侧且排列成第二直线，第二直线与第一直线重合或平行。晶体管的源区、漏区、第一顶栅、第二顶栅和第三顶栅呈块状排列，便于制造块型的逻辑电路。 
作为优选，所述第三顶栅和第四顶栅位于所述第一直线的同侧且排列成第二直线，所述第二直线与第一直线平行。作为进一步的优选，所述第四顶栅和第三顶栅中的一者与第一顶栅对齐。 
作为优选，所述第三顶栅和第四顶栅位于所述第一直线的两侧且排列成第二直线，所述第二直线与第一直线平行。作为进一步的优选，所述第四顶栅和第三顶栅中的一者与第二顶栅对齐。 
作为优选，所述第三顶栅和第四顶栅位于所述第一直线的两侧且其中任意两栅排列成第二直线，所述第二直线与第一直线垂直。作为进一步的优选，所述第四顶栅和第三顶栅中的一者与第一顶栅和第二顶栅中的一者对齐。 
作为优选，顶栅共有四个，分别为第一顶栅、第二顶栅、第三顶栅和第四顶栅，其中第一顶栅、第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，所述第三顶栅和第四顶栅排列成第二直线，且第二直线与第一直线重合。所述第三顶栅处在所述源区的一侧且远离所述漏区。或所述第三顶栅处在所述漏区的一侧且远离所述源区。第四顶栅可以位于任何位置。优选地，第三顶栅和第四顶栅在所述源区的同一侧且远离所述漏区，或者第三顶栅和第四顶栅在所述漏区的同一侧且远离所述源区 
作为优选，顶栅共有四个，分别为第一顶栅、第二顶栅、第三顶栅和第四顶栅，其中第一顶栅、第二顶栅处在所述沟道区上，且与源区和漏区四者排列成第一直线，所述第二顶栅、第三顶栅和第四顶栅排列成第二直线，且第二直线与第一直线重合。所述第四顶栅和第三顶栅处在所述源区的一侧且远离所述漏区，以及在所述漏区的一侧且远离所述源区。 
作为优选，所述输入极还包括可以控制沟道区的底栅。底栅用于控制沟道区，所述底栅处在基底和介质层之间或由所述基底兼做。作为优选，所述底栅处在基底和介质层之间，所述底栅分布在基底上的局部区域，基底上开设有与底栅位置相应的容置槽，所述底栅的面积至少能够与处在沟道区旁边的顶栅形成耦合，以控制所述沟道区。底栅与作为输入极的顶栅形成耦合，可以更好的控制沟道区。 
若所述底栅由所述基底兼做，此时该基底与介质层贴合的一面应为导电材料，而背向介质层的一面应该为非导电材料。 
优选地，所述介质层上之外的部分还设有导电层，且该导电层处在所述沟道区的下部或者旁边。优选地，所述基底与介质层之间设有导电层。所述的导电层采用导电材料，例如ITO或者IGZO。设置导电层能够增强电容耦合的效果，使得顶栅更易于调控沟道区。 
作为优选，所述顶栅为三个，分别为第一顶栅、第二顶栅、第三顶栅，还设有底栅，其中第二顶栅、第三顶栅和底栅均作为输入极，其中第二顶栅、第三顶栅均处在沟道区上，底栅位于所述介质层上沟道区之外的部分，处在所述沟道区的下部或者旁边。 
本发明各技术方案中，顶栅有两个、三个或是四个时，若无特殊说明，均是以其中的第一顶栅为输出极，其余各顶栅为输入极。 
本发明一种具有改良栅结构的晶体管，在晶体管的沟道区引入输入顶栅，在具备传统晶体管的功能的前提下，能够实现逻辑电路的功能，使得原来需要多个晶体管完成的逻辑电路功能仅需要一个晶体管即可完成，大大简化了电路，提高了逻辑电路的生产加工效率。 
附图说明
图1为本发明具有改良栅结构的晶体管第一种实施方式示意图； 
图2为本发明具有改良栅结构的晶体管第二种实施方式示意图； 
图3为本发明具有改良栅结构的晶体管第三种实施方式示意图； 
图4为本发明具有改良栅结构的晶体管第四种实施方式示意图； 
图5为本发明具有改良栅结构的晶体管第五种实施方式示意图； 
图6为本发明具有改良栅结构的晶体管第六种实施方式示意图； 
图7为本发明具有改良栅结构的晶体管第二至七种实施方式中改变第二顶栅的电压时，沟道电流随底栅电压变化的曲线图； 
图8为本发明具有改良栅结构的晶体管第二至七种实施方式中输入电压与输出电压的关系示意图； 
图9为本发明具有改良栅结构的晶体管含有第三顶栅或底栅时，第三顶栅或底栅对沟道区的肖特基势垒φ的影响图。 
图10为本发明具有改良栅结构的晶体管第七种实施方式示意图； 
图11为本发明具有改良栅结构的晶体管第八种实施方式示意图； 
图12为本发明具有改良栅结构的晶体管第九种实施方式示意图； 
图13为本发明具有改良栅结构的晶体管第十种实施方式示意图。 
具体实施方式
下面结合具体的实施例，对本发明具有改良栅结构的晶体管做详细描述。 
实施例1 
如图1所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有两个顶栅，以及和这两个顶栅形成耦合的底栅，两个顶栅分别为第一顶栅4a和第二顶栅4b，基底1兼做底栅，第一顶栅4a、第二顶栅4b位于沟道区7上，且与源区5和漏区6四者排列成第一直线。如果没有底栅，则可增加一沟道区7外顶栅代替底栅调控沟道区7。 
基底1采用单表面为导电层的玻璃，其导电层采用铟锡氧化物（ITO）与介质层3贴合，介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离（图中沿着沟道区的长度方向）为10μm，与第二顶栅4b的横向距离为7.5μm。 
沟道区上的栅极（包括顶栅和底栅）的大小必须是能够得到一个稳定电位的大小。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成等效电容，使第二顶栅4b能够有效调控沟道区7的载流子浓度。 
本实施例中的介质层3采用无机材料（二氧化硅）制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，如果是PMOS的耗尽型沟道，本来沟道就导通，当沟道控制栅加入正电压沟道导电载流子被耗尽，则不导通，晶体管作为反相器用时VG1输入与VG3输出关系见 图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极具有可以调控沟道区7的功能，通过改变其电压控制沟道区7的输出，获得理想的反相器输入输出结果，逻辑输入输出结果见表1(a)。 
表1（a） 
输入 输出
VG1 VG3
0(-1V) 1(1V)
1(0.7V) 0(0V)
实施例2 
如图2所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有两个顶栅，以及和这两个顶栅形成耦合的底栅2，两个顶栅分别为第一顶栅4a和第二顶栅4b，底栅2处在基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，底栅2的面积至少能够控制沟道区7，第一顶栅4a、第二顶栅4b位于沟道区7上，且与源区5和漏区6四者排列成第一直线。如果没有底栅，则增加一沟道外顶栅代替底栅调控沟道。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成等效电容，使第二顶栅4b能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与底栅2的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括底栅2和第二顶栅4b都具有可以调控沟道区7的功能，通过改变底栅2和第二顶栅4b的电压控制沟道区7的输出，获 得理想的反相器输入输出结果，如表1（b）所示。 
表1（b） 
输入 输出  
VG1 VG3 VG2
0(0V) 1(1V) 1(0.7V)
1(0.7V) 0(0V) -1（-1V）
设源漏电压VDS=1.5V，漏区电压Vss=0V，第一顶栅4a的输出电压VG3≥0.7V，即记输出为1，第一顶栅4a的输出电压VG3＜0.7V即记输出为0，定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（l为第一顶栅4a到源区的距离）l=10μm，所以当l≥10μm，可以得到VG3≥1V。于是可以得到OR门逻辑，如表2所示，当VG1和VG2都为0，IDS=0，VG3=0，在底栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V。 
表2 
Figure BDA00003732360900091
底栅2对沟道区的肖特基势垒φ的影响见图9，在图9的(A)部分中的底栅的电压相对φ1为负偏压，在图9的(B)部分中的底栅的电压相对φ0为0，在图9的(C)部分中的底栅的电压相对φ2为正偏压。 
实施例3 
如图3所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有三个顶栅，以及和这三个顶栅形成耦合的底栅，三个顶栅分别为第一顶栅4a、第二顶栅4b和第三顶栅4c，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第三顶栅4c位于第一直线的一侧，第二顶栅4b和第三顶栅4c排列成第二直线，且第二直线与第一直线垂直，基底1兼做底栅。 
基底1采用单表面为导电层的玻璃，其导电层采用铟锡氧化物（ITO）与介质层3贴合，介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成等效电容，第三顶栅4c与介质层3的界面也形成等效电容，这两个电容相互耦合，使第二顶栅4b和第三顶栅4c能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第三顶栅4c的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，，其余的栅极，包括第三顶栅4c和第二顶栅4b都具有可以调控沟道区7的功能，通过改变第三顶栅4c和第二顶栅4b的电压控制沟道区7的输出，获得理想的反相器输入输出结果，如表1（b）所示。 
表1（b） 
输入 输出  
VG1 VG3 VG2
0(0V) 1(1V) 1(0.7V)
1(0.7V) 0(0V) -1（-1V）
设源漏电压VDS=1.5V，漏区电压Vss=0V，第一顶栅4a的输出电压VG3≥0.7V，即记为输出为1，第一顶栅4a的输出电压VG3＜0.7V即记为输出为0，定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（l为第一顶栅4a到源区的距离）l=10μm，所以当l≥10μm，可以得到VG3≥1V。于是可以得到OR门逻辑，如表2所示，当VG1和VG2都为0，IDS=0，VG3=0，在底栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V。 
表2 
Figure BDA00003732360900101
Figure BDA00003732360900111
第三顶栅4c对沟道区的肖特基势垒φ的影响见图9，在图9的(A)部分中的第三顶栅的电压相对φ1为负偏压，在图9的(B)部分中的第三顶栅的电压相对φ0为0，在图9的(C)部分中的第三顶栅的电压相对φ2为正偏压。 
实施例4 
如图4所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有三个顶栅，以及和这三个顶栅形成耦合的底栅2，三个顶栅分别为第一顶栅4a、第二顶栅4b和第三顶栅4c，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第三顶栅4c位于第一直线的一侧，第二顶栅4b和第三顶栅4c排列成第二直线，且第二直线与第一直线垂直，底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。如果没有底栅，则增加一沟道区7外顶栅代替底栅调控沟道区7。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成的等效电容，第三顶栅4c与介质层3的界面也形成等效电容，这两个电容相互耦合，使第二顶栅4b和第三顶栅4c能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与底栅2的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关 系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括底栅2、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过改变底栅2、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有三个顶栅，由于第二顶栅4b和第三顶栅4c可以调控沟道区的电位，即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当底栅2的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在底栅2上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，那沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
表3 
Figure BDA00003732360900121
表4 
Figure BDA00003732360900122
实施例5 
如图5所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有三个顶栅，以及和这三个顶栅形成耦合的底栅，三个顶栅分别为第一顶栅4a、第二顶栅 4b和第三顶栅4c，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第二顶栅4b和第三顶栅4c排列成第二直线，且第二直线与第一直线重合，第三顶栅4c处在源区5的一侧，且远离漏区6，基底1兼做底栅。 
基底1采用单表面为导电层的玻璃，其导电层采用铟锡氧化物（ITO）与介质层3贴合，介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成等效电容，第三顶栅4c与介质层3的界面也形成等效电容这两个电容相互耦合，使第二顶栅4b和第三顶栅4c能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与底栅（基底1兼做）的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括底栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过改变底栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果，如表1(b)所示。 
该实施例中的晶体管具有三个顶栅，由于第二顶栅4b和第三顶栅4c可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3≥1V。于是可以得到OR门逻辑，如表3所示，当底栅的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在底栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么IDS很难为零，沟道区常开，如果VG4=-1V，那IDS很难大于漏电流，沟道为关断状态，因此可实现与 门逻辑，如表2所示。 
实施例6 
如图6所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有三个顶栅，以及和这三个顶栅形成耦合的底栅2，三个顶栅分别为第一顶栅4a、第二顶栅4b和第三顶栅4c，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第二顶栅4b和第三顶栅4c排列成第二直线，且第二直线与第一直线重合，第三顶栅4c处在源区5的一侧，且远离漏区6，底栅2位于基底1和介质层3之间，基底1上开设有与底栅2位置相应的容置槽，底栅2分布在基底1上的局部区域，且底栅2的面积至少能够控制沟道区7。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成等效电容，第三顶栅4c与介质层3的界面也形成等效电容，这两个电容相互耦合，使第二顶栅4b和第三顶栅4c能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。如果没有底栅，则增加一沟道外顶栅代替底栅调控沟道。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与底栅2的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括底栅2、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过改变底栅2、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有三个顶栅，由于第二顶栅4b和第三顶栅4c可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3l≥1V。于是可以得到OR门逻辑，如表3所示，当底栅2的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在底栅2上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么IDS很难为零，沟道区常开，如果VG4=-1V，那IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。第三顶栅4c对沟道区的肖特基势垒φ的影响见图9，在图9的(A)部分中的第三顶栅的电压相对φ1为负偏压，在图9的(B)部分中的第三顶栅的电压相对φ0为0，在图9的(C)部分中的第三顶栅的电压相对φ2为正偏压。 
实施例7 
如图10所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有四个控制沟道的顶栅，分别为第一顶栅4a、第二顶栅4b、第三顶栅4c和第四顶栅4d，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第三顶栅4c和第四顶栅4d位于第一直线的不同侧。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和第四顶栅4d和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成的等效电容，第三顶栅4c和第四顶栅4d与介质层3的界面也形成等效电容，这两个电容相互耦合，使第二顶栅4b和第三顶栅4c和第四顶栅4d能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有四个顶栅，由于第四顶栅4d、第二顶栅4b、第三顶栅4c可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅4d的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
实施例8 
如图11所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有四个顶栅，分别为当做输出极的第一顶栅4a，以及当做输入极的第二顶栅4b、第三顶栅4c和第四顶栅4d，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第三顶栅4c和第四顶栅4d位于第一直线的同侧。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和第四顶栅4d和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm； 源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
需要说明的是，本实施例中的基底1与介质层3之间可以不设置导电层，第二顶栅4b与介质层3的界面形成的等效电容，第三顶栅4c和第四顶栅4d与介质层3的界面也形成等效电容，这两个电容相互耦合，使第二顶栅4b和第三顶栅4c和第四顶栅4d能够有效调控沟道区7的载流子浓度，从而调节本发明改良栅结构的薄膜晶体管的阈值电压、漏电流、电流开关比等电学性能。本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有四个顶栅，由于第四顶栅4d、第二顶栅4b、第三顶栅4c可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅4d的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，那沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
实施例9 
如图12所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有四个顶栅，分别为当做输出极的第一顶栅4a，以及当做输入极的第二顶栅4b、第三顶栅4c和第四顶栅4d，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第一顶栅4a、第二顶栅4b和第三顶栅4c、第四顶栅4d排列成第二直 线，且第二直线与第一直线重合。第三顶栅4c、第四顶栅4d分别位于靠近源、漏极的各一侧。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和第四顶栅和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有四个顶栅，其中三个顶栅可以调控沟道区的电位，即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
实施例10 
如图13所示，一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有还设有四个顶栅，分别为当做输出极的第一顶栅4a，以及当做输入极的第二顶栅4b、第三顶栅4c和第四顶栅4d，，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第一顶栅4a、第二顶栅4b和第三顶栅4c、第四顶栅4d排列成第二直线，且第二直线与第一直线重合。第三顶栅4c、第四顶栅4d共同位于靠近源极的同一侧。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c和第四顶栅和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有四个顶栅，其中三个顶栅可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b 上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，那沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
实施例11 
一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有还设有四个顶栅，分别为当做输出极的第一顶栅4a，以及当做输入极的第二顶栅4b、第三顶栅4c和第四顶栅4d，，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第二顶栅4b和第三顶栅4c、第四顶栅排列成第二直线，且第二直线与第一直线垂直。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c、第四顶栅排和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有三个顶栅，由于第三顶栅4c可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记输出为1，第一顶栅4a的输出电压VG3＜1V即记输 出为0，（同理定义VG1，VG2的输入输出状态），定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，那沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
实施例12 
一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有还设有四个顶栅，分别为当做输出极的第一顶栅4a，以及当做输入极的第二顶栅4b、第三顶栅4c和第四顶栅4d，，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第二顶栅4b和第三顶栅4c、第四顶栅排列成第二直线，且第二直线与第一直线垂直，第三顶栅4c、第四顶栅4d、漏区6同在第二直线上。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c、第四顶栅排和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上还设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V，同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有三个顶栅，由于第三顶栅4c可以调控沟道区的电位，即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，那沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 
实施例13 
一种具有改良栅结构的晶体管，包括基底1和处在基底1上的介质层3、介质层3上设有一源区5、一漏区6以及连通在源区5和漏区6之间的沟道区7，还设有还设有四个顶栅，分别为当做输出极的第一顶栅4a，以及当做输入极的第二顶栅4b、第三顶栅4c和第四顶栅4d，，其中第一顶栅4a、第二顶栅4b处在沟道区7上且与源区5和漏区6四者排列成第一直线，第二顶栅4b和第三顶栅4c、第四顶栅排列成第二直线，且第二直线与第一直线垂直，第三顶栅4c、第四顶栅4d、源区5同在第二直线上。 
基底1和介质层3之间设有导电层，基底1采用玻璃，导电层采用铟锡氧化物（ITO），介质层3采用二氧化硅，且介质层3的物理厚度为0.5μm；源区5、漏区6、第一顶栅4a、第二顶栅4b、第三顶栅4c、第四顶栅排和沟道区7均采用铟锡氧化物（ITO）制成，其中，沟道区7为半导体材料，其余为导体材料。 
需要说明的是，可以设置底栅2位于基底1和介质层3之间，底栅2分布在基底1上的局部区域，基底1上开设有与底栅2位置相应的容置槽，且底栅2的面积至少能够控制沟道区7。本实施例中的基底1与介质层3之间可以不设置导电层。 
沟道区7的长度为15μm，沟道区7的宽度为1μm，沟道区7的电学厚度为30nm；源区5与第一顶栅4a的横向距离为10μm，与第二顶栅4b的横向距离为7.5μm。 
本实施例中的介质层3采用无机材料制备，相对于采用有机材料制备，其稳定性和可靠性相对较好，且能够与传统半导体工艺线相兼容，制备相对比较简单。 
本实施例提供的改良栅结构的薄膜晶体管具有逻辑电路功能，当源漏电压VDS=1.5V，第三顶栅4c的电压为0V，改变第二顶栅4b的电压VG2为-0.5V、0V、0.5V、1V，则源漏两端的沟道电流IDS与第四顶栅的电压VG1的关系如图7所示，在四种情况下，本实施例改良栅结构的薄膜晶体管的阈值电压VTH分别为1.1V、0.85V、0.45V、-0.05V， 同时电流开关比也得到显著的调控改变，晶体管作为反相器用时VG1输入与VG3输出关系见图8，因此，本实施例中除了沟道区7上的第一顶栅4a以外，其余的栅极，包括第四顶栅、第二顶栅4b和第三顶栅4c都具有可以调控沟道区7的功能，通过第四顶栅、第二顶栅4b和第三顶栅4c的电压控制沟道区7的输出，获得理想的反相器输入输出结果。 
该实施例中的晶体管具有三个顶栅，由于第三顶栅4c可以调控沟道区的电位、即电子浓度，因此单个晶体管可以实现多种逻辑功能。 
如果第三顶栅4c的电压VG4=0V，假设源漏电压VDS=1.5V，漏区电压VSS=0V，第一顶栅4a的输出电压VG3≥1V，即记为输出为1，第一顶栅4a的输出电压VG3＜1V即记为输出为0，（同理定义VG1，VG2的输入输出状态）定义沟道区的长度L=15μm，VDS=1.5V，由l/L=1/1.5，可以得到（第一顶栅4a到源区的距离）l=10μm。所以当l≥10μm，可以得到VG3>1V。于是可以得到OR门逻辑，如表3所示，当第四顶栅的电压VG1和第二顶栅4b的电压VG2都为0，IDS=0，VG3=0，在第四顶栅上施加电压或者在第二顶栅4b上施加电压时，VG3=1V，同样可以得到表2。如果第三顶栅4c的电压VG4=1V，那么沟道电流IDS很难为零，沟道区常开，如果VG4=-1V，沟道电流IDS很难大于漏电流，沟道为关断状态，因此可实现与门逻辑，如表4所示。 

Claims (10)

1.一种具有改良栅结构的晶体管，包括基底（1）和处在基底（1）上的介质层（3），所述介质层（3）上设有一源区（5）、一漏区（6）以及连通在所述源区（5）和漏区（6）之间的沟道区（7），其特征在于，所述沟道区（7）上设有第一顶栅（4a）作为晶体管的输出极，其输出的逻辑值在沟道区导通时为逻辑1，在沟道区截断时为逻辑0；
所述晶体管还设有若干个用于控制沟道区（7）的输入极，其中至少有一个输入极为处在沟道区（7）上的顶栅。
2.如权利要求1所述的具有改良栅结构的晶体管，其特征在于，所述输入极还包括至少有一个处在所述介质层（3）上的顶栅。
3.如权利要求2所述的具有改良栅结构的晶体管，其特征在于，所述输入极还包括可以控制沟道区（7）的底栅（2）。
4.如权利要求1或2或3所述的具有改良栅结构的晶体管，其特征在于，所述顶栅为三个，分别为第一顶栅（4a）、第二顶栅（4b）和第三顶栅（4c），其中第一顶栅（4a）和第二顶栅（4b）处在所述沟道区（7）上，且与源区（5）和漏区（6）四者排列成第一直线，第三顶栅（4c）处在沟道区（7）的旁边。
5.如权利要求1所述的具有改良栅结构的晶体管，其特征在于，所述顶栅为三个，或三个以上，均处在所述沟道区（7）上。
6.如权利要求1所述的具有改良栅结构的晶体管，其特征在于，所述顶栅为四个，分别为第一顶栅（4a）、第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d），其中第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d）均作为输入极，其中第二顶栅（4b）、第三顶栅（4c）均处在沟道区（7）上，而第四顶栅（4d）位于所述介质层（3）上，且处在所述沟道区（7）的旁边。
7.如权利要求1所述的具有改良栅结构的晶体管，其特征在于，所述顶栅为四个，分别为第一顶栅（4a）、第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d），其中第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d）均作为输入极，其中第一顶栅（4a）、第二顶栅（4b）处在沟道区（7）上，第三顶栅（4c）、第四顶栅（4d）位于所述介质层（3）上，且处在所述沟道区（7）的旁边。
8.如权利要求1所述的具有改良栅结构的晶体管，其特征在于，所述顶栅为四个，分别为第一顶栅（4a）、第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d），其中第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d）均作为输入极，其中第一顶栅（4a）、第二顶栅（4b）处在沟道区（7）上，与源区（5）和漏区（6）排列成第一直线，第三顶栅（4c）、第四顶栅（4d）位于所述介质层（3）上，且处在所述沟道区（7）的旁边，第三顶栅（4c）、第四顶栅（4d）排列成第二直线，第二直线与第一直线平行或垂直或重合，第二直线与第一直线重合时，第三顶栅（4c）、第四顶栅（4d）分别位于沟道长度方向的两侧或者同侧。
9.如权利要求1所述的具有改良栅结构的晶体管，其特征在于，所述顶栅为四个，分别为第一顶栅（4a）、第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d），其中第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d）均作为输入极，其中第一顶栅（4a）、第二顶栅（4b）、第三顶栅（4c）和第四顶栅（4d）处在沟道区（7）上，与源区（5）和漏区（6）排列成第一直线。
10.如权利要求1或2或5或6或7所述的具有改良栅结构的晶体管，其特征在于，所述介质层（3）上之外的部分还设有导电层，且该导电层处在所述沟道区（7）的下部或者旁边。
CN201310381212.4A 2013-08-28 2013-08-28 一种具有改良栅结构的晶体管 Pending CN103579349A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310381212.4A CN103579349A (zh) 2013-08-28 2013-08-28 一种具有改良栅结构的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310381212.4A CN103579349A (zh) 2013-08-28 2013-08-28 一种具有改良栅结构的晶体管

Publications (1)

Publication Number Publication Date
CN103579349A true CN103579349A (zh) 2014-02-12

Family

ID=50050714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310381212.4A Pending CN103579349A (zh) 2013-08-28 2013-08-28 一种具有改良栅结构的晶体管

Country Status (1)

Country Link
CN (1) CN103579349A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956383A (zh) * 2014-04-28 2014-07-30 中国科学院宁波材料技术与工程研究所 一种基于多顶栅结构的晶体管
CN106784015A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN110190111A (zh) * 2019-05-06 2019-08-30 清华大学 一种多栅三维纳米线晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236070B1 (en) * 1995-09-29 2001-05-22 Tyco Electronics Logistics Ag Mes/mis fet
US20090294805A1 (en) * 2008-05-30 2009-12-03 Gil Shalev Virtual semiconductor nanowire, and methods of using same
CN103178116A (zh) * 2013-03-15 2013-06-26 中国科学院宁波材料技术与工程研究所 一种改良栅结构的晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236070B1 (en) * 1995-09-29 2001-05-22 Tyco Electronics Logistics Ag Mes/mis fet
US20090294805A1 (en) * 2008-05-30 2009-12-03 Gil Shalev Virtual semiconductor nanowire, and methods of using same
CN103178116A (zh) * 2013-03-15 2013-06-26 中国科学院宁波材料技术与工程研究所 一种改良栅结构的晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956383A (zh) * 2014-04-28 2014-07-30 中国科学院宁波材料技术与工程研究所 一种基于多顶栅结构的晶体管
CN103956383B (zh) * 2014-04-28 2018-04-20 中国科学院宁波材料技术与工程研究所 一种基于多顶栅结构的晶体管
CN106784015A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN106784015B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN110190111A (zh) * 2019-05-06 2019-08-30 清华大学 一种多栅三维纳米线晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US8785912B2 (en) Graphene electronic device including a plurality of graphene channel layers
US8916914B2 (en) Field effect transistor having double transition metal dichalcogenide channels
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN113451400A (zh) 沟槽栅逆导型igbt器件
CN103178116B (zh) 一种改良栅结构的晶体管
CN104637995A (zh) 一种介质隔离与结隔离相结合的ligbt器件及制作方法
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
CN103579349A (zh) 一种具有改良栅结构的晶体管
CN102956693B (zh) 一种finfet以及采用该finfet的应用电路
CN107644878B (zh) 反相器及其制作方法
WO2016124093A1 (zh) 横向绝缘栅双极型晶体管
CN107819027A (zh) 一种源漏阻变式h形栅控双向开关晶体管及其制造方法
Li et al. 2D Short‐Channel Tunneling Transistor Relying on Dual‐Gate Modulation for Integrated Circuits Application
CN103956383A (zh) 一种基于多顶栅结构的晶体管
CN108767015B (zh) 场效应晶体管及其应用
CN106549041A (zh) 一种有效功率高的薄膜晶体管
CN208062057U (zh) 一种鳍式沟道的氧化镓基垂直场效应晶体管
EP2858116A1 (en) Ambipolar transistor device and method of operating the device
CN104409508A (zh) Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法
CN107359193B (zh) 一种ldmos器件
CN107785436A (zh) 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法
CN113921611A (zh) 一种具有双侧面超结槽栅ldmos器件
CN207097830U (zh) 一种绝缘栅双极型晶体管
US9735382B2 (en) Circuit layout for thin film transistors in series or parallel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140212