CN102956693B - 一种finfet以及采用该finfet的应用电路 - Google Patents
一种finfet以及采用该finfet的应用电路 Download PDFInfo
- Publication number
- CN102956693B CN102956693B CN201210433285.9A CN201210433285A CN102956693B CN 102956693 B CN102956693 B CN 102956693B CN 201210433285 A CN201210433285 A CN 201210433285A CN 102956693 B CN102956693 B CN 102956693B
- Authority
- CN
- China
- Prior art keywords
- finfet
- grid
- biased
- source electrode
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Abstract
本发明提供一种FINFET以及采用该FINFET的应用电路，所述FINFET包括源极、栅极、漏极和偏置极，所述源极和漏极形成于衬底上且在源极和漏极之间形成有沟道区域，在所述沟道区域的外侧形成有栅氧层，所述栅极和所述偏置极形成于所述栅氧层的外侧，并且所述栅极和所述偏置极间隔有一定的距离。与现有技术相比，本发明中的FINFET将现有技术中的栅极分成栅极和偏置极，并将偏置极连接至偏置电压，可以减小FINFET关断时漏极和源极之间的漏电流，同时还可以减小FINFET的开关功率损耗。
Description
【技术领域】
本发明涉及半导体领域，特别涉及一种FINFET以及采用该FINFET的应用电路。
【背景技术】
随着集成电路工艺不断进化，场效应晶体管（FieldEffectTransistor，FET）的沟道长度不断减小。沟道长度不断减小，可以实现器件面积不断减小，这样相同面积的晶圆上可以生产出更多晶片，从而可以降低晶片成本。一般工艺的特征尺寸即最小沟道长度，例如，28nm工艺是指其场效应晶体管的最小沟道长度为28nm。当工艺进化到28nm以下时，平面工艺越来越难制造，原因在于当沟道长度太小时，器件的漏极和源极间的漏电越来越大，以致漏电程度大到无法制作逻辑电路的程度。正是由于这个原因，因此，在传统的场效应晶体管的基础上，发明设计出FINFET(Fin-Field-effect-transistor，鳍式场效应晶体管)，来减小更小沟道的器件漏电问题。请参考图1所示，其为现有技术中FINFET的结构示意图。该FINFET为三端器件，三端分别为栅极、源极和漏极。所述源极和漏极形成于衬底上，且在源极和漏极之间形成有沟道区域（图中未示出），在所述沟道区域的外侧形成有栅氧层，所述栅极形成于所述栅氧层的外侧。由于栅极被用于控制场效应晶体管的导通和关断，其功能如闸门一样，因此，栅极也被称为闸门。在传统的场效应晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。进一步减小器件截止时的漏电流，有利于设计低功耗应用电路，例如蓝牙、物联网等应用领域期待更低漏电的设计。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种FINFET以及采用该FINFET的应用电路，其可以降低FINFET的截止状态的漏电，同时也可以减小FINFET的开关功率损耗。
为了解决上述问题，根据本发明的一个方面，本发明提供一种FINFET，其包括源极、栅极、漏极和偏置极，所述源极和漏极形成于衬底上且在源极和漏极之间形成有沟道区域，在所述沟道区域的外侧形成有栅氧层，所述栅极和所述偏置极形成于所述栅氧层的外侧，并且所述栅极和所述偏置极间隔有一定的距离。
进一步的，所述栅极位于所述栅氧层的一侧，所述偏置极位于所述栅氧层的另一侧，所述栅极的一端与衬底相连，所述偏置极的一端与衬底相连，所述栅极的另一端与所述偏置极的另一端相互隔离。
进一步的，所述栅氧层为U型并半环绕所述沟道区域，所述栅氧层的两端与所述衬底相接。
进一步的，所述栅极由多晶硅构成或者由金属构成，所述栅氧层由二氧化硅构成，所述衬底由绝缘材料构成。
进一步的，所述FINFET为P型FINFET，所述源极和漏极都为P+有源区，所述沟道区域为N型半导体材料，所述偏置极上的偏置电压大于或者等于所述源极上的电压。
进一步的，所述FINFET为N型FINFET，所述源极和漏极都为N+有源区，所述沟道区域为P型半导体材料，所述偏置极上的偏置电压小于或者等于所述源极上的电压。
更进一步的，所述栅极与栅氧层重叠的面积小于所述偏置极与栅氧层重叠的面积。
根据本发明的另一个方面，本发明提供一种反相器，其包括依次串联于电源电压和地之间中的P型FINFET和N型FINFET，所述P型FINFET包括源极、栅极、漏极和偏置极，所述源极和漏极形成于衬底上且在源极和漏极之间形成有沟道区域，在所述沟道区域的外侧形成有栅氧层，所述栅极和所述偏置极形成于所述栅氧层的外侧，并且所述栅极和所述偏置极间隔有一定的距离，所述P型FINFET的源极和漏极都为P+有源区，其沟道区域为N型半导体材料，其偏置极上的偏置电压大于或者等于所述源极上的电压；所述N型FINFET包括源极、栅极、漏极和偏置极，所述源极和漏极形成于衬底上且在源极和漏极之间形成有沟道区域，在所述沟道区域的外侧形成有栅氧层，所述栅极和所述偏置极形成于所述栅氧层的外侧，并且所述栅极和所述偏置极间隔有一定的距离，所述N型FINFET的源极和漏极都为N+有源区，其沟道区域为P型半导体材料，其偏置极上的偏置电压小于或者等于所述源极上的电压，P型FINFET的栅极和N型FINFET的栅极与所述反相器的输入端相连；P型FINFET的漏极和N型FINFET的漏极连接的节点作为所述反相器的输出端，P型FINFET的偏置极连接的第一偏置电压大于其源极上的电压，N型FINFET的第二偏置极连接的第二偏置电压小于其源极上的电压。
进一步的，所述第一偏置电压由开关电容的电荷泵或基于电感的开关型升压电压产生电路提供，所述第二偏置电压由开关电容的电荷泵或基于电感的开关型负电压产生电路提供。
与现有技术相比，本发明中的FINFET将现有技术中的栅极分成栅极和偏置极，并将偏置极连接至偏置电压，可以减小FINFET关断时漏极和源极之间的漏电流，同时还可以减小FINFET的开关功率损耗。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为现有技术中的FINFET的结构示意图；
图2为本发明中的FINFET在一个实施例中的结构示意图；
图3为本发明中的N型FINFET的器件符号图；
图4为本发明中的P型FINFET的器件符号图；和
图5为采用本发明中的FINFET作为开关器件的反向器在一个实施例中的电路示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
本发明中的FINFET将现有技术中的栅极分成栅极和偏置极，并将偏置极连接至偏置电压，可以减小FINFET关断时漏极和源极之间的漏电流，同时也可以减小FINFET的开关功率损耗。
请参考图2所示，其为本发明中的FINFET在一个实施例中的结构示意图。所述FINFET包括源极、栅极、漏极和偏置极。
所述源极和漏极形成于衬底上且在源极和漏极之间形成有沟道区域（图中未示出），在所述沟道区域的外侧形成有U型栅氧层，所述U型栅氧层半环绕所述沟道区域，U型栅氧层的两端与所述衬底相接。所述栅极和所述偏置极形成于所述栅氧层的外侧，并且所述栅极和所述偏置极间隔有一定距离，即所述栅极与所述偏置极是相互隔离的。本实施例中，所述栅极位于所述栅氧层的一侧，所述偏置极位于所述栅氧层的另一侧，所述栅极的一端与衬底相连，所述偏置极的一端与衬底相连，所述栅极的另一端与所述偏置极的另一端相互隔离。
所述栅极可以由多晶硅构成多晶硅栅极，也可以由金属构成金属栅极。所述栅氧层可以由二氧化硅构成，也可以由其他的绝缘材料构成，一般很薄，结构很致密。衬底一般由绝缘材料构成。对于N型FINFET，漏极和源极都为N+有源区，即漏极和源极由N+构成，N+一般是指N型重掺杂（掺杂浓度较高）的半导体材料；源极和漏极之间的沟道区域为P型半导体材料，即沟道区域由P型半导体材料构成，一般沟道区为浅掺杂（掺杂浓度较低）。对于P型FINFET，漏极和源极为P+有源区，即漏极和源极由P+构成，P+一般是指P型重掺杂的半导体材料；源极和漏极之间的沟道区域为N型半导体材料，即沟道区域由N型半导体材料构成，一般沟道区为浅掺杂。
所述偏置极上连接有偏置电压，这样可以减小FINFET关断时漏极和源极之间的漏电流，同时也可以减小FINFET的开关功率损耗。
以N型FINFET为例，其偏置极与固定的偏置电压相连，该偏置电压小于或者等于其源极电压（即其源极上的电压），也可以说，所述偏置极被偏置为比源极电压更低的电压，由于N型FINFET的源极电压为地电平（即零伏），因此，所述偏置电压通常为负电压。当栅极电压为逻辑高电平时，N型FINFET导通；当栅极电压为逻辑低电平时，N型FINFET关断，由于所述偏置极被偏置为比源极电压更低的电压，其形成的电场将N型FINFET沟通中的电子排斥出沟道区域，而漏电通常由电子的移动产生，当沟道中的电子数量越少时，漏电流更小。
以P型FINFET为例，在其偏置极与固定的偏置电压相连，该偏置电压大于或者等于源极电压（即其源极上的电压），也可以说，所述偏置极被偏置为比源极电压更高的电压，由于P型FINFET的源极电压为电源电压（即电源电压VDD），因此，所述偏置电压一般大于或者等于电源电压。当栅极电压为逻辑低电平时，P型FINFET导通；当栅极电压为逻辑高电平时，P型FINFET关断，由于所述偏置极被偏置为比源极电压更高的电压，其形成的电场将P型FINFET沟通中的空穴排斥出沟道区域，而漏电通常由空穴的移动产生，当沟道中的空穴数量越少时，漏电流更小。
在一个优选的实施例中，尽量减小FINFET的栅极与栅氧层重叠的面积，以减小栅极寄生电容，这样栅极在从高电平降为低电平时或从低电平充电至高电平时的时间会减小，此时间即为栅极寄生电容的放电时间和充电时间，与栅极电容的大小成正比。栅极寄生电容较小的FINFET的开关速度更快，有助于提高电路的工作频率，另外对于相同工作频率下其消耗的功耗更低。开关工作时的栅极寄生电容充放电产生的功率损耗为(1/2).C.V2.f，其中C为栅极寄生电容的电容值，V为电源电压，f为工作频率。对于偏置极，由于在FINFET开关过程中，其电压不变，不会引起开关损耗。同时尽量增大偏置极与栅氧层的重叠面积，以增强设置于偏置极上的偏置电压对沟道的电场效应，从而减小FINFET在关断时的漏电电流。在一个较佳的实施例中，所述栅极与栅氧层重叠的面积小于所述偏置极与栅氧层重叠的面积。
请参考图3所示，其为本发明中的N型FINFET的器件符号图。该N型FINFET管包含四个端：G为栅极，D为漏极，S为源极，V为偏置极。V极与G极、D极、S极之间都由绝缘体隔开，之间的漏电流很小。V极通常被偏置比S极更低的电压。
请参考图4所示，其为本发明中的P型FINFET的器件符号图。该P型FINFET管包含四个端：G为栅极，D为漏极，S为源极，V为偏置极。V极与G极、D极、S极之间都由绝缘体隔开，之间的漏电流很小。V极通常被偏置比S极更高的电压。
请参考图5所示，其为采用本发明中的FINFET作为开关器件的反向器在一个实施例中的电路示意图。所述反相器包括依次串联于电源电压VDD和地之间中的如图4所示的P型FINFET和如图3所示的N型FINFET，P型FINFET的栅极G和N型FINFET的栅极G与所述反相器的输入端IN相连；P型FINFET的漏极D和N型FINFET的漏极D连接的节点作为所述反相器的输出端OUT，P型FINFET的偏置极V连接的第一偏置电压VP大于源极S的电压（即电源电压VDD），N型FINFET管的偏置极V连接的第二偏置电压VN小于源极S的电压（即零电压）。第一偏置电压VP可以由开关电容的电荷泵或基于电感的开关型升压电压产生电路提供；所述第二偏置电压VN可以由开关电容的电荷泵或基于电感的开关型负电压产生电路提供。
所述反相器的具体工作过程为，当所述输入端VIN输入逻辑高电平时，所述P型FINFET关断，N型FINFET导通，所述输出端OUT输出逻辑低电平（即地电平）；当所述输入端VIN输入逻辑低电平时，所述P型FINFET导通，N型FINFET关断，所述输出端OUT输出逻辑高电平（即电源电压VDD）。由于所述第一偏置电压VP和第二偏置电压VN的作用，使P型FINFET和N型FINFET的关断时的漏电流很小，从而减小所述反相器的功率损耗。
综上所述，本发明中的FINFET将现有技术中的栅极分成栅极和偏置极，并将偏置极连接一偏置电压，这样可以减小FINFET关断时漏极和源极之间的漏电流。此外，尽量减小栅极与栅氧层重叠的面积，以减小栅极寄生电容，从而减小FINFET的开关功率损耗，同时，尽量增大偏置极与栅氧层的重叠面积，以增强设置于偏置极上的偏置电压对沟道的电场效应，从而减小FINFET在关断时的漏电电流。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (7)
1.一种FINFET，其特征在于，其包括源极、栅极、漏极和偏置极，
所述源极和漏极形成于衬底上且在源极和漏极之间形成有沟道区域，在所述沟道区域的外侧形成有栅氧层，所述栅极和所述偏置极形成于所述栅氧层的外侧，并且所述栅极和所述偏置极间隔有一定的距离，
所述偏置极与固定的偏置电压相连，
所述FINFET为P型FINFET，所述源极和漏极都为P+有源区，所述沟道区域为N型半导体材料，所述偏置极上的偏置电压大于所述源极上的电压；或者，所述FINFET为N型FINFET，所述源极和漏极都为N+有源区，所述沟道区域为P型半导体材料，所述偏置极上的偏置电压小于所述源极上的电压。
2.根据权利要求1所述的FINFET，其特征在于，所述栅极位于所述栅氧层的一侧，所述偏置极位于所述栅氧层的另一侧，所述栅极的一端与衬底相连，所述偏置极的一端与衬底相连，所述栅极的另一端与所述偏置极的另一端相互隔离。
3.根据权利要求1所述的FINFET，其特征在于，所述栅氧层为U型并半环绕所述沟道区域，所述栅氧层的两端与所述衬底相接。
4.根据权利要求1所述的FINFET，其特征在于，所述栅极由多晶硅构成或者由金属构成，所述栅氧层由二氧化硅构成，所述衬底由绝缘材料构成。
5.根据权利要求1所述的FINFET，其特征在于，所述栅极与栅氧层重叠的面积小于所述偏置极与栅氧层重叠的面积。
6.一种反相器，其特征在于，其包括依次串联于电源电压和地之间中的如权利要求1所述的P型FINFET和如权利要求1所述的N型FINFET，P型FINFET的栅极和N型FINFET的栅极与所述反相器的输入端相连；P型FINFET的漏极和N型FINFET的漏极连接的节点作为所述反相器的输出端，P型FINFET的偏置极连接的第一偏置电压大于其源极上的电压，N型FINFET的第二偏置极连接的第二偏置电压小于其源极上的电压。
7.根据权利要求6所述的反相器，其特征在于，所述第一偏置电压由开关电容的电荷泵或基于电感的开关型升压电压产生电路提供，所述第二偏置电压由开关电容的电荷泵或基于电感的开关型负电压产生电路提供。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210433285.9A CN102956693B (zh) | 2012-11-01 | 2012-11-01 | 一种finfet以及采用该finfet的应用电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210433285.9A CN102956693B (zh) | 2012-11-01 | 2012-11-01 | 一种finfet以及采用该finfet的应用电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956693A CN102956693A (zh) | 2013-03-06 |
| CN102956693B true CN102956693B (zh) | 2015-12-09 |
Family
ID=47765243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210433285.9A Active CN102956693B (zh) | 2012-11-01 | 2012-11-01 | 一种finfet以及采用该finfet的应用电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102956693B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368408B2 (en) * | 2013-12-27 | 2016-06-14 | Infineon Technologies Dresden Gmbh | Method of manufacturing a semiconductor device with buried channel/body zone and semiconductor device |
| CN105141259B (zh) * | 2015-07-01 | 2017-12-19 | 东南大学 | 硅基低漏电流固支梁场效应晶体管混频器 |
| CN105024661B (zh) * | 2015-07-01 | 2017-08-25 | 东南大学 | 硅基低漏电流悬臂梁栅mos管乙类推挽功率放大器 |
| CN104935263B (zh) * | 2015-07-01 | 2017-09-15 | 东南大学 | 氮化镓基低漏电流悬臂梁开关乙类推挽功率放大器 |
| CN116868342A (zh) * | 2021-05-31 | 2023-10-10 | 华为技术有限公司 | 半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518189B1 (en) * | 2003-07-03 | 2009-04-14 | American Semiconductor, Inc. | Independently-double-gated field effect transistor |
| CN101939830A (zh) * | 2008-02-11 | 2011-01-05 | Nxp股份有限公司 | 具有分立栅极的FinFET及其制造方法 |
| CN102194507A (zh) * | 2010-03-11 | 2011-09-21 | S.O.I.Tec绝缘体上硅技术公司 | 用于存储器的纳米灵敏放大器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090101940A1 (en) * | 2007-10-19 | 2009-04-23 | Barrows Corey K | Dual gate fet structures for flexible gate array design methodologies |
| US20090108351A1 (en) * | 2007-10-26 | 2009-04-30 | International Business Machines Corporation | Finfet memory device with dual separate gates and method of operation |
| JP2010225768A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
-
2012
- 2012-11-01 CN CN201210433285.9A patent/CN102956693B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518189B1 (en) * | 2003-07-03 | 2009-04-14 | American Semiconductor, Inc. | Independently-double-gated field effect transistor |
| CN101939830A (zh) * | 2008-02-11 | 2011-01-05 | Nxp股份有限公司 | 具有分立栅极的FinFET及其制造方法 |
| CN102194507A (zh) * | 2010-03-11 | 2011-09-21 | S.O.I.Tec绝缘体上硅技术公司 | 用于存储器的纳米灵敏放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102956693A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102956693B (zh) | 一种finfet以及采用该finfet的应用电路 | |
| US9007099B2 (en) | Semiconductor device with a current sampler and a start-up structure | |
| CN103296081B (zh) | 一种横向双扩散金属氧化物半导体场效应晶体管 | |
| CN110164958B (zh) | 一种非对称型的可重构场效应晶体管 | |
| CN102024825B (zh) | 一种用于负电源电压的薄层soi集成功率器件 | |
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN104409487A (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN209571415U (zh) | 反相器 | |
| CN107644878B (zh) | 反相器及其制作方法 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN101958328A (zh) | Cmos器件及其制造方法 | |
| CN103178116B (zh) | 一种改良栅结构的晶体管 | |
| CN116053302B (zh) | 基于双soi结构的背栅辅助resurf系统及双soi结构的制造方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN202930389U (zh) | 一种finfet以及采用该finfet的反相器 | |
| CN116598361A (zh) | 一种具有超结分裂栅的ldmos器件 | |
| CN104409508A (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
| CN103579349A (zh) | 一种具有改良栅结构的晶体管 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| WO2019000763A1 (zh) | 低损耗半导体功率器件 | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| Zhang et al. | 8.4: Invited Paper: Oxide devices for displays and low power electronics | |
| CN113921611A (zh) | 一种具有双侧面超结槽栅ldmos器件 | |
| CN107359193B (zh) | 一种ldmos器件 | |
| CN104485354A (zh) | Soi衬底折叠栅绝缘隧穿增强晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 214028 Jiangsu Province, Wuxi City District Qingyuan Road No. 18 Taihu International Science Park sensor network university science and Technology Park 530 building A1001 Patentee after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD. Address before: 214028 Jiangsu city of Wuxi province Taihu District Qing Jia international science and Technology Park A District 10 floor 530 building Patentee before: Wuxi Vimicro Co., Ltd. |