CN110164958B - 一种非对称型的可重构场效应晶体管 - Google Patents

一种非对称型的可重构场效应晶体管 Download PDF

Info

Publication number
CN110164958B
CN110164958B CN201910337000.3A CN201910337000A CN110164958B CN 110164958 B CN110164958 B CN 110164958B CN 201910337000 A CN201910337000 A CN 201910337000A CN 110164958 B CN110164958 B CN 110164958B
Authority
CN
China
Prior art keywords
channel
gate
source
grid
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910337000.3A
Other languages
English (en)
Other versions
CN110164958A (zh
Inventor
李相龙
孙亚宾
李小进
石艳玲
王昌锋
廖端泉
田明
曹永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
East China Normal University
Original Assignee
Shanghai Huali Microelectronics Corp
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp, East China Normal University filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910337000.3A priority Critical patent/CN110164958B/zh
Publication of CN110164958A publication Critical patent/CN110164958A/zh
Application granted granted Critical
Publication of CN110164958B publication Critical patent/CN110164958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种非对称型的可重构场效应晶体管,该晶体管包括沟道、设置在沟道一端的漏极和沟道另一端并向沟道内部延伸的源极、设置在沟道外侧的栅极氧化物、分别设置在源极和漏极端且栅极氧化物外侧的控制栅极和极性栅极、分别设置于沟道两端外侧、用于控制栅极、极性栅极和源极、漏极电学隔离的边墙以及设置于栅极氧化物外侧、用于隔离控制栅极与极性栅极的栅极隔离。本发明向沟道中延伸的源端与纳米线沟道的接触面积更大,提高了载流子的隧穿面积,增大开启电流。在关断时,漏极结构与一般性RFET漏极结构非交叠区域相同,泄漏电流基本保持不变,因此提升了电流开关比,在保证静态功耗不变的情况下,缩短逻辑门电流的运算延迟时间。

Description

一种非对称型的可重构场效应晶体管
技术领域
本发明属于CMOS超大集成电路(VLSI)中的数字逻辑与存储器件,具体涉及一种非对称型的可重构场效应晶体管。
背景技术
CMOS器件的尺寸和功能微缩正在将信息处理技术推向新的应用领域,这种微缩使得很多应用通过更强的性能和更高的复杂度得以实现。但因为器件尺寸的缩小未来终将到达物理极限,目前正在探索新的信息处理器件和微体系结构,以延续历史上每18个月同样面积芯片性能提高一倍的集成电路发展周期,可重构场效应晶体管(RFET)就是其中之一。因为RFET是可以通过在端口上施加不同的电压得到N型和P型电学特性的器件,这种器件可编程性就提供了它在可编程逻辑阵列领域的显著优势。
RFET的一般结构的源极(Source)和漏极(Drain)采用金属硅化物,源极和漏极与纳米线沟道(Nanowire)形成能带尖锐的肖特基势垒,纳米线外侧采用栅氧化层边墙(Spacer)对栅极、源极和漏极进行电隔离,由控制栅极(Control Gate)和极性栅极(Program Gate)协同控制。当控制栅极偏置(VControl Gate)从负栅压增大到正栅压,且漏极和极性栅极保持固定的正偏置时,靠近源端沟道能带开始向下弯曲,电子从源极隧穿进入纳米线沟道,器件特性由此表现为N型;当控制栅极偏置(VControl Gate)从正栅压减小到负栅压,且漏极和极性栅极保持固定的负偏置时,靠近源端沟道的能带向上弯曲,空穴从源极隧穿进入纳米线沟道,器件特性由此表现为P型。RFET也因此具有理想的开态、关态电流,较大的电流开关比,和陡峭的亚阈值摆幅。
RFET的一般结构具有较低的关态电流而拥有较高的电流开关比,但受制于源端的载流子隧穿面积,其开态电流较低,因此造成一般对称结构RFET驱动能力不强的缺点,高扇出的器件逻辑门延迟较大。
目前已有的可重构晶体管开态驱动电流较低,较低的开态驱动电流会使电路的带负载能力降低、使晶体管的开关速度下降,进而限制了电路的时钟频率和逻辑处理能力,难以应用到射频、微波等技术领域。
发明内容
本发明的目的是针对目前已有的一般对称型结构可重构晶体管开态驱动电流较低的问题,为提高器件的开启电流,缩短晶体管开关时间,缩短逻辑门运算延迟,提出一种非对称型的可重构场效应晶体管,能够实现在保持器件N型和P型两种极性的泄漏电流与对称型结构可重构晶体管泄漏电流同一数量级的条件下,提升器件N型和P型两种极性的开态驱动电流,提高器件的电流开关比,降低集成电路逻辑门延迟时间,提升晶体管特征频率。
实现本发明目的的具体技术方案是;
一种非对称型的可重构场效应晶体管,特点是该晶体管包括沟道、设置在沟道一端的漏极和沟道另一端并向沟道内部延伸的源极、设置在沟道外侧的栅极氧化物、分别设置在源极和漏极端且栅极氧化物外侧的控制栅极和极性栅极、分别设置于沟道两端外侧、用于控制栅极、极性栅极和源极、漏极电学隔离的边墙以及设置于栅极氧化物外侧、用于隔离控制栅极与极性栅极的栅极隔离;其中:
所述沟道为硅纳米线、锗纳米线、锗硅纳米线、砷化镓纳米线、氮化镓纳米线、磷化铟纳米线或碳纳米管;
所述栅极氧化物为淀积包裹在沟道外侧的二氧化硅、二氧化铪或氮氧化硅;
所述漏极或向沟道内部延伸的源极为淀积在沟道两端或内部的钛硅化物、镍硅化物、钴硅化物、氮化钛、氮化钽或几种组合;
所述控制栅极和极性栅极为淀积在沟道两端且栅极氧化物外侧经光刻、刻蚀后形成的铝、铜、多晶硅或氮化钛;
所述边墙为淀积在沟道两端外侧、控制栅极与极性栅极一端的二氧化硅、氮化硅、氮氧化硅、磷硅玻璃或硼磷硅玻璃;
所述栅极隔离为淀积在栅极氧化物外侧、控制栅极与极性栅极之间的二氧化硅、氮化硅、氮氧化硅、二氧化铪、磷硅玻璃或硼磷硅玻璃。
所述向沟道内部延伸的源极延伸的长度小于沟道的长度,且源极延伸的直径小于或等于沟道的直径;所述栅极隔离的高度可小于或等于控制栅极和极性栅极的高度。
由于非对称型的可重构场效应晶体管的源端向沟道内部延伸,器件开启时,控制栅极与源极的距离更近,在源端靠近沟道的肖特基结处,控制栅对沟道耦合的能力加大,栅极对沟道的纵向电场增强,使得靠近源端的肖特基势垒的宽度变窄,肖特基势垒电阻减小,从而增大了载流子从源端向沟道隧穿的概率;同时,向沟道中延伸的源端与纳米线沟道形成的肖特基势垒接触面积增大,在隧穿概率提高的前提下继续提高载流子的隧穿面积,从而继续增大器件的开启电流。在器件关断时,因为本发明漏极结构与一般性RFET漏极结构非交叠区域相同,器件泄漏电流基本保持不变,在保证静态功耗不变的情况下,提升了器件的电流开关比。
由于非对称性RFET开态驱动电流的提升,RFET的开关延迟时间得以缩短,由RFET组成的CMOS电路可驱动更大的负载,电路的时钟频率得以提升,继而拥有更强的逻辑处理能力;同时,也可以应用到大功率、射频和微波等需要大电流的领域当中。
附图说明
图1为本发明结构示意图;
图2为本发明在源极向沟道延伸的位置、垂直于沟道的截面图;
图3为本发明控制栅极与极性栅极隔离的位置、垂直于沟道的截面图;
图4为本发明极性栅极的位置、垂直于沟道的截面图;
图5为一般对称性RFET和本发明的转移特性曲线图;
图6为本发明表征N型电学特性沟道中心位置的能带图;
图7为本发明表征P型电学特性沟道中心位置的能带图;
图8为本发明表征N型电学特性沟道靠近栅氧表面位置的能带图;
图9为本发明表征P型电学特性沟道靠近栅氧表面位置的能带图;
图10为本发明制作流程示意图。
具体实施方式
以下结合附图及实施例对本发明进行详细描述。
参阅图1-2,本发明包括纳米线沟道1、栅极氧化物2、向沟道1内部延伸的源极3、漏极4、控制栅极5、极性栅极6、边墙7和栅极隔离8,在靠近控制栅极(Control Gate)5一端的纳米线沟道1中,由金属硅化物组成的源极3向沟道1内部的方向继续延伸一定的长度,延伸部分的源极的直径应小于或等于纳米线直径。
一种非对称型的可重构场效应晶体管,它包括设置在沟道1一端的漏极4和沟道1另一端并向沟道1内部延伸的源极3,设置在沟道1外侧的栅极氧化物2,分别设置在源极3和漏极4外侧的控制栅极5和极性栅极6,以及用于控制栅极5、极性栅极6和源极3、漏极4电学隔离的边墙7,和用于隔离控制栅极5与极性栅极6的栅极隔离8。
所述沟道1构成的材料为硅纳米线、锗纳米线、锗硅纳米线、砷化镓纳米线、氮化镓纳米线、磷化铟纳米线或碳纳米管;所述栅极氧化物2为淀积包裹在沟道1外侧的二氧化硅、二氧化铪、氮氧化硅材料或上述材料的组合堆叠,所述漏极4和向沟道1内部延伸的源极3构成的材料为淀积在沟道1两侧的钛硅化物、镍硅化物、钴硅化物、氮化钛、氮化钽或由以上多种材料的组合;所述控制栅极5和极性栅极6构成的材料为淀积在沟道两侧经光刻、刻蚀后形成的铝、铜、多晶硅或氮化钛;所述边墙7构成的材料为淀积在沟道1外侧、控制栅极5与极性栅极6侧面的二氧化硅、氮化硅、氮氧化硅、磷硅玻璃、硼磷硅玻璃等;所述栅极隔离8构成的材料为淀积在栅极氧化物2外侧、控制栅极5与极性栅极6中间的二氧化硅、氮化硅、氮氧化硅、二氧化铪、磷硅玻璃或硼磷硅玻璃等。
由于非对称型高性能可重构晶体管的源端向沟道内部延伸,器件开启时,控制栅极与源极的距离更近,在源端靠近沟道的肖特基结处,控制栅对沟道耦合的能力加大,栅极对沟道的纵向电场增强,使得靠近源端的肖特基势垒的宽度越窄,肖特基势垒电阻减小,从而增大了载流子在源端隧穿的几率;同时,向沟道中延伸的源端与纳米线沟道的接触面积更大,提高了器件载流子的隧穿面积,增大器件的开启电流。在器件关断时,因为本发明漏极结构与一般性RFET漏极结构非交叠区域相同,器件泄漏电流基本保持不变,因此提升了器件的电流开关比,在保证静态功耗不变的情况下,缩短逻辑门电流的运算延迟时间。
参阅图5,本发明非对称结构RFET的N型特性和P型特性是对称的,因此可以最大限度地保证逻辑门电路功耗和逻辑延迟的均衡性。当RFET呈现N型特性时,本发明非对称结构开启电流为2.510×102μA/μm,泄漏电流为1.844×10-1pA/μm,对比一般对称结构开启电流为9.311μA/μm,泄漏电流为1.834×10-1pA/μm,向沟道延伸的源极可以将开启电流提高约27倍,同时漏极Underlap的存在有效地控制了器件的泄漏电流;当RFET呈现P型特性时,本发明非对称结构开启电流为1.903×102μA/μm,泄漏电流为1.579×10-1pA/μm,对比一般对称结构开启电流为4.316μA/μm,泄漏电流为4.574×10-1pA/μm,向沟道延伸的源极可以将开启电流提高约44倍,且非交叠区域和栅极功函数的匹配可以将泄漏电流降低到一般结构的35%以下,因此更好的降低静态功耗。
非对称型RFET能够表现出更优的开态驱动电流特性可以从附图6、附图7、附图8和附图9中得出本发明非对称结构和一般对称结构的能带图的不同,其中,附图6、附图7、附图8和附图9中的A代表本发明导带能级,B代表本发明价带能级,C代表本发明电子准费米能级,D代表本发明空穴准费米能级,E代表一般结构导带能级,F代表一般结构价带能级,G代表一般结构电子准费米能级,H代表一般结构空穴准费米能级。非对称型结构延伸的源极不仅使得控制栅极(Control Gate)对栅极下方沟道的耦合作用加强,使得沟道靠近源极肖特基势垒宽度的减小,肖特基势垒电阻减小,从而增大了载流子在源端隧穿的几率;而且非对称结构增大了源极与沟道的接触面积,即加大了源端隧穿面积,对于宽长比一定的器件可以有数量更多的载流子发生隧穿,因此极大提高了器件的开启电流。
非对称结构RFET的泄漏电流可以依靠漏极附近的非交叠区域进行抑制,通过调整控制栅极和极性栅极的功函数,实现N型特性和P型特性的对称性,继而对两者泄漏电流进行调整,最终保证器件漏电水平在较低的水平。
参阅附图10,本发明的制作过程:
图中(a),采取外延工艺制备纳米线沟道;
图中(b),采取多重掩膜技术或极紫外曝光技术对纳米线的源端进行光刻,采取反应离子刻蚀去除光刻胶暴露出来的纳米线沟道;
图中(c),采取物理气相沉积技术制备金属硅化物源极和漏极,填充源端的纳米线凹槽,并进行快速退火;
图中(d),采取原子层沉积技术生长二氧化铪介质层,光刻并进行反应离子刻蚀;
图中(e),采取物理气相沉积淀积、多重掩膜技术或极紫外曝光技术光刻、反应离子刻蚀技术形成两个金属栅电极;
图中(f),采取高等离子体化学气相沉积技术淀积边墙;
图中(g),采用湿法制备二氧化硅,形成栅极隔离,并进行快速热退火。
器件制备完成后,通过钨插塞将控制栅极、极性栅极、源极和漏极引出,可实现电学开关的功能;再使用化学机械抛光将上述四个电极水平化,采用CMOS超大规模电路后道大马士革工艺将本发明器件通过金属连线连接在一起,本发明作为超大规模集成电路的基本单元,可通过电路设计、电路综合、电路布局布线后实现复杂逻辑处理和交流信号传输、处理、变换和放大的功能。

Claims (2)

1.一种非对称型的可重构场效应晶体管,其特征在于,该晶体管包括沟道(1)、设置在沟道(1)一端的漏极(4)和沟道(1)另一端并向沟道(1)内部延伸的源极(3)、设置在沟道(1)外侧的栅极氧化物(2)、分别设置在源极(3)和漏极(4)端且栅极氧化物(2)外侧的控制栅极(5)和极性栅极(6)、分别设置于沟道(1)两端外侧、用于控制栅极(5)、极性栅极(6)和源极(3)、漏极(4)电学隔离的边墙(7)以及设置于栅极氧化物(2)外侧、用于隔离控制栅极(5)与极性栅极(6)的栅极隔离(8),其中:
所述沟道(1)为硅纳米线、锗纳米线、锗硅纳米线、砷化镓纳米线、氮化镓纳米线、磷化铟纳米线或碳纳米管;
所述栅极氧化物(2)为淀积包裹在沟道(1)外侧的二氧化硅、二氧化铪或氮氧化硅;
所述设置在沟道(1)一端的漏极(4)和沟道(1)另一端并向沟道(1)内部延伸的源极(3)为淀积在沟道(1)两端或内部的钛硅化物、镍硅化物、钴硅化物、氮化钛、氮化钽或几种组合;
所述控制栅极(5)和极性栅极(6)为淀积在沟道两端且栅极氧化物(2)外侧经光刻、刻蚀后形成的铝、铜、多晶硅或氮化钛;
所述边墙(7)为淀积在沟道(1)两端外侧、控制栅极(5)与极性栅极(6)一端的二氧化硅、氮化硅、氮氧化硅、磷硅玻璃或硼磷硅玻璃;
所述栅极隔离(8)为淀积在栅极氧化物(2)外侧、控制栅极(5)与极性栅极(6)之间的二氧化硅、氮化硅、氮氧化硅、二氧化铪、磷硅玻璃或硼磷硅玻璃。
2.根据权利要求1所述非对称型的可重构场效应晶体管,其特征在于,所述向沟道(1)内部延伸的源极(3)延伸的长度小于沟道(1)的长度,且源极(3)延伸的直径小于或等于沟道(1)的直径;所述栅极隔离(8)的高度小于或等于控制栅极(5)和极性栅极(6)的高度。
CN201910337000.3A 2019-04-25 2019-04-25 一种非对称型的可重构场效应晶体管 Active CN110164958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910337000.3A CN110164958B (zh) 2019-04-25 2019-04-25 一种非对称型的可重构场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910337000.3A CN110164958B (zh) 2019-04-25 2019-04-25 一种非对称型的可重构场效应晶体管

Publications (2)

Publication Number Publication Date
CN110164958A CN110164958A (zh) 2019-08-23
CN110164958B true CN110164958B (zh) 2020-08-04

Family

ID=67640071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910337000.3A Active CN110164958B (zh) 2019-04-25 2019-04-25 一种非对称型的可重构场效应晶体管

Country Status (1)

Country Link
CN (1) CN110164958B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111161775B (zh) * 2019-11-26 2023-03-14 华东师范大学 一种静态随机存取存储器
CN111106179A (zh) * 2019-12-11 2020-05-05 华东师范大学 一种双金属功函数栅的可重构场效应晶体管
US11594617B2 (en) 2020-11-10 2023-02-28 International Business Machines Corporation Vertical reconfigurable field effect transistor
CN113299758B (zh) * 2021-05-24 2022-08-26 华东师范大学 一种源漏双掺杂可重构场效应晶体管
CN113782598B (zh) * 2021-08-23 2023-06-23 华东师范大学 一种非对称双栅结构的纳米管隧穿晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544094A (zh) * 2010-12-15 2012-07-04 北京大学 分裂栅结构的纳米线场效应晶体管
CN103094347A (zh) * 2013-01-11 2013-05-08 南京邮电大学 一种双材料欠叠异质栅结构的碳纳米管场效应管
CN103489914A (zh) * 2012-06-12 2014-01-01 香港科技大学 具有非对称晶体管的静态随机访问存储器及其控制方法
CN103560152A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种垂直结构的隧穿场效应晶体管及其制备方法
CN103579324A (zh) * 2013-11-18 2014-02-12 北京大学 一种三面源隧穿场效应晶体管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636844B (zh) * 2007-03-19 2011-09-28 Nxp股份有限公司 平面扩展漏极晶体管及其制造方法
KR101508971B1 (ko) * 2014-04-22 2015-04-08 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법
DE102016111237B3 (de) * 2016-06-20 2017-11-23 Namlab Ggmbh Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung
CN109037339B (zh) * 2018-07-24 2020-11-20 华东师范大学 一种非对称型结构的可重构场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544094A (zh) * 2010-12-15 2012-07-04 北京大学 分裂栅结构的纳米线场效应晶体管
CN103489914A (zh) * 2012-06-12 2014-01-01 香港科技大学 具有非对称晶体管的静态随机访问存储器及其控制方法
CN103094347A (zh) * 2013-01-11 2013-05-08 南京邮电大学 一种双材料欠叠异质栅结构的碳纳米管场效应管
CN103560152A (zh) * 2013-11-15 2014-02-05 中国科学院上海微系统与信息技术研究所 一种垂直结构的隧穿场效应晶体管及其制备方法
CN103579324A (zh) * 2013-11-18 2014-02-12 北京大学 一种三面源隧穿场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN110164958A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
CN110164958B (zh) 一种非对称型的可重构场效应晶体管
US8330229B2 (en) Hybrid orientation inversion mode GAA CMOSFET
US8350298B2 (en) Hybrid material inversion mode GAA CMOSFET
US8264042B2 (en) Hybrid orientation accumulation mode GAA CMOSFET
CN110416311B (zh) 一种非对称沟道介质环场效应晶体管
CN104617137A (zh) 一种场效应器件及其制备方法
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
CN109037339B (zh) 一种非对称型结构的可重构场效应晶体管
CN103178116B (zh) 一种改良栅结构的晶体管
CN110416315A (zh) 一种非对称边墙、垂直堆叠沟道结构的可重构场效应晶体管
WO2023093132A1 (zh) Iegt结构及其制作方法
CN107785436B (zh) 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法
CN114300540A (zh) 一种源漏非对称的环栅可重构场效应晶体管
CN115831758A (zh) 一种集成肖特基的碳化硅umosfet的制造方法
CN113299758B (zh) 一种源漏双掺杂可重构场效应晶体管
CN107424994B (zh) 环栅iii-v量子阱晶体管及锗无结晶体管及其制造方法
CN104409508A (zh) Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法
CN104465737A (zh) 体硅双栅绝缘隧穿基极双极晶体管及其制造方法
CN107706235A (zh) 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法
CN104282754B (zh) 高集成度l形栅控肖特基势垒隧穿晶体管
CN107833925A (zh) 一种源漏阻变式双向开关场效应晶体管及其制造方法
CN107785437B (zh) 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法
CN107799606B (zh) 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法
CN107359193B (zh) 一种ldmos器件
CN110993694A (zh) 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant