CN101939830A - 具有分立栅极的FinFET及其制造方法 - Google Patents
具有分立栅极的FinFET及其制造方法 Download PDFInfo
- Publication number
- CN101939830A CN101939830A CN2009801047089A CN200980104708A CN101939830A CN 101939830 A CN101939830 A CN 101939830A CN 2009801047089 A CN2009801047089 A CN 2009801047089A CN 200980104708 A CN200980104708 A CN 200980104708A CN 101939830 A CN101939830 A CN 101939830A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- finfet
- fin
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 5
- 238000003672 processing method Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 37
- 238000005530 etching Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000013598 vector Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003245 working effect Effects 0.000 description 2
- 208000029386 Apodia Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- IXSZQYVWNJNRAL-UHFFFAOYSA-N etoxazole Chemical compound CCOC1=CC(C(C)(C)C)=CC=C1C1N=C(C=2C(=CC=CC=2F)F)OC1 IXSZQYVWNJNRAL-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H01L29/66545—
-
- H01L29/66795—
-
- H01L29/785—
-
- H01L29/7856—
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种具有分立栅极的FinFET以及一种制造所述FinFET的方法。第一栅电极与第二栅电极之间的介电栅极分离层在从第一栅极层指向第二栅极层的方向上具有比鳍在鳍的相反横向面之间的横向延伸长度小的延伸长度。该结构与工艺方法相对应，所述工艺方法从覆盖有连续第一栅极层的基本FinFET结构开始，进行至通过至栅极层的接触开口来去除第一栅极层和第一栅极隔离层的一部分。随后，制造同时形成栅极分离层的替代栅极隔离层，然后利用替换栅极层和金属填充物来填充通道。
Description
技术领域
本发明涉及具有分立栅极的FinFET以及制造具有分立栅极的FinFET的方法。本发明还涉及包括FinFET的集成电路以及制造这种集成电路的方法。
背景技术
FinFET是金属氧化物半导体场效应晶体管(MOSFET)型的晶体管架构，被优选为替代在以MOS技术制造的未来集成电路中的平面MOSFET晶体管，如，NMOS、PMOS、CMOS或BiCMOS。
FinFET包括栅极结构，栅极结构环绕在垂直立于衬底表面上的鳍形沟道区的三侧。出于本文描述的目的，假定衬底表面是垂直定向的。与具有相对于基板表面平行定向的沟道区的平面MOSFET晶体管不同，FinFET允许甚至在非常短的栅极长度下的高级沟道电荷控制。
尽管FinFET是考虑的双栅极MOSFET结构，然而FinFET的两个栅极通常物理且电连接。相反，US 6,611,029B1公开了具有分立栅极的FinFET。栅极被布置在鳍(fin)的相对横向侧。顶部鳍面被介电层覆盖，所述介电层使两个栅极彼此电绝缘。
具有分立栅极的FinFET也具有包括两个独立栅极的平面MOSFET的附加优点。栅极可以被单独地寻址。例如，可以通过控制施加到两个栅极之一的电压来施加沟道或栅极偏置，以便改变晶体管阈值电压。没有用于阈值电压调节的另一栅极用于切换晶体管以及驱动电流通过沟道。
制造具有分立栅极的FinFET并不是无足重轻的。在US 6,611,029B1中，工艺包括：在蚀刻工艺期间使用保护介电盖以在衬底的原始埋氧层上形成鳍。随后，与鳍的纵向端相邻形成源极和漏极区。然后，在鳍的横向面上热生长介电层。介电层形成栅极隔离层。随后，在鳍上沉积栅极材料层，然后通过光刻将所述栅极材料层图案化，然后通过化学机械抛光(CMP)处理将栅极材料平面化。执行CMP处理，使得栅极材料与介电盖在垂直方向上平齐。这使得将栅极材料分为两个分立的栅极层。在本步骤中介电盖具有栅极分离层的功能。工艺然后继续进行至形成栅电极以及其他已知步骤。
在当前和未来MOS技术节点中考虑鳍的小尺寸，该工艺不仅非常冗长，而且对工艺变化和未对准非常敏感。此外，将US 6,611,029B1的FinFET 工艺集成到传统MOS工艺方案中是非常昂贵的。
此外，基于从US 6,611,029B1己知的方法，在单个晶片上制造具有两个分立栅极的第一类型FinFET与具有单个连续栅极的第二类型FinFET的组合是非常高成本的。将栅极分为两个栅极层的CMP处理影响整个晶片并且不允许区分第一和第二类型的FinFET。因此，需要在第一类型FinFET之后分开地制造第二类型FinFET，或者需要在第二类型FinFET上选择性地执行栅极层的某种修复，这将需要特殊的处理以避免在栅极堆叠中形成大量缺陷从而避免较差的器件性能。
此外，上述现有技术并不处理(例如对于NMOS和PMOS晶体管)需要不同栅电极材料的情况。CMP工艺可能对于一个特别敏感，而对于另一个不敏感。
因此，希望提供一种具有分立栅极的备选FinFET结构以及制造具有分立栅极的FinFET的方法，所述FinFET结构和方法消除或缓解了这些缺陷。
发明内容
本发明包括方法和设备方面。在下文中，首先将描述方法方面。
根据本发明的第一方面，一种制造具有分立栅极的FinFET的方法，包括：
-为衬底提供晶体管结构，所述晶体管结构具有：
-鳍形沟道区，下文称作鳍，立于衬底表面上；
-栅极堆叠，包括在彼此相反的横向鳍面上以及在顶部鳍面上的连续第一栅极隔离层以及在栅极隔离层上的连续第一栅极层，第一栅极层延续到第一接触部分中，所述第一接触部分在鳍的第一横向侧在衬底上远离鳍横向延伸；以及
-覆盖层，覆盖栅极堆叠；
-制造延伸通过覆盖层到达第一栅极层的接触部分的第一接触开口；
-相对于至少覆盖层和衬底，通过第一接触开口选择性地去除在接触部分中以及至少在鳍的相邻横向面上的的第一栅极层，在到达相反横向鳍面的开始位置之前停止去除，从而形成具有端壁的第一通道，所述端壁是由第一栅极层的其余部分的端面形成的；
-在通道壁上形成第二栅极隔离层，从而还在第一通道的端壁上形成栅极分离层并覆盖第一栅极层的其余部分的端面；以及
-通过利用导电材料填充第一通道的其余容积来制造第一栅极。
本发明的第一方面的方法基于在方法的开始为基本FinFET结构提供单个连续栅极层。基本FinFET结构具有鳍形沟道区(本文称作鳍)、在鳍三侧的连续栅极堆叠以及顶部的覆盖层。
制造具有分立栅极的FinFET的工艺从该基本结构开始，包括接触开口的制造，在本发明方法中，接触开口有利地用作在鳍的一个横向侧的连续第一栅极层的进入开口。然后通过经由该进入开口以受控方式去除第一栅极层的部分来形成通道。该去除步骤限定了在后续步骤中制造的栅极分离层的位置。即，重新填充沟道以引入栅极分离层来开始，所述栅极分离层同时形成第二栅极隔离层。因此，第一栅极层在所去除的部分中是牺牲层。在其他实施例中也可以是完全牺牲层，以下将进一步描述。
本发明的方法提供了一种非常适于现有工艺技术的工艺模块。可以在完成基本FinFET结构之后在开始后端处理之前插入该模块。
本发明的方法还具有的优点是对于工艺变化和未对准足够不敏感。这关于接触开口相对于鳍的横向定位以及关于去除步骤中第一栅极层的其余部分的端面的定位精度，表现出足够的容限。因此，本发明第一方面的方法提供了一种制造具有分立栅极的FinFET的非常简单的技术。
在下文中，将描述本发明第一方面的方法的实施例。可以组合这些实施例的附加特征以形成其他实施例，除非这些实施例被描述为构成对彼此的备选方案。
出于说明的目的，在本申请中术语栅电极和栅极具有相同含义，都表示包括栅极层和接触层的组合结构。在备选实施例中，栅极层和接触层由不同或相同材料制成。术语栅极堆叠用于栅电极与栅极隔离层的组合。
在本申请中，关于术语“横向”的使用，两个彼此相反的横向鳍面具有表面矢量，每个表面矢量指向与从源极指向漏极的方向垂直的两个相反方向中相应的一个方向。横向方向是与上述表面矢量之一平行的方向。鳍的横向侧是指：空间上实质沿着在鳍面的表面矢量的方向从相应鳍面延伸的区域。
在一个实施例中，分立栅极接触允许通过为栅极堆叠提供修改后的第一栅极层来实现对两个栅极层的独立寻址，其中修改后的第一栅极层还延续到第二接触部分中，所述第二接触部分在鳍的第二横向侧在衬底上远离鳍横向延伸。第二横向侧与第一横向侧相反。以示例而非限制性方式，如从与FinFET沟道区中的当前方向垂直的截面图中可以看出，第一横向侧可以是鳍的左侧。这样，第二横向侧是鳍的右侧。
在第二横向侧，在本实施例中，优选地在本发明的方法的进一步处理之后，制造与第一栅极层的第二接触部分的接触结构。优选地通过制造第二接触开口来制造接触结构，所述第二接触开口延伸通过覆盖层到达第一栅极层的第二接触部分。例如，可以在掩模各向异性蚀刻步骤中准备第二接触开口。随后，利用合适的导电材料(例如，钨)来填充接触开口。
在备选实施例中，并不像刚描述的那样立即填充接触开口，而是针对鳍的第二横向侧以类似方式重复对鳍的第一横向侧应用本发明的工艺。因此，方法还包括在制造第二接触开口之后：
-选择性地相对于至少覆盖层、衬底和第二栅极隔离层通过第二接触开口去除第二接触部分中以及至少在鳍的相邻横向面上的第一栅极层，当到达栅极分离层时停止去除，从而形成具有端壁的第二通道，所述端壁由栅极分离层的外露面形成；
-至少在第二通道的侧壁沉积第三栅极隔离层；以及
-通过在第三栅极隔离层上利用导电材料填充第二通道，来制造第二栅电极，所述第二栅电极通过栅极分离层与第一栅电极隔离。
通过这种可选的并且不是实现本发明所必需的附加工艺，如果还在由先前制造的栅极分离层形成的第二通道的端壁上沉积第三栅极隔离层，则与通过仅在鳍的仅一个横向侧上执行工艺来执行栅极分离的工艺相比，最终FinFET中第一栅极层与第二栅极层之间的栅极分离层的延伸长度可以近似加倍。
稍后将通过描述本发明的设备方面来阐述具有两个分立栅电极的FinFET结构的优点。
在替换了鳍的两个横向侧的第一栅极层的实施例中，如果在相同晶片上不需要具有连续栅极的FinFET，则可以在不考虑所沉积的材料的期望电导率的情况下对第一栅极层的材料进行选择。因为在本实施例中第一栅极层是完全牺牲层。有利的是选择第一栅极层的材料以便使在通道形成期间的工艺更容易。
不管是在鳍的仅一侧还是在鳍的两侧执行第一栅极层的去除和通道的形成，都存在对导电栅极层材料的广泛选择，包括：多晶硅、包含例如多晶Si和多晶SiGe的多层结构、诸如钨之类的金属、硅化金属层。在这方面，还具有以下优点：由于初始(替代)栅极由常规材料(如，多晶硅)制成，其图案化和蚀刻是公知的，因此可以形成非常窄的栅极。设计对由非一般材料制成的栅极进行图案化的蚀刻过程困难、耗时或甚至是不可能的。此外，根据本发明，刚好在后端处理之前制造可能使用非一般材料的最终栅极，这使得更容易关于例如污染问题将非一般栅极材料引入制造中。
关于第一到第三栅极隔离层，可以使用多种已知材料，如二氧化硅、氮氧化硅、高K电介质(如，HfO2或ZrO2)和这些材料的组合以及上述材料的层压结构或其他组合。
注意，对鳍的任一横向侧或两个横向侧的第一栅极层的替换允许针对两个分立栅极使用不同的栅极堆叠材料和/或层厚度。本发明方法的技术简单性具体显然是显然的，在于本发明方法不需要专用的工艺步骤开发来提供不同的栅电极材料和厚度。在一个实施例中，将具有分立栅极的FinFET制造为在分立栅极中具有非对称性能参数。例如，左侧栅极堆叠可以被形成为用于低功率切换，而右侧栅极堆叠被选择为用于高性能应用。高性能是指高驱动电流或是指低输入电容(RF应用)或高栅极电压。
优选地，还相对于第一栅极隔离层选择性地执行第一栅极层的去除。该过程允许接下来独立地去除第一栅极隔离层。可以在精确控制下执行这一操作，从而提高工艺的精度。典型地，通过选择性蚀刻步骤来执行去除。然而，在材料和去除剂的合适组合可用时，还可以在单个工艺步骤中将第一栅极隔离层的去除与第一栅极层的去除相结合。
根据本发明的方法提供了特别有利的模块化工艺结构，如以下更详细描述的，所述模块化工艺结构允许在一个芯片上将FinFET与连续栅极和分立栅极相组合。在这样的实施例中，所提供的FinFET仅需要使其连续栅极堆叠与通道形成分开以及与栅极分离层的沉积分开。
因此，利用一种制造集成电路的方法来形成本发明的第二方法方面，所述集成电路包括具有分立栅极的第一类型FinFET以及具有单个连续栅极的第二类型FinFET。本发明的这方面方法包括：仅针对衬底上的用于制造第一类型的FinFET的晶体管结构选择性地执行本发明第一方面的方法；以及使第二类型FinFET免于经历根据本发明第一方面的方法的工艺。本发明第二方法方面的方法通过允许将具有分立栅极的FinFET与具有连续栅极的FinFET集成在单个晶片上，来提高集成电路设计的自由度。这帮助根据集成电路的特定应用的需要来最优化集成电路。
在一个实施例中，第二方面的方法包括：在提供预处理的衬底的步骤之后，保护用于制造第二类型的FinFET的晶体管结构，以便使这些晶体管结构不受方法的工艺流程的影响，所述方法的工艺流程是整个工艺流程，或者是最晚以选择性去除第一接触开口来开始并且最早以完成第二栅极隔离层的沉积来结束的工艺流程。优选地，通过合适地掩蔽覆盖层中包含第二类型FinFET的区域来实现保护。
根据本发明的第三方面，提供了具有分立栅极的FinFET。FinFET包括：鳍形沟道区，下文称作鳍，被布置在源极区与漏极区之间；彼此隔离的第一栅电极和第二栅电极，每个栅电极面对两个彼此相反的横向鳍面中相应的一个横向鳍面；以及在第一栅电极与第二栅电极之间的介电栅极分离层，所述介电栅极分离层被配置为在FinFET的操作中防止电流在第一栅电极与第二栅电极之间流动。栅极分离层具有从第一栅极层指向第二栅极层的方向上的延伸长度，所述延伸长度小于鳍在鳍的相反横向面之间的横向延伸长度。
本发明的第三方面的FinFET的结构一方面反映而另一方面使能根据本发明第一方面的方法的工艺。该结构允许使用以下制造技术：通过沉积上述第二栅极隔离层，仅在制造基本FinFET结构之后，与第二(替代)栅极隔离层一起形成栅极分离层。因此该结构允许实现本发明第一和第二方面方法及其实施例的优点。
本发明第三方面的FinFET可以有利地用在需要(动态)阈值电压调节或控制的任何IC应用中。FinFET具体适于未来的超低功率IC。
在下文中，将描述本发明第三方面的FinFET的实施例。可以将实施例的附加特征彼此组合以形成其他实施例。
在一个实施例中，第一栅电极与第二栅电极之间的栅极分离层的延伸长度等于第一横向鳍面与相邻栅电极之间的栅极隔离层的厚度。该实施例具体适于低功率应用。由于栅极分离层的厚度等于栅极隔离层的厚度，可以施加在两个栅电极之间的电压差被限制为可以施加到与栅极隔离层相关联的栅电极的最大允许栅极电压。然而，这并不限制FinFET的可应用性，因为这表示实际操作FinFET的最有用方式。
在备选实施例中可以在第一栅极层和第二栅极层之间施加更高的电压，其中在鳍的两个横向侧都应用本发明第一方面的工艺。在本实施例中，两个栅电极之间的栅极分离层的延伸长度等于栅极隔离层的厚度之和，栅极隔离层被布置在横向鳍面与对应栅电极之间。
如果希望栅极之间非对称并且栅极隔离层具有不同厚度，则这种情况尤为有用。
还可以通过选择栅极堆叠的材料来实现非对称性。一个实施例的第一栅电极和第二栅电极包括相应的第一栅极堆叠和第二栅极堆叠，每个栅极堆叠具有相应的栅极隔离层和相应的栅极层。在本实施例中，第一和第二栅极堆叠的相应的栅极隔离层和栅极层由不同材料制成。
在IC应用中，FinFET的实施例包括实质上平坦的覆盖层，所述覆盖层形成掩埋鳍的前金属介电层。在这样的实施例中，与栅极分离层材料相同的介电层可以被布置在第一栅极层与覆盖层之间或布置在第一栅极层和第二栅极层与覆盖层之间。该实施例反映了本发明的工艺，其中介电层沉积在通道壁上。
构成本发明第四方面的另一设备是包括根据本发明第三方面的FinFET的集成电路。
本发明第四方面的集成电路的优选实施例具有本发明第三方面的FinFET作为第一FinFET类型，还包括在相同衬底上的第二FinFET类型的FinFET，所述第二FinFET类型的FinFET具有沿着横向鳍面和顶部鳍面延伸而不受栅极分离层干扰的连续栅极层。
还在从属权利要求中限定了本发明的实施例。
附图说明
参考下文描述的实施例，本发明的这些和其他方面将变得显而易见并且得以阐明。在以下附图中：
图1和2是根据现有技术的具有单个连续栅极的FinFET的截面图和顶视图；
图3和4是根据现有技术的具有两个分立栅极的FinFET的截面图和顶视图；
图5至10是根据本发明的FinFET的第一实施例在其不同制造阶段的截面图；
图11是根据本发明的FinFET的备选实施例的截面图；
图12是具有两种不同类型FinFET的晶片的示意性截面图；
图13至20示出了在一个具体工艺阶段FinFET的第一示例的截面图，以说明本发明的工艺对于未对准和工艺窗内工艺条件的变化的鲁棒性；
图21和22示出了FinFET的另一备选实施例在其一个具体制造阶段的截面图，以说明对于未对准和工艺窗内工艺条件的变化的鲁棒性。
具体实施方式
图1和2示出了根据现有技术的具有连续栅极堆叠的FinFET的截面图和顶视图。图1的截面图是沿着图2的虚线I-I截取的。
现有技术的FinFET结构100基于衬底，典型地基于绝缘体上硅结构(SOI)晶片。FinFET结构建立于原始掩埋绝缘层102上，所述原始掩埋绝缘层102一般由二氧化硅制成。在所有图中所示的工艺阶段，已去除了表面硅层。鳍形沟道区104(FinFET 100的鳍)立于埋氧层102的表面上。包括连续的第一栅极隔离层108和连续的第一栅极层110在内的栅极堆叠106被布置在鳍上。第一栅极隔离层108在彼此相反的横向鳍面112和114上以及在顶部鳍面116上延伸。第一栅极层110覆盖第一栅极隔离层，并且横向延续到鳍104左侧的接触部分110.1中。接触部分110.1在埋氧层102上远离鳍在鳍的左横向侧延伸。从图2的顶视图中可以看出，接触部分是近似正方形的，以提供足够大的接触面积。
图2的顶视图还表明FinFET 100具有布置在源极和漏极118和120之间的鳍104。在FinFET 100的操作中，如本领域技术人员根据其电气工程经验而公知的，在源极和漏极118和120之间给定的电压下通过沟道区的电流由经由栅极层110施加的栅极电压来控制。
图3和4示出了具有两个分立栅极的备选现有技术FinFET结构的截面图和顶视图。图3的截面图是沿着图4的虚线III-III截取的。
与图1和2的FinFET 100不同，图3和图4的FinFET 200具有两个分立栅极210.1和210.2，两个分立栅极210.1和210.2分别延续到在鳍204的两个横向侧的第一和第二接触部分210.3和210.4中。栅极隔离层208在鳍的顶面216处将两个栅极层210.1和210.2分开。因此，栅极隔离层208的顶部部分同时形成栅极分离层。栅极层210.1和210.2之间的栅极分离层的延伸长度等于鳍204在其相对横向鳍面之间的延伸长度。图4的顶视图非常清楚地示出了在鳍的横向延伸长度上被栅极隔离层分开的左侧和右侧接触部分210.3和210.4以及栅极层210.1和210.2。
参考从US 6,611,029B1已知的类似结构，在本申请的介绍部分中已经描述了FinFET结构200的缺点。
图5至10示出了根据本发明实施例的FinFET 300的实施例在其不同制造阶段的截面图。根据本发明方法实施例的工艺从与图1的现有FinFET 100相对应的基本FinFET结构开始。在所示的工艺阶段，图5的FinFET 300在与图1的FinFET相对应的基本FinFET结构的顶部上具有覆盖层330。
在本实施例中，第一栅极层310由多晶硅制成，而第一栅极隔离层由二氧化硅制成。可以分别使用已知为合适栅极层材料或栅极隔离材料的其他材料。覆盖层典型地是在集成电路的标准工艺中使用的前金属(pre-metal)介电层。例如，覆盖层330可以由氧化硅制成。
从具有连续栅极堆叠306的该基本FinFET结构开始，该连续栅极堆叠306包括连续的第一栅极隔离层308和连续的第一栅极层310，执行形成接触开口332的步骤。可以通过标准制造步骤来制造接触开口，例如，通过使用掩模各向异性蚀刻步骤来制造接触开口。完成的接触开口通过覆盖层330向下延伸到左侧接触区310.2中的第一栅极层310的表面310.1。
在图6和7所示的后续工艺步骤中，使用接触开口332作为蚀刻剂的进入孔来执行对第一栅极层310的各向同性刻蚀。相对于周围的层选择性地执行蚀刻步骤。针对该工艺的合适湿蚀刻剂是现有技术公知的。一种合适的蚀刻剂是氢氟酸(HF)。备选的合适蚀刻工艺是例如基于SF6的干活性离子蚀刻。
以受控的方式继续进行第一栅极层的去除，直到去除整个接触部分310.2和覆盖鳍的左侧横向侧312的整个栅极层部分。还继续进行去除，以穿过鳍304顶面316的一半。第一栅极层310的其余部分310.3覆盖鳍304的右半部(鳍的右侧横向侧314)，并远离鳍向右侧延伸。第一栅极隔离层308、覆盖层330以及埋氧层302仍不受该蚀刻步骤的影响。
这样，形成了通道334，通道334具有由覆盖层330、埋氧层302和第一栅极隔离层308形成的侧壁。通道的端面336由第一栅极层310的其余部分310.3的端面形成。
在后续的工艺步骤中(图8示出了所述后续工艺步骤的结果)，相对于埋氧层、覆盖层和鳍的材料(典型地，是单晶硅Si或硅锗SiGe)选择性地去除第一栅极隔离层。
随后，如图9所示，在通道壁上以及在通道334的端面336上沉积第二栅极隔离层。第二栅极隔离层不仅被沉积在鳍304的左面312和鳍304的顶面316的外露部分上。第二栅极隔离层还覆盖通道的侧壁，为了图示简单而未在图9中示出。
具体地，所沉积的第二栅极隔离层的端部分形成了在第一栅极层310的端面336上的栅极分离层340。栅极分离层340的厚度与覆盖鳍304顶面和左面316和312的第二隔离层338的厚度相对应。
许多材料适于沉积为第二栅极隔离层338和栅极分离层340。同样，例如可以使用二氧化硅、氧氮化硅或已知的高K材料(如，HfO2或ZrO2)或这些材料的合成物。
用于第二栅极隔离层和栅极分离层的合适沉积技术具体是原子层化学汽相沉积(ALCVD)技术，因为ALCVD技术具有非常好的阶梯覆盖。因此，在结构复杂的通道结构334中对第二栅极隔离层和栅极分离层的沉积是良好可控的。因此在通道中随后沉积第二栅极层342。第二栅极层342的合适材料是多晶硅。在通道334中沉积多晶硅的合适技术是在第二栅极绝缘层338上以及在栅极分离层340上的化学汽相沉积。
在一些实施例中，不将栅极层沉积为完全填充通道334，而是仅作为覆盖第二栅极隔离层338和栅极分离层334的或多或少的薄层。然后为通道334的其余开放容积填充金属，如，钨W。这样，除了后续平面化处理以外，完成了本发明实施例的晶体管结构。平面化处理可以是CMP处理，但是备选地也可以是简单的干活性离子蚀刻工艺，以从顶部表面去除金属。图中未示出平面化处理。
图10的FinFET结构300形成了具有分立栅极层的FinFET。到该阶段，在工艺中仅接触一个栅极层。在后续工艺中，可以制造通过覆盖层330到右侧栅极层310的接触，然后执行制造接触的标准过程(优选地，同时制造例如到达源极/漏极或其他结构的所有其他接触)。尽管这对于许多用途来说是有利的，然而根据本发明，两个分立的栅电极并不是强制性的特征。FinFET也可以是以仅一个栅极来制造和/或工作的。
图11示出了根据备选实施例的FinFET 350的示意性截面图，FinFET 350是FinFET 300的变体。因此，与图5至10的实施例相比，相同的参考数字用于相同的结构单元。FinFET 350具有两个分立栅极，左侧栅极343和右侧栅极344。首先按照FinFET 300的制造方法(即，关于图5至10描述的工艺)来制造左侧栅极343。随后，应用类似的工艺来制造右侧栅极344。需要一个接一个地制造栅电极343和344，以便允许制造栅极分离层340。
更具体地，按照上述工艺步骤来形成右侧栅极344：如以上关于左侧栅极343而描述的，形成接触开口，选择性地去除鳍右侧的第一栅极层310的其余部分，在与栅极分离层340的界面处停止去除，随后选择性地去除右侧栅极侧的第一栅极隔离层308的其余部分，然后沉积第三栅极隔离层346，以及最终用栅电极材料来填充通道。在一个工艺实施例中仅对两个栅极执行一次平面化处理，即，在刚刚描述的制造右侧栅极344之后。
本实施例的FinFET的栅极分离层340的厚度增大。栅极分离层340的厚度与第二和第三栅极隔离层338和346的厚度之和相对应。如果第二和第三栅极隔离层338和346的厚度被选择为相等，则栅极分离层340的厚度与完成的FinFET 350中栅极介电层的厚度的近似两倍相对应。
提供两个分立栅极343和344使得可以动态调节FinFET的阈值电压。
可以容易地制造本发明的FinFET，其中栅电极343和344的栅极堆叠具有期望的不对称性。在一个变体中，在鳍的左侧和右侧提供不同的栅极堆叠材料。
注意，还可以制造具有不同厚度的栅极隔离层338和340。图12的实施例中示出了这种情况，以下将详细描述这种情况。
作为将来的备选方案，图12示出了具有两种类型FinFET的集成电路400的截面图，这两种类型的FinFET是具有分立栅极543和544的第一FinFET类型的FinFET 500以及具有单个连续栅极643的第二FinFET类型的FinFET 600。
具有分立栅极543和544的FinFET 500具有非对称结构。在鳍504的左侧，第二栅极隔离层538的厚度大于鳍504左侧的第三栅极隔离层546的厚度。
例如，右侧栅极544可以用于低功率切换，而左侧栅极543可以是针对高性能应用而制造的。
当然，还可以通过左侧和右侧不同材料和不同厚度的组合来提供非对称性。
为了制造图12的集成电路400，将第一和第二类型的FinFET 500和600分别都制造为达到覆盖层430的沉积。然后，工艺以制造第一类型的FinFET 500的模块或以制造第二类型的FinFET 600的模块来继续进行。此后，制造相应的另一类型的FinFET，然后执行诸如CMP之类的平面化处理。在每个FinFET模块中，通过合适的措施(例如，掩模)来保护相应的另一FinFET结构。
当然，第一类型的FinFET 500的详细结构可以备选地与具有分立栅极的前述其他FinFET实施例的结构相对应。如果需要的话，还可以在分立的第三、第四等FinFET模块中制造根据其他实施例的具有分立栅极的FinFET的不同结构。
根据本发明的FinFET结构以及制造具有分立栅极的FinFET的方法的优点之一是制造工艺的鲁棒性。这使得可以达到高的生产率。
为了说明工艺对于未对准以及给定工艺窗内工艺条件的变化，图13至20示出了在一个具体工艺阶段FinFET 300(图5至10)的第一实施例的变化的不同截面图。在这些图中使用的附图标记与图5至10的实施例的附图标记相同。
图13和14示出了在图7的工艺阶段中FinFET 300的第一可允许全功能变体。在该变体中，接触开口332未对准。鳍304与接触开口之间的横向距离d大于接触开口332的额定距离值，在图5的FinFET结构300中正确地提供了该额定距离值。因此，如图14所示，随后对鳍304左侧的第一栅极层310的去除将在到达鳍顶面316的中心之前停止。
相反，图15和16示出了第二可允许变体，其中，接触开口332也未对准，但是鳍304与接触开口332之间的横向距离d小于图7的接触开口332的额定距离值。因此，如图16所示，随后对于鳍304左侧的第一栅极层310的去除将在经过鳍顶面316的中心之后停止。
这两种情况都会导致将栅极分离层340(这些图中均未示出)远离鳍304的顶面316的中心而放在第一栅极层310的其余部分的相应端面336处。然而，这并不影响FinFET 300的功能。
图17和18的变体表示可允许工艺窗的限制。在图17中，图14的变体到达了以下极端：对第一栅极层的去除已经在鳍304的顶面316的水平面处停止，仍然在鳍的左侧。从而第一栅极层的其余部分覆盖鳍304的整个顶面316，并且具有向下定向(即，朝向埋氧层302)的端面336。然而，重要的是注意到第一栅极层的其余部分并没有到达左侧鳍面的开始。利用沉积在端面336上的栅极分离层以及上述其他工艺，提供了FinFET结构，其中，在操作期间，鳍中左侧沟道区保持不受施加到右侧栅电极的控制电压的影响。因此，仍可以独立地处理分立栅极。
图18表示另一极端，其中，对第一栅极层的去除超过了鳍顶面316的横向延伸长度，使得第一栅极层的其余部分的端面336是向上定向的，即，远离氧化层302而定向的。然而，第一栅极层的端面336并没有到达右侧鳍面的开始。利用沉积在端面336上的栅极分离层以及上述其他工艺，提供了FinFET结构，其中，在操作期间，鳍304中的右侧沟道区保持不受施加到左侧栅电极的控制电压的影响。因此，在本变体中仍然可以独立地寻址分立栅极。
图19和20的FinFET结构表示去除第一栅极层的不可允许变体。在这些结构中，在完成FinFET之后，不能独立地控制鳍的左侧和右侧沟道区。
第一栅极层的去除深度的变体不仅仅可以由接触开口的未对准引起，所述接触开口用于蚀刻剂的进入。另一可能原因是例如蚀刻步骤的参数变化，例如在应用蚀刻剂的持续时间、蚀刻剂的成分以及工艺温度方面的参数变化。
图21和22示出了在与图7的工艺阶段相对应的工艺阶段中FinFET700的备选实施例的可允许变化。FinFET 700与前述实施例的不同之处在于：介电盖748形式的硬掩模层位于鳍704的顶面716上。尽管将栅极分离层布置在顶面的中心与这里的额定工艺条件相对应，然而该变体提供了甚至更大的工艺窗来去除鳍704左侧的第一栅极层710。
在当今应用的典型技术节点中，前述实施例对于端面336的位置变化提供了大约20nm的可允许工艺窗。图21和22的变体的介电盖748可以根据盖的厚度将可允许变化提高到大约100nm。
尽管在附图和以上描述中详细示出和描述了本发明，然而认为这种示出和描述是说明性或示例性的，而非是限制性的；本发明不限于所公开的实施例。
通过阅读附图、说明书和所附的权利要求，本领域技术人员在实现要求保护的本发明的过程中可以理解和实现所公开实施例的其他变体。
也可以在常规体硅衬底而非SOI衬底上制造根据本发明的FinFET。
在权利要求中，词语“包括”不排除其他元件和步骤。在互不相同的从属权利要求中阐述特定措施并不表示不能有利地使用这些措施的组合。
权利要求中的任何附图标记不应构成对范围的限制。
Claims (16)
1.一种制造具有分立栅极(343，310；343，344)的FinFET(300)的方法，包括：
-为衬底(302)提供晶体管结构，所述晶体管结构具有：
-鳍形沟道区(304)，称作鳍，立于衬底表面上；
-栅极堆叠，包括在彼此相反的横向鳍面(312，314)上以及在顶部鳍面(316)上的连续第一栅极隔离层(308)以及在栅极隔离层上的连续第一栅极层(310)，第一栅极层延续到第一接触部分
(310.2)中，所述第一接触部分(310.2)在鳍的第一横向侧在衬底上远离鳍横向延伸；以及
-覆盖层(330)，覆盖栅极堆叠；
-制造延伸通过覆盖层到达第一栅极层的接触部分的第一接触开口(332)；
-通过第一接触开口，至少相对于覆盖层和衬底选择性地去除在接触部分(310.2)中以及至少在鳍的相邻横向面(312)上的第一栅极层，在到达相反横向鳍面(314)的开始位置之前停止去除，从而形成具有端壁的第一通道(334)，所述端壁是由第一栅极层(310)的其余部分的端面(336)形成的；
-在通道壁上沉积第二栅极隔离层(338)，从而还在第一通道的端壁上形成栅极分离层(340)并覆盖第一栅极层的其余部分的端面(336)；以及
-通过利用导电材料(342)填充第一通道(334)的其余容积来制造第一栅极(343)。
2.根据权利要求1所述的方法，其中：
-为衬底提供晶体管结构包括：为栅极堆叠提供第一栅极层，所述第一栅极层延续到第二接触部分中，所述第二接触部分在鳍的与第一横向侧相反的第二横向侧(314)上在衬底上远离鳍横向延伸；该方法还包括：
-制造第二接触开口，所述第二接触开口延伸通过覆盖层到达第一栅极层的第二接触部分；
-通过第二接触开口，至少相对于覆盖层、衬底和第二栅极隔离层选择性地去除第二接触部分中以及至少在鳍(304)的相邻横向面(314)上的第一栅极层(310)，当到达栅极分离层(340)时停止去除，从而形成具有端壁的第二通道，所述端壁由栅极分离层的外露面形成；
-至少在第二通道的侧壁上沉积第三栅极隔离层(346)；以及
-通过在第三栅极隔离层上利用导电材料填充第二通道，来制造第二栅极(344)，所述第二栅极(344)通过第二栅极隔离层(346)与第一栅极隔离。
3.根据权利要求1或2所述的方法，其中，还相对于第一栅极隔离层(308)选择性地执行第一栅极层(310)的去除，随后分别在第一通道(334)或第二通道中独立地去除第一栅极隔离层。
4.根据权利要求1至3中任一项所述的方法，其中，为衬底提供晶体管结构包括：在鳍(704)的顶面上为栅极堆叠提供硬掩模层(748)。
5.根据权利要求1至4中任一项所述的方法，其中，第一栅极隔离层、第二栅极隔离层或第三栅极隔离层(308，338，346)由来自由氧化硅、氧氮化硅、氧化铪以及氧化锆组成的组中的材料制成，或由氧化硅、氧氮化硅、氧化铪以及氧化锆中的至少两种材料制成。
6.根据权利要求1至5中任一项所述的方法，其中，第一栅极层(310)由从硅和硅锗组成的组中选择的材料制成。
7.根据权利要求1至6中任一项所述的方法，其中，制造第一栅极(343)包括：通过在第二栅极隔离层上沉积第二栅极层并在第二栅极层上沉积导电填充材料，来填充通道(334)。
8.一种制造集成电路(400)的方法，所述集成电路(400)包括具有分立栅极的第一类型FinFET(500)以及具有单个连续栅极的第二类型FinFET(600)，所述方法包括：针对衬底上的用于制造第一类型FinFET的晶体管结构，选择性地执行根据权利要求1所述的方法。
9.根据权利要求8所述的方法，包括：在提供步骤之后，保护用于制造第二类型FinFET(600)的晶体管结构，以便使用于制造第二类型FinFET(600)的晶体管结构不受方法的工艺流程的影响，所述方法的工艺流程是整个工艺流程，或者是最晚以选择性去除第一接触开口来开始并且最早以完成第二栅极隔离层的沉积来结束的工艺流程。
10.一种FinFET(300)，包括：
-鳍形沟道区(304)，称作鳍，被布置在源极区与漏极区之间；
-彼此隔离的第一栅极和第二栅极(343，310；343，344)，每个栅极面对两个彼此相反的横向鳍面中相应的一个横向鳍面；以及
-在第一栅极与第二栅极之间的介电栅极分离层(340)，所述介电栅极分离层被配置为在FinFET的操作中防止电流在第一栅极与第二栅极之间流动；
其中，栅极分离层具有在从第一栅极指向第二栅极的方向上的延伸长度，所述延伸长度小于鳍(304)在鳍(304)的相反横向面(312，314)之间的横向延伸长度。
11.根据权利要求10所述的FinFET，其中，第一栅极与第二栅极(343，344；343，310)之间的栅极分离层(340)的延伸长度等于第一横向鳍面(312)与相邻栅极层之间的栅极隔离层(338)的厚度。
12.根据权利要求10或11所述的FinFET，其中，第一栅极与第二栅极之间的栅极分离层的延伸长度等于栅极隔离层(338，346)的厚度之和，所述栅极隔离层(338，346)被布置在横向鳍面(312，314)与对应栅极层之间。
13.根据权利要求10至12中任一项所述的FinFET，包括覆盖层(330)，所述覆盖层(330)形成掩埋鳍(304)的金属前介电层，其中，在第一栅极层与覆盖层之间或在第一栅极层和第二栅极层与覆盖层之间布置与栅极分离层材料相同的介电层。
14.根据权利要求10至13中任一项所述的FinFET，其中，第一栅极和第二栅极(343，344；343，310)包括相应的第一栅极堆叠和第二栅极堆叠，每个栅极堆叠具有栅极隔离层和栅极层；第一栅极堆叠和第二栅极堆叠的相应栅极隔离层和栅极层由不同材料制成。
15.一种集成电路(400)，包括根据权利要求10至14中任一项所述的FinFET。
16.根据权利要求15所述的集成电路，包括第一FinFET类型的根据权利要求10至14中任一项所述的FinFET(500)，还在相同衬底上包括第二FinFET类型的FinFET(600)，所述第二FinFET类型的FinFET(600)具有沿着横向鳍面和顶部鳍面延伸而不被栅极分离层中断的连续栅极层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP08101457.3 | 2008-02-11 | ||
| EP08101457 | 2008-02-11 | ||
| PCT/IB2009/050506 WO2009101564A1 (en) | 2008-02-11 | 2009-02-09 | Finfet with separate gates and method for fabricating a finfet with separate gates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101939830A true CN101939830A (zh) | 2011-01-05 |
Family
ID=40602335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801047089A Pending CN101939830A (zh) | 2008-02-11 | 2009-02-09 | 具有分立栅极的FinFET及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8389392B2 (zh) |
| EP (1) | EP2253013B1 (zh) |
| CN (1) | CN101939830A (zh) |
| AT (1) | ATE517430T1 (zh) |
| WO (1) | WO2009101564A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956693A (zh) * | 2012-11-01 | 2013-03-06 | 无锡中星微电子有限公司 | 一种finfet以及采用该finfet的应用电路 |
| CN103187289A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管的制造方法 |
| CN107170825A (zh) * | 2016-03-07 | 2017-09-15 | 台湾积体电路制造股份有限公司 | 半导体器件 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8941182B2 (en) * | 2011-06-07 | 2015-01-27 | Globalfoundries Inc. | Buried sublevel metallizations for improved transistor density |
| US8946027B2 (en) | 2012-02-07 | 2015-02-03 | International Business Machines Corporation | Replacement-gate FinFET structure and process |
| US8785273B2 (en) | 2012-04-11 | 2014-07-22 | International Business Machines Corporation | FinFET non-volatile memory and method of fabrication |
| US9024387B2 (en) * | 2012-06-25 | 2015-05-05 | International Business Machines Corporation | FinFET with body contact |
| US9018713B2 (en) | 2012-06-25 | 2015-04-28 | International Business Machines Corporation | Plural differential pair employing FinFET structure |
| US8981496B2 (en) * | 2013-02-27 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate and gate contact structure for FinFET |
| JP6161431B2 (ja) * | 2013-06-27 | 2017-07-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102399027B1 (ko) | 2015-06-24 | 2022-05-16 | 삼성전자주식회사 | 반도체 장치 |
| US10446686B2 (en) | 2018-03-09 | 2019-10-15 | International Business Machines Corporation | Asymmetric dual gate fully depleted transistor |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10148865A1 (de) * | 2001-10-04 | 2003-04-17 | Bosch Gmbh Robert | Busstation |
| US6433609B1 (en) * | 2001-11-19 | 2002-08-13 | International Business Machines Corporation | Double-gate low power SOI active clamp network for single power supply and multiple power supply applications |
| US6611029B1 (en) | 2002-11-08 | 2003-08-26 | Advanced Micro Devices, Inc. | Double gate semiconductor device having separate gates |
| US6800885B1 (en) * | 2003-03-12 | 2004-10-05 | Advance Micro Devices, Inc. | Asymmetrical double gate or all-around gate MOSFET devices and methods for making same |
| US6911697B1 (en) | 2003-08-04 | 2005-06-28 | Advanced Micro Devices, Inc. | Semiconductor device having a thin fin and raised source/drain areas |
| DE10348007B4 (de) | 2003-10-15 | 2008-04-17 | Infineon Technologies Ag | Verfahren zum Strukturieren und Feldeffekttransistoren |
| US8417370B2 (en) * | 2003-10-17 | 2013-04-09 | Hexagon Metrology Ab | Apparatus and method for dimensional metrology |
| WO2005055326A1 (ja) | 2003-12-05 | 2005-06-16 | National Institute Of Advanced Industrial Science And Technology | 二重ゲート電界効果トランジスタ |
| US6969656B2 (en) | 2003-12-05 | 2005-11-29 | Freescale Semiconductor, Inc. | Method and circuit for multiplying signals with a transistor having more than one independent gate structure |
| US7247912B2 (en) | 2004-01-05 | 2007-07-24 | International Business Machines Corporation | Structures and methods for making strained MOSFETs |
| US7084461B2 (en) | 2004-06-11 | 2006-08-01 | International Business Machines Corporation | Back gate FinFET SRAM |
| US7348641B2 (en) * | 2004-08-31 | 2008-03-25 | International Business Machines Corporation | Structure and method of making double-gated self-aligned finFET having gates of different lengths |
| US20060122956A1 (en) * | 2004-12-03 | 2006-06-08 | Kabushiki Kaisha Toshiba | Electronic document management apparatus and electronic document management program |
| US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7368787B2 (en) | 2005-05-19 | 2008-05-06 | International Business Machines Corporation | Fin field effect transistors (FinFETs) and methods for making the same |
| CN101385150A (zh) | 2006-02-13 | 2009-03-11 | Nxp股份有限公司 | 栅极具有不同功函数的双栅极半导体器件及其制造方法 |
-
2009
- 2009-02-09 WO PCT/IB2009/050506 patent/WO2009101564A1/en active Application Filing
- 2009-02-09 CN CN2009801047089A patent/CN101939830A/zh active Pending
- 2009-02-09 EP EP09711153A patent/EP2253013B1/en not_active Not-in-force
- 2009-02-09 AT AT09711153T patent/ATE517430T1/de not_active IP Right Cessation
- 2009-02-09 US US12/866,852 patent/US8389392B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187289A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管的制造方法 |
| CN103187289B (zh) * | 2011-12-31 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管的制造方法 |
| CN102956693A (zh) * | 2012-11-01 | 2013-03-06 | 无锡中星微电子有限公司 | 一种finfet以及采用该finfet的应用电路 |
| CN102956693B (zh) * | 2012-11-01 | 2015-12-09 | 无锡中星微电子有限公司 | 一种finfet以及采用该finfet的应用电路 |
| CN107170825A (zh) * | 2016-03-07 | 2017-09-15 | 台湾积体电路制造股份有限公司 | 半导体器件 |
| CN107170825B (zh) * | 2016-03-07 | 2021-12-14 | 台湾积体电路制造股份有限公司 | 半导体器件、鳍式场效晶体管器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009101564A1 (en) | 2009-08-20 |
| EP2253013A1 (en) | 2010-11-24 |
| EP2253013B1 (en) | 2011-07-20 |
| ATE517430T1 (de) | 2011-08-15 |
| US20100314684A1 (en) | 2010-12-16 |
| US8389392B2 (en) | 2013-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101939830A (zh) | 具有分立栅极的FinFET及其制造方法 | |
| CN110783273B (zh) | 具有独立栅极控制的垂直堆叠互补场效应晶体管装置 | |
| EP3227923B1 (en) | Non-volatile memory array with concurrently formed low and high voltage logic devices | |
| US11094828B2 (en) | Geometry for threshold voltage tuning on semiconductor device | |
| CN107591403A (zh) | 集成电路及其形成方法 | |
| KR101615422B1 (ko) | 대체 금속 게이트 공정에서 트랜지스터를 위한 무경계 콘택 형성 | |
| CN106409830A (zh) | 具有金属栅极的半导体元件及其制作方法 | |
| US7642147B1 (en) | Methods for removing sidewall spacers | |
| US20170098654A1 (en) | Non-volatile split gate memory cells with integrated high k metal gate, and method of making same | |
| US8673723B1 (en) | Methods of forming isolation regions for FinFET semiconductor devices | |
| CN103985755A (zh) | 半导体设置及其制造方法 | |
| US11527535B2 (en) | Variable sheet forkFET device | |
| US7880236B2 (en) | Semiconductor circuit including a long channel device and a short channel device | |
| CN105826189A (zh) | Ldmos晶体管的形成方法及ldmos晶体管 | |
| US11239374B2 (en) | Method of fabricating a field effect transistor | |
| CN203038894U (zh) | 一种半导体结构 | |
| CN108475639A (zh) | 具有带可调功函数的栅叠层的半导体器件 | |
| CN102222693A (zh) | 一种FinFET器件及其制造方法 | |
| CN102956498A (zh) | 半导体器件及其制造方法 | |
| US20230268388A1 (en) | Stacked field-effect transistors | |
| CN112119496A (zh) | 制成具有绝缘体上硅衬底的嵌入式存储器设备的方法 | |
| US20220262790A1 (en) | Semiconductor device and method of fabricating the same | |
| CN105529263A (zh) | Ldmos晶体管的形成方法及ldmos晶体管 | |
| CN104241289B (zh) | 存储器件及其制造方法 | |
| CN103094217B (zh) | 晶体管制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110105 |