CN107293561B - 同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器 - Google Patents

同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器 Download PDF

Info

Publication number
CN107293561B
CN107293561B CN201610227079.0A CN201610227079A CN107293561B CN 107293561 B CN107293561 B CN 107293561B CN 201610227079 A CN201610227079 A CN 201610227079A CN 107293561 B CN107293561 B CN 107293561B
Authority
CN
China
Prior art keywords
carbon nanotube
drain
drain electrode
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610227079.0A
Other languages
English (en)
Other versions
CN107293561A (zh
Inventor
赵建文
张祥
崔铮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201610227079.0A priority Critical patent/CN107293561B/zh
Publication of CN107293561A publication Critical patent/CN107293561A/zh
Application granted granted Critical
Publication of CN107293561B publication Critical patent/CN107293561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

本发明提供了一种同时制作PMOS管和NMOS管的方法，包括：在基板上形成第一源极和第一漏极以及第二源极和第二漏极；在所述第一源极和所述第一漏极之间形成P型半导体碳纳米管，同时在所述第二源极和所述第二漏极之间形成N型半导体碳纳米管；在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述P型半导体碳纳米管及所述N型半导体碳纳米管上形成介电层；在所述介电层上形成第一栅极及第二栅极；所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对，以形成在同一基板上的PMOS管和NMOS管。本发明还提供了一种CMOS及其制作方法、振荡器。本发明降低了CMOS制作的工艺复杂性和成本，提高了CMOS性能的稳定性。

Description

同时制作PMOS管和NMOS管的方法、CMOS及其制作方法、振荡器
技术领域
本发明属于半导体技术领域，具体地讲，涉及一种同时制作PMOS管和NMOS管的方法、CMOS及其制作方法、振荡器。
背景技术
印刷电子器件是通过新兴的印刷电子技术而来，虽然在性能上不如硅基半导体微电子器件，但由于其简单的印刷制作工艺和对基板材料的无选择性，使其在大面积、柔性化、低成本电子器件应用领域有硅基半导体微电子电子器件无法比拟的优势。目前硅基电子正面临着最严重的问题之一就是器件尺寸受限于硅材料的自身结构带来的小尺寸器件的制作和均匀性问题。而目前利用气相沉积生长的单根半导体碳纳米管构建的晶体管迁移率也可以在1000以上。
反相器是可以将输入信号以相反的形式输出的一种逻辑门电路，可以应用在音频放大、时钟振荡器等模拟电路中。采用互补场效应晶体管(CMOS)结构的集成电路拥有集成度高、功耗低等优势，由此可见，如何简单地制备基于纳米材料且稳定性好，增益高，噪声容限大的CMOS电路，是纳米集成电路真正走向应用亟需解决的问题。
因此，现有技术还有待于改进和发展。
发明内容
为了解决上述现有技术中存在的问题，本发明提供了一种稳定性好，增益高，噪声容限大，功耗低的CMOS及其制作方法、振荡器及同时制作PMOS管和NMOS管的方法、。
本发明提供了一种同时制作PMOS管和NMOS管的方法，其包括：
在基板上形成第一源极和第一漏极以及第二源极和第二漏极；其中，所述第一漏极与所述第二漏极相邻；
在所述第一源极和所述第一漏极之间形成P型半导体碳纳米管，同时在所述第二源极和所述第二漏极之间形成N型半导体碳纳米管；
在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述P型半导体碳纳米管及所述N型半导体碳纳米管上形成介电层；
在所述介电层上形成第一栅极及第二栅极；其中，所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对，以形成在同一基板上的PMOS管和NMOS管。
进一步地，利用气溶胶打印或喷墨打印或喷涂或浸泡或滴涂的方式将P型碳纳米管墨水沉积在所述第一源极和所述第二漏极之间以形成所述P型半导体碳纳米管，同时将N型碳纳米管墨水沉积在所述第二源极和所述第二漏极之间以形成所述N型半导体碳纳米管。
进一步地，所述P型或N型碳纳米管墨水的制作方法包括：
将有机共轭化合物与碳纳米管混合；
利用高压均质机或者微射流设备或者超声器对混合后的有机共轭化合物与碳纳米管进行作用，以形成碳纳米管溶液；
对所述碳纳米管溶液进行高速离心作用，以获得所述碳纳米管墨水。
进一步地，当所述有机共轭化合物为聚[(9,9'-二己基-2,7-芴)-并-(9,10-蒽)]或聚[(9,9-二辛基芴-2,7-二基)-co-(6,6'-{2,2':6',2”-三联吡啶})]或聚[2,7-(9,9-二辛基芴)-4,7-双(噻吩-2-基)苯并-2,1,3-噻二唑]或聚-(9,9-二辛基并噻吩)时，获得所述P型碳纳米管墨水。
进一步地，当所述有机共轭化合物为聚[3-(5-甲基–[2,2'：3',2”：5',2”'-2”'-四噻吩]-5”'-基)-6-(5-甲基噻吩吡啶-2-基)-2,5-双(2-辛基十二烷基)吡咯并[3,4-c]吡咯-1,4(2H,5H)-二酮]或聚芴-二噻吩基吡咯并吡咯二酮，获得所述N型碳纳米管墨水。
进一步地，利用氧化铪或氧化铝或氧化锆或氧化钇或氮化硅形成所述介电层。
本发明还提供了一种CMOS的制作方法，包括：用上述的同时制作PMOS管和NMOS管的方法形成PMOS管和NMOS管；
在所述PMOS管的第一漏极和所述NMOS管的第二漏极之间形成第一导电层，以使所述第一漏极与所述第二漏极连接；
连接所述PMOS管的第一介电层和所述NMOS管的第二介电层；
在所述PMOS管的第一栅极和所述NMOS管的第二栅极之间形成第二导电层，以使所述第一栅极与所述第二栅极连接。
本发明还提供了一种CMOS，其包括：
基板；
在基板上的第一源极和第一漏极以及第二源极和第二漏极；其中，所述第一漏极与所述第二漏极相邻；
在所述第一漏极与所述第二漏极之间的第一导电层；其中，所述第一导电层分别连接所述第一漏极和所述第二漏极；
在所述第一源极和所述第一漏极之间的P型半导体碳纳米管，且在所述第二源极和所述第二漏极之间的N型半导体碳纳米管；
在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述P型半导体碳纳米管以及所述N型半导体碳纳米管的介电层；
在所述介电层上的第一栅极及第二栅极；其中，所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对；
在所述第一栅极与所述第二栅极之间的第二导电层，其中，所述第二导电层分别连接所述第一栅极和所述第二栅极。
进一步地，所述P型半导体碳纳米管、所述N型半导体碳纳米管由不同的有机共轭化合物与碳纳米管分离形成。
本发明还提供了一种振荡器，所述振荡器包括多个由上述的CMOS的制作方法制成的CMOS；或所述振荡器包括多个上述的CMOS。
本发明的有益效果：本发明提供的同时制作PMOS管和NMOS管的方法、CMOS及其制作方法、振荡器，通过采用半导体碳纳米管作为有源导电层，实现了在同一柔性基板上通过印刷的途径同时制备PMOS管和NMOS管，以形成稳定性好、增益高、噪声容限大、功耗低的CMOS，并且该CMOS的制作方法大大降低了CMOS制作的工艺复杂性和成本，提高了器件性能的均匀性，为规模集成电路提供了全新的设计思路和有效的实施方法。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的第一实施例的CMOS反相器的结构示意图；
图2是根据本发明的第一实施例的CMOS反相器的电路原理图；
图3是根据本发明的第一实施例的CMOS反相器的PMOS管和NMOS管的转移特性曲线图；
图4是根据本发明的第一实施例的在不同电源电压VDD条件下CMOS反相器的输入-输出电压曲线图；
图5是根据本发明的第一实施例的在不同电源电压VDD条件下CMOS反相器的增益曲线图；
图6是根据本发明的第二实施例的CMOS环形振荡器的电路原理图；
图7是根据本发明的第二实施例的CMOS环形振荡器的性能曲线图；
图8是根据本发明的第三实施例的同时制作PMOS管和NMOS管的方法的流程图。
图9是根据本发明的第四实施例的CMOS反相器的制作方法的流程图；
图10是根据本发明的第四实施例的碳纳米管墨水的制作方法的流程图；
图11是根据本发明的第五实施例的CMOS反相器的制作方法的流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。相同的标号在整个说明书和附图中可用来表示相同的元件。
实施例一
图1是根据本发明的第一实施例的CMOS反相器的结构示意图。
参照图1，根据本发明实施例的CMOS反相器100，包括：基板31、第一源极11、第一漏极12、第二源极21、第二漏极22、第一导电层32、P型半导体碳纳米管13、N型半导体碳纳米管23、介电层33、第一栅极14、第二栅极24、第二导电层34。
其中，所述第一源极11和第一漏极12以及第二源极21和第二漏极22设置在基板31上，所述第一漏极12与所述第二漏极22相邻。所述第一导电层32设置在所述第一漏极12与所述第二漏极22之间；所述第一导电层32分别连接所述第一漏极12和所述第二漏极22。所述P型半导体碳纳米管13在所述第一源极11和所述第一漏极12之间，所述N型半导体碳纳米管23设置在所述第二源极21和所述第二漏极22之间。所述介电层33设置在所述第一源极11、所述第一漏极12、所述第二源极21、所述第二漏极22、所述P型半导体碳纳米管13及所述N型半导体碳纳米管23之上；所述第一栅极14及第二栅极24设置在所述介电层33上，所述第一栅极14与所述P型半导体碳纳米管13相对，所述第二栅极24与所述N型半导体碳纳米管23相对。所述第二导电层34设置在所述第一栅极14与所述第二栅极24之间的，所述第二导电层34分别连接所述第一栅极14和所述第二栅极24。
更具体地，所述基板31、第一源极11、第一漏极12、P型半导体碳纳米管13、介电层33、第一栅极14组成了具有P型场效应的PMOS管10。所述基板31、第二源极21、第二漏极22、N型半导体碳纳米管23、介电层33、第二栅极24组成了具有N型场效应的NMOS管20。PMOS管10、NMOS管20连接形成CMOS反相器100。
图2是根据本发明的第一实施例的CMOS反相器的电路原理图。
参照图2，T1表示的是NMOS管20，表现出N型的特性；T2表示的PMOS管10，表现出P型的特性。其中，所述PMOS管10的第一漏极12和所述NMOS管20的第二漏极22串联，所述第一漏极12和第二漏极22之间的电位差为反相器的输出电压Vout。所述PMOS管10的第一栅极14和NMOS管20的第二栅极24串联，第一栅极14和第二栅极24产生的电压为反相器的输入电压Vin，所述NMOS管20的第二源极21与电源VDD连接用于为所述CMOS反相器100提供电源，所述PMOS管10的第一源极11与接地端GND电性连接。
图3是根据本发明的第一实施例的CMOS反相器的PMOS管和NMOS管的转移特性曲线图。
其中，T1、T2下方指向左边方向的箭头表示该T1和T2的y轴数据取对数；T1、T2下方指向右边方向的箭头表示该T1和T2的y轴数据没有取对数。
由于PMOS管的漏极电流随着栅电压增加而增加，而NMOS管刚好相反)。由图3可知，T1表示(NMOS管)，表现出N型的特性；T2表示(PMOS管)，表现出P型的特性，且两个晶体管的迟滞较小，开关比较高，输出电流较大。
图4是根据本发明的第一实施例的CMOS反相器在不同电源电压VDD条件下反相器的输入-输出电压曲线图。
如图4所示，在同样的输出电压条件下，有两条接近重合的曲线用于表示电压来回扫描时的两个状态，对于完美的晶体管器件，这两条曲线会出现重合，但由于器件中存在一些缺陷，CMOS反相器表现出部分回滞，且这两条曲线越接近重合，则该晶体管器件的性能越好。由图4可知，本实施例的CMOS反相器性能好。
进一步地，由图4也可得知，根据本发明的实施例的CMOS反相器，当输入电压Vin位于逻辑0时，输出电压Vout位于逻辑1；当输入电压Vin位于逻辑1时，输出电压Vout位于逻辑0。
图5是根据本发明的第一实施例的CMOS反相器在不同电源电压VDD条件下的增益曲线图。
由图5可知，根据本发明的实施例的CMOS反相器在VDD＝1V时达到最大增益30。这些结果表明，采用本发明的实施例提供的CMOS反相器的制作方法可以制备出性能优异的CMOS反相器。
实施例二
图6是根据本发明的第二实施例的CMOS环形振荡器的电路原理图。
参照图6，所述CMOS环形振荡器为3阶的环形振荡器，包括四个依次串联的如上所述的CMOS反相器100结构，然后用气溶胶打银的方式将反相器的输出端Vout和输入端Vin首尾相接，再将四个反相器的第二源极21与电源端VDD连接，所有第一漏极12与接地端GND电性连接，最后将位于首端的反相器的输入端Vin与第3个反相器的输出端Vout连接，从而形成一个CMOS环形振荡器。
图7是根据本发明的第二实施例的CMOS环形振荡器电路的性能曲线图。
由图7可知，根据本发明的实施例的3阶环形振荡器的振荡频率为3.3KHz。
实施例三
根据本发明的实施例，还提供了一种同时制作PMOS管和NMOS管的方法。
图8是根据本发明的第三实施例的同时制作PMOS管和NMOS管的方法的流程图。
如图8所示，所述同时制作PMOS管和NMOS管的方法具体包括以下操作：
在操作110中，在基板上形成第一源极和第一漏极以及第二源极和第二漏极；其中，所述第一漏极与所述第二漏极相邻。
在操作120中，在所述第一源极和所述第一漏极之间形成P型半导体碳纳米管，同时在所述第二源极和所述第二漏极之间形成N型半导体碳纳米管。
在操作130中，在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述P型半导体碳纳米管及所述N型半导体碳纳米管上形成介电层。
在操作140中，在所述介电层上形成第一栅极及第二栅极；其中，所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对，以形成在同一基板上的PMOS管和NMOS管。
下面将结合CMOS反相器的结构和同时制作PMOS管和NMOS管的方法来对该CMOS反相器的制作方法作详细的说明。
实施例四
根据本发明的实施例，还提供了一种CMOS反相器的制作方法。
具体地，该CMOS反相器的制作方法包括用第三实施例的同时制作PMOS管和NMOS管的方法来获得PMOS管和NMOS管，并且将所述PMOS管和NMOS管电性连接以得到稳定性好，增益高，噪声容限大，功耗低CMOS反相器。但本发明并不限制于此，例如，作为本发明的另一实施例，用上述同时制作PMOS管和NMOS管的方法来获得PMOS管和NMOS管后，也可以通过电性连接以得到环形振荡器等CMOS器件。
图9是根据本发明的第四实施例的CMOS反相器的制作方法的流程图。
结合图1和图9，所述CMOS反相器的制作方法具体包括以下操作：
在操作210中，在基板31上形成PMOS管10的第一源极11和第一漏极12以及NMOS管20的第二源极21和第二漏极22；其中，所述第一漏极12与所述第二漏极22相邻。具体地，在本实施例，在所述基板31上通过光刻以及电子束蒸发技术，沉积所述PMOS管10源极的第一源极11、第一漏极12以及所述NMOS管20的第二源极21、第二漏极22。优选地，在本实施例中，基板31的材质可以为PET、PEN或PI、玻璃、硅片和石英等；所述第一源极11、第一漏极12、第二源极21、第二漏极22优选为50nm的纳米金。当然本发明并不限制于此，这仅是本发明的一个实施例，例如，也可以通过纳米压印银电极阵列，然后化学镀或电镀金，得到金电极阵列，进而得到第一源极11、第一漏极12、第二源极21、第二漏极22。
在操作220中，在所述第一漏极12与所述第二漏极22之间形成第一导电层32，以使所述第一漏极12与所述第二漏极22连接。优选地，所述第一导电层32采用印刷方式或蒸镀等方式制作，且所述第一导电层32的材质为纳米银或金或铜或导电碳浆或碳纳米管或石墨烯或PSS：PEDOT等。但本发明并不限制于此。
在操作230中，在所述第一源极11和所述第一漏极12之间形成P型半导体碳纳米管13，同时在所述第二源极21和所述第二漏极22之间形成N型半导体碳纳米管23。具体地，在本实施例中，利用气溶胶打印、或喷墨打印、或喷涂、或浸泡或滴涂的方式将P型碳纳米管墨水形成在所述第一源极11和所述第一漏极12之间，以形成所述P型半导体碳纳米管13；同样地，通过同样的方法将将N型碳纳米管墨水形成在所述第二源极21和所述第二漏极22之间，以形成所述N型半导体碳纳米管23。在本实施例中，优选采用打印的方式沉积P型或N型碳纳米管墨水，经过多次打印后，所述第一源极11和第一漏极12或第二源极21和第二漏极22之间的电流可以达到10-5至10-4A。
具体地，如图10所示，所述P型或N型碳纳米管墨水的制作方法包括：
在操作231中，将有机共轭化合物聚合物与碳纳米管混合。
在操作232中，利用高压均质机或者微射流设备或者超声器对混合后的有机共轭化合物与碳纳米管进行作用，以形成碳纳米管溶液。
在操作233中，对所述碳纳米管溶液进行高速离心作用，以获得所述碳纳米管墨水。
当然本发明并不限制于此。
更具体地，当所述有机共轭化合物为聚[(9,9'-二己基-2,7-芴)-并-(9,10-蒽)]或聚[(9,9-二辛基芴-2,7-二基)-co-(6,6'-{2,2':6',2”-三联吡啶})]或聚[2,7-(9,9-二辛基芴)-4,7-双(噻吩-2-基)苯并-2,1,3-噻二唑]或聚-(9,9-二辛基并噻吩)时，通过上述碳纳米管墨水的制作方法获得所述P型碳纳米管墨水。
当所述有机共轭化合物为聚[3-(5-甲基–[2,2'：3',2”：5',2”'-2”'-四噻吩]-5”'-基)-6-(5-甲基噻吩吡啶-2-基)-2,5-双(2-辛基十二烷基)吡咯并[3,4-c]吡咯-1,4(2H,5H)-二酮]或聚芴-二噻吩基吡咯并吡咯二酮时，通过上述碳纳米管墨水的制作方法获得所述N型碳纳米管墨水。
具体地，在本实施例中，优选采用PFO-BT有机共轭化合物制备P型碳纳米管墨水、采用P-DPPB5T有机共轭化合物制备N型碳纳米管墨水。制备出来的PMOS管10能够表现出P型晶体管曲线特性，NMOS管20能够表现出N型晶体管曲线特性，所述性能优良的PMOS管、NMOS管为CMOS反相器100的构建奠定了基础。
根据本发明的CMOS反相器的制作方法，还包括以下操作：
在操作240中，在所述第一源极11、所述第一漏极12、所述第二源极21、所述第二漏极22、所述P型半导体碳纳米管13及所述P型半导体碳纳米管23上形成介电层33。具体地，在本实施例，将操作220制成的CMOS半成品电路放进80～150摄氏度的原子层沉积系统生长20～100nm厚的介电质材料。优选地，本实施例中，选择120摄氏度的原子层沉积系统生长，所述介电层33材料的厚度为50nm。所述介电层33的材质可以为：氧化铪或氧化铝或氧化锆或氧化钇或氮化硅等。但本发明并不限制于此。具体地，在本实施例中，介电层33优选为氧化铪(HfO2)介电材料，所述介电层33一方面用于组成薄膜晶体管的绝缘层材料；另一方面对于设置于所述介电层33之下的P型半导体碳纳米管13及所述P型半导体碳纳米管23进行了掺杂，进而提高CMOS反相器的稳定性。
在操作250中，在所述介电层33上分别形成PMOS管10的第一栅极14及NMOS管20的第二栅极24；其中，所述第一栅极14与所述P型半导体碳纳米管13相对，所述第二栅极24与所述N型半导体碳纳米管23相对。具体地，所述第一栅极14、第二栅极24，包括上述的第一源极11、第二源极21、第一漏极12、第二漏极22的材质可以为：纳米压印电极或电刷镀电极或电子束蒸发制备的金属电极或喷墨打印的导电电极(如银电极、碳纳米管)等。优选地，本实施例中，所述第一栅极14、第二栅极24采用纳米银材料制成。但本发明并不限制于此。
在操作260中，在所述第一栅极14与所述第二栅极24之间形成第二导电层34，以使所述第一栅极14与所述第二栅极24连接。优选地，所述第二导电层34采用印刷方式或蒸镀等方式制作，且所述第二导电层34的材质为纳米银或金或铜或导电碳浆或碳纳米管或石墨烯或PSS:PEDOT等。但本发明并不限制于此。
实施例五
根据本发明的实施例，还提供了另一种CMOS反相器的制作方法。
图11是根据本发明的第五实施例的CMOS反相器的制作方法的流程图。
参照图11，所述CMOS反相器的制作方法具体包括：
在操作310中，在所述在基板上形成第一源极和第一漏极以及第二源极和第二漏极；其中，所述第一漏极与所述第二漏极相邻。
在操作320中在所述第一源极和所述第一漏极之间形成P型半导体碳纳米管，同时在所述第二源极和所述第二漏极之间形成N型半导体碳纳米管。
在操作330中，在所述第一源极、所述第一漏极及所述P型半导体碳纳米管上形成第一介电层，且在所述第二源极、所述第二漏极及所述N型半导体碳纳米管上形成第二介电层。
在操作340中，在所述第一介电层上形成第一栅极，且在所述第二介电层上形成第二栅极；其中，所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对。
在操作350中，在所述第一漏极与所述第二漏极之间形成第一导电层，以使所述第一漏极与所述第二漏极连接。
在操作360中，在所述第一导电层上形成连接介电层，以连接所述第一介电层和所述第二介电层。
在操作370中，在连接介电层上形成第二导电层，以使所述第一栅极与所述第二栅极连接。
由上述操作可知，本实施例与上述第四实施例提供的CMOS反相器的制备方法的不同点在于：
(1)在本实施例中，分别在所述第一源极、第一漏极及P型半导体碳纳米管上形成第一介电层，在所述第二源极、第二漏极及N型半导体碳纳米管上形成第二介电层，而在第一实施例的CMOS反相器的制作方法中：同时在第一源极、第一漏极、P型半导体碳纳米管、第二源极、第二漏极、N型半导体碳纳米管上形成一体成型的介电层。
(2)本实施例中，是先分别形成第一介电层、第二介电层、第一栅极、第二栅极后再形成第一导电层以连接所述第一漏极和所述第二漏极。而在第一实施例的CMOS反相器的制作方法中：先形成第一导电层以连接所述第一漏极和所述第二漏极，再依次形成一体成型的介电层、第一栅极、第二栅极。
(3)本实施例中，由于第一介电层和所述第二介电层是分离独立形成，因此在形成第一导电层以连接所述第一漏极和第二漏极后，还需再形成一连接介电层用于连接第一介电层和第二介电层。而在第一实施例的CMOS反相器的制作方法中不包括该操作。
综上所述，根据本发明的实施例，通过采用半导体碳纳米管作为有源导电层，实现了在同一柔性基板上通过印刷的途径同时制备PMOS管和NMOS管，以形成稳定性好、增益高、噪声容限大、功耗低的CMOS，并且该CMOS的制作方法大大降低了CMOS制作的工艺复杂性和成本，提高了器件性能的均匀性，为规模集成电路提供了全新的设计思路和有效的实施方法。
需要说明的是，在本文中，诸如第二和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (7)

1.一种同时制作PMOS管和NMOS管的方法，其特征在于，包括：
在基板上形成第一源极和第一漏极以及第二源极和第二漏极；其中，所述第一漏极与所述第二漏极相邻；
在所述第一源极和所述第一漏极之间形成P型半导体碳纳米管，同时在所述第二源极和所述第二漏极之间形成N型半导体碳纳米管；
在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述P型半导体碳纳米管及所述N型半导体碳纳米管上形成介电层；
在所述介电层上形成第一栅极及第二栅极；其中，所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对，以形成在同一基板上的PMOS管和NMOS管；
其中，利用气溶胶打印或喷墨打印或喷涂或浸泡或滴涂的方式将P型碳纳米管墨水沉积在所述第一源极和所述第二漏极之间以形成所述P型半导体碳纳米管，同时将N型碳纳米管墨水沉积在所述第二源极和所述第二漏极之间以形成所述N型半导体碳纳米管；
其中，其特征在于，所述P型或N型碳纳米管墨水的制作方法包括：
将有机共轭化合物与碳纳米管混合；
利用高压均质机或者微射流设备或者超声器对混合后的有机共轭化合物与碳纳米管进行作用，以形成碳纳米管溶液；
对所述碳纳米管溶液进行高速离心作用，以获得所述碳纳米管墨水。
2.根据权利要求1所述的同时制作PMOS管和NMOS管的方法，其特征在于，当所述有机共轭化合物为聚[(9,9'-二己基-2,7-芴)-并-(9,10-蒽)]或聚[(9,9-二辛基芴-2,7-二基)-co-(6,6'-{2,2':6',2”-三联吡啶})]或聚[2,7-(9,9-二辛基芴)-4,7-双(噻吩-2-基)苯并-2,1,3-噻二唑]或聚-(9,9-二辛基并噻吩)时，获得所述P型碳纳米管墨水。
3.根据权利要求1所述的同时制作PMOS管和NMOS管的方法，其特征在于，当所述有机共轭化合物为聚[3-(5-甲基–[2,2'：3',2”：5',2”'-2”'-四噻吩]-5”'-基)-6-(5-甲基噻吩吡啶-2-基)-2,5-双(2-辛基十二烷基)吡咯并[3,4-c]吡咯-1,4(2H,5H)-二酮]或聚芴-二噻吩基吡咯并吡咯二酮时，获得所述N型碳纳米管墨水。
4.根据权利要求1至3任一项所述的同时制作PMOS管和NMOS管的方法，其特征在于，利用氧化铪或氧化铝或氧化锆或氧化钇或氮化硅形成所述介电层。
5.一种CMOS的制作方法，其特征在于，包括由权利要求1至4任一项所述的同时制作PMOS管和NMOS管的方法形成PMOS管和NMOS管；
在所述PMOS管的第一漏极和所述NMOS管的第二漏极之间形成第一导电层，以使所述第一漏极与所述第二漏极连接；
连接所述PMOS管的第一介电层和所述NMOS管的第二介电层；
在所述PMOS管的第一栅极和所述NMOS管的第二栅极之间形成第二导电层，以使所述第一栅极与所述第二栅极连接。
6.一种CMOS，其特征在于，包括：
基板；
在基板上的第一源极和第一漏极以及第二源极和第二漏极；其中，所述第一漏极与所述第二漏极相邻；
在所述第一漏极与所述第二漏极之间的第一导电层；其中，所述第一导电层分别连接所述第一漏极和所述第二漏极；
在所述第一源极和所述第一漏极之间的P型半导体碳纳米管，且在所述第二源极和所述第二漏极之间的N型半导体碳纳米管；
在所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述P型半导体碳纳米管以及所述N型半导体碳纳米管的介电层；
在所述介电层上的第一栅极及第二栅极；其中，所述第一栅极与所述P型半导体碳纳米管相对，所述第二栅极与所述N型半导体碳纳米管相对；
在所述第一栅极与所述第二栅极之间的第二导电层，其中，所述第二导电层分别连接所述第一栅极和所述第二栅极；
其中，所述P型半导体碳纳米管、所述N型半导体碳纳米管由不同的有机共轭化合物与碳纳米管分离形成。
7.一种振荡器，其特征在于，所述振荡器包括多个由权利要求5所述的CMOS的制作方法制成的CMOS或者包括多个如权利要求6所述的CMOS。
CN201610227079.0A 2016-04-13 2016-04-13 同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器 Active CN107293561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610227079.0A CN107293561B (zh) 2016-04-13 2016-04-13 同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610227079.0A CN107293561B (zh) 2016-04-13 2016-04-13 同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器

Publications (2)

Publication Number Publication Date
CN107293561A CN107293561A (zh) 2017-10-24
CN107293561B true CN107293561B (zh) 2020-05-19

Family

ID=60093261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610227079.0A Active CN107293561B (zh) 2016-04-13 2016-04-13 同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器

Country Status (1)

Country Link
CN (1) CN107293561B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784788A (zh) * 2003-12-08 2006-06-07 松下电器产业株式会社 场效应晶体管、电气元件阵列以及它们的制造方法
CN105590932A (zh) * 2014-10-24 2016-05-18 中国科学院苏州纳米技术与纳米仿生研究所 一种基于柔性薄膜晶体管的cmos电路及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008787A1 (ja) * 2003-07-18 2005-01-27 Japan Science And Technology Agency 光検出素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784788A (zh) * 2003-12-08 2006-06-07 松下电器产业株式会社 场效应晶体管、电气元件阵列以及它们的制造方法
CN105590932A (zh) * 2014-10-24 2016-05-18 中国科学院苏州纳米技术与纳米仿生研究所 一种基于柔性薄膜晶体管的cmos电路及其制作方法

Also Published As

Publication number Publication date
CN107293561A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
Yang et al. High-performance complementary transistors and medium-scale integrated circuits based on carbon nanotube thin films
Kwon et al. Three-dimensional monolithic integration in flexible printed organic transistors
Tang et al. Flexible CMOS integrated circuits based on carbon nanotubes with sub-10 ns stage delays
Baeg et al. High speeds complementary integrated circuits fabricated with all‐printed polymeric semiconductors
Chen et al. Large-scale complementary macroelectronics using hybrid integration of carbon nanotubes and IGZO thin-film transistors
CN104919596B (zh) 双极型垂直场效应晶体管
Xu et al. Flexible logic circuits based on top-gate thin film transistors with printed semiconductor carbon nanotubes and top electrodes
Leydecker et al. Organic-based inverters: basic concepts, materials, novel architectures and applications
Smith et al. High-performance organic integrated circuits based on solution processable polymer-small molecule blends
Yu et al. Fully printed flexible dual-gate carbon nanotube thin-film transistors with tunable ambipolar characteristics for complementary logic circuits
Lin et al. Enhancement‐mode field‐effect transistors and high‐speed integrated circuits based on aligned carbon nanotube films
Feng et al. All-solution-processed low-voltage organic thin-film transistor inverter on plastic substrate
US20130153903A1 (en) Ambipolar transistor device structure and method of forming the same
CN105590932B (zh) 一种基于柔性薄膜晶体管的cmos电路及其制作方法
Yang et al. Carbon nanotube network film-based ring oscillators with sub 10-ns propagation time and their applications in radio-frequency signal transmission
TW200843118A (en) Ambipolar transistor design
Tiwari et al. Solution-processed n-type organic field-effect transistors with high on/off current ratios based on fullerene derivatives
Gao et al. Complementary logic gate arrays based on carbon nanotube network transistors.
Jeon et al. Functionalized organic material platform for realization of ternary logic circuit
Dell'Erba et al. Organic integrated circuits for information storage based on ambipolar polymers and charge injection engineering
Wang et al. Directly patterning conductive polymer electrodes on organic semiconductor via in situ polymerization in microchannels for high-performance organic transistors
Raval et al. Solution-Processed Bootstrapped Organic Inverters Based on P3HT With a High-$ k $ Gate Dielectric Material
Panigrahi et al. High-performance multivalued logic circuits based on optically tunable antiambipolar transistors
Li et al. Printed flexible thin-film transistors based on different types of modified liquid metal with good mobility
Zou et al. Optical-reconfigurable carbon nanotube and indium-tin-oxide complementary thin-film transistor logic gates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant