TWI641149B - 一種神經元電晶體結構及其製備方法 - Google Patents
一種神經元電晶體結構及其製備方法 Download PDFInfo
- Publication number
- TWI641149B TWI641149B TW106120431A TW106120431A TWI641149B TW I641149 B TWI641149 B TW I641149B TW 106120431 A TW106120431 A TW 106120431A TW 106120431 A TW106120431 A TW 106120431A TW I641149 B TWI641149 B TW I641149B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- neuron
- nano carbon
- carbon tube
- crystal structure
- Prior art date
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 229910021392 nanocarbon Inorganic materials 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000002041 carbon nanotube Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 5
- 240000007594 Oryza sativa Species 0.000 abstract 1
- 235000007164 Oryza sativa Nutrition 0.000 abstract 1
- 235000009566 rice Nutrition 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001537 neural effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021404 metallic carbon Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 210000000225 synapse Anatomy 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本發明提供一種神經元電晶體結構及其製備方法，該結構包括：半導體基板；位於所述半導體基板之上的絕緣層；位於所述絕緣層上的奈米碳管閘陣列；位於所述奈米碳管閘陣列上的閘電位調整結構；位於所述閘電位調整結構之上的半導體通道；以及分別位於所述奈米碳管閘陣列兩端，並分別與所述半導體通道連接的源接觸電極和汲接觸電極。本發明的神經元電晶體結構，以二維半導體材料為通道，以金屬奈米碳管閘陣列作為多輸入閘電極，可使通道電荷更易控制，顯著減小閘極尺寸，有利於解決積體電路中電晶體數目及互連線增多帶來的諸多問題。
Description
本發明涉及積體電路技術領域，特別是涉及一種神經元電晶體結構及其製備方法。
為了解決在晶片上增加元件密度的問題，一種在輸入端採用浮動閘極連接電容器的神經元MOS電晶體(Neuron MOSFET，簡寫為neuMOS或vMOS)，因其簡單的結構和特殊的功能而引起了越來越多的關注。
神經元器件在功能上相當於構成人類大腦、眼睛等部位利用電路實現資訊傳導的神經細胞(神經元)。具體地說，一個神經元器件可以分別對多個輸入信號進行加權，並且當加權信號的相加結果達到閾值時，輸出一個預定的信號。這種神經元器件加權輸入信號的方式是通過其中的神經元電晶體來實現的，神經元電晶體具有多個輸入電極的閘極結構，當多輸入閘極的輸入電壓之和達到一個預定值時，源極和汲極之間才會導通。神經元器件的加權方式相當於神經細胞突觸，可以是由一個電阻和一個場效應電晶體組成，而神經元電晶體就相當於這個神經細胞的細胞體。神經元電晶體在閘上的求和過程可以利用電容耦合效應的電壓模式，除電容充放電電流外，沒有其它電流，因此基本上沒有功耗。
隨著積體電路的發展及其集成度的提高，傳統的基於單一電
晶體功能的矽積體電路，出現了很多困難的、急待解決的問題，而神經元MOS電晶體作為一種具有強大功能的單元電晶體，為解決積體電路中電晶體數目及互連線增多帶來的問題提供了一種有效的途徑。
鑒於以上所述現有技術，本發明的目的在於提供一種神經元電晶體結構及其製備方法，用於解決現有技術中的種種問題。
為實現上述目的及其他相關目的，本發明提供一種神經元電晶體結構，包括：半導體基板；絕緣層，位於所述半導體基板之上；奈米碳管閘陣列，位於所述絕緣層上，包括陣列排布的多個作為閘電極的奈米碳管；閘電位調整結構，位於所述奈米碳管閘陣列上，由下至上依次包括第一介電層、電位調整層和第二介電層；半導體通道，位於所述閘電位調整結構之上，採用二維半導體材料；源接觸電極和汲接觸電極，分別位於所述奈米碳管閘陣列兩端，並分別與所述半導體通道連接。
可選地，所述神經元電晶體結構還包括分別引出所述多個奈米碳管的多個閘接觸電極。
可選地，所述半導體基板為矽基板。
可選地，所述絕緣層為氧化矽。
可選地，所述奈米碳管閘陣列採用金屬性奈米碳管，每個奈
米碳管的管徑為0.75~3nm，長度為100nm~50μm。
可選地，所述奈米碳管的數量為3個以上。
可選地，所述閘電位調整結構中，所述第一介電層和所述第二介電層的材料為ZrO2。
可選地，所述閘電位調整結構中，所述電位調整層的材料為多晶矽。
可選地，所述閘電位調整結構的厚度為2-100nm。
可選地，所述半導體通道採用的二維半導體材料為MoS2、WS2、ReS2或SnO。
可選地，所述半導體通道的表面覆蓋有鈍化層。
為實現上述目的及其他相關目的，本發明還提供一種神經元電晶體結構的製備方法，包括如下步驟：提供半導體基板；在所述半導體基板上形成絕緣層；在所述絕緣層上形成奈米碳管閘陣列，所述奈米碳管閘陣列包括陣列排布的多個作為閘電極的奈米碳管；在所述多個奈米碳管上形成閘電位調整結構，所述閘電位調整結構由下至上依次包括第一介電層、電位調整層和第二介電層；在所述閘電位調整結構上採用二維半導體材料形成半導體通道；在所述半導體通道上覆蓋鈍化層；形成分別位於所述奈米碳管閘陣列兩端與所述半導體通道連接的源接觸電極和汲接觸電極，以及分別引出所述多個奈米碳管的多個閘接觸電極。
可選地，形成所述源接觸電極和汲接觸電極的方法包括步驟：分別在所述奈米碳管閘陣列兩端的上方蝕刻表面鈍化層，形成開口露出所述半導體通道的頂部，然後在所述開口中填充導電材料，形成源接觸電極和汲接觸電極。
可選地，形成多個閘接觸電極的方法包括步驟：蝕刻形成多個通孔以分別露出所述多個奈米碳管，然後在所述通孔中填充導電材料，形成多個閘接觸電極。
如上所述，本發明的神經元電晶體結構及其製備方法，具有以下有益效果：
本發明的神經元電晶體結構，以二維半導體材料通道代替傳統的矽摻雜通道，使通道電荷更易控制，採用金屬奈米碳管閘陣列作為神經元電晶體的多輸入閘電極，可顯著減小閘極尺寸，相對于現有的神經元MOS電晶體，本發明的神經元電晶體使器件性能得到了進一步提升，器件尺寸進一步縮小，有利於解決積體電路中電晶體數目及互連線增多帶來的諸多問題。
100‧‧‧半導體基板
200‧‧‧絕緣層
500‧‧‧半導體通道
400‧‧‧閘電位調整結構
401‧‧‧第一介電層
402‧‧‧第二介電層
403‧‧‧電位調整層
300‧‧‧奈米碳管閘陣列
301‧‧‧奈米碳管
302‧‧‧閘接觸電極
501‧‧‧鈍化層
600‧‧‧源接觸電極
700‧‧‧汲接觸電極
第1圖顯示為本發明實施例提供的神經元電晶體結構的示意圖。
第2圖顯示為本發明實施例提供的神經元電晶體的原理示意圖。
第3a-3g圖顯示為本發明實施例提供的神經元電晶體結構的製備流程示意圖。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。需說明的是，在不衝突的情況下，以下實施例及實施例中的特徵可以相互組合。
需要說明的是，以下實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
本實施例將提供一種以二維半導體材料為通道，以金屬奈米碳管閘陣列作為多輸入閘電極的神經元電晶體結構，在通道與閘陣列之間設有電位調整層，通過改變電位調整層的狀態來調整通道電位。相對于現有的神經元MOS電晶體，通道電荷更易控制，閘極尺寸也可顯著減小，有利於解決積體電路中電晶體數目及互連線增多帶來的諸多問題。
請參閱第1圖，本實施例提供的一種神經元電晶體結構，包括：半導體基板100；絕緣層200，位於所述半導體基板100之上；奈米碳管閘陣列300，位於所述絕緣層200上，包括陣列排布的多個作為閘電極的奈米碳管301；
閘電位調整結構400，位於所述奈米碳管閘陣列300上，由下至上依次包括第一介電層401、電位調整層403和第二介電層402；半導體通道500，位於所述閘電位調整結構400之上，採用二維半導體材料；源接觸電極600和汲接觸電極700，分別位於所述奈米碳管閘陣列300兩端，並分別與所述半導體通道500連接。
具體地，所述神經元電晶體結構還包括分別引出所述多個奈米碳管301的多個閘接觸電極302。
本實施例中，所述半導體基板100可以為矽基板或其他適合的半導體材料基板。所述絕緣層200可以為氧化矽或其他適合的絕緣材料。
本實施例中，所述奈米碳管閘陣列300採用金屬性奈米碳管，每個奈米碳管301的管徑為0.75~3nm，長度為100nm~50μm。由於神經元電晶體通常至少包括3個輸入電極，本實施例中，所述奈米碳管閘陣列300作為神經元電晶體的多輸人閘電極，所述奈米碳管301的數量應為3個以上，具體地，可根據實際需要設計排布更多數量的奈米碳管301。
本實施例中，所述閘電位調整結構400採用了兩層絕緣材料中間夾電位調整層的“三明治”結構，包括第一介電層401、電位調整層403和第二介電層402，其中所述第一介電層401和所述第二介電層402的材料為絕緣材料，本實施例優選為ZrO2。所述電位調整層403用於調整通道電位，其材料可以是多晶矽或其他適合用於調整電位的材料。具體地，所述閘電位調整結構400的厚度可以為2-100nm。
本實施例中，所述半導體通道500採用的二維半導體材料可
以是MoS2、WS2、ReS2、SnO等材料。
本實施例中，所述半導體通道500的表面覆蓋有鈍化層501。具體地，鈍化層501的材料可以是諸如矽氧化物、矽氮化物或矽氮氧化物等絕緣材料。鈍化層501的厚度可以根據實際需要設計，應當將半導體通道500表面完全包裹覆蓋，以實現半導體通道500與周圍環境的隔離。
第2圖為本實施例提供的神經元電晶體結構的原理示意圖，源接觸電極接Vss，汲接觸電極接Vdd，分別連接半導體通道兩端；閘極採用多輸入的閘電極陣列，分別接Vg1、Vg2、Vg3、……Vgn，在閘電極陣列與半導體通道之間設有電位調整層，通過改變電位調整層的狀態來調整半導體通道電位，從而可實現神經元電晶體在閘上的加權功能。
下面結合附圖進一步詳細說明本實施例提供的神經元電晶體結構的製備方法。
請參閱第3a-3g圖，本實施例提供一種神經元電晶體結構的製備方法，包括如下步驟：
首先，如第3a圖所示，提供半導體基板100。所述半導體基板100可以是任何適合的半導體材料，例如可採用矽基板。
如第3b圖所示，在所述半導體基板100上形成絕緣層200。所述絕緣層200可以是氧化矽或其他適合的絕緣材料，例如，可採用在矽基板上生長氧化層的方式形成絕緣層200。
如第3c圖所示，在所述絕緣層200上形成奈米碳管閘陣列300，所述奈米碳管閘陣列300包括陣列排布的多個作為閘電極的奈米碳管301。每個奈米碳管301的管徑範圍可以是0.75~3nm，長度範圍可以是
100nm~50μm。優選地，採用金屬性的奈米碳管。形成多個奈米碳管301的方法可以是電弧法、雷射蒸發法、化學氣相沉積法、熱解聚合法等。形成奈米碳管301的數量為3個以上，具體地，可根據實際需要設計排布所需數量的奈米碳管閘陣列。
如第3d圖所示，在所述奈米碳管陣列300上形成閘電位調整結構400，所述閘電位調整結構400由下至上依次包括第一介電層401、電位調整層403和第二介電層402。其中所述第一介電層401覆蓋每個奈米碳管301的表面。所述第一介電層401和所述第二介電層402的材料為絕緣材料，例如可以採用ZrO2形成。所述電位調整層403用於調整通道電位，可以採用多晶矽或其他適合用於調整電位的材料製作。形成所述閘電位調整結構400的方法可以選自CVD、MOCVD、ALD、分子束磊晶(MBE)中的一種或多種，或其他適合的製程。形成的閘電位調整結構400的厚度可以為2-100nm。
如圖3e所示，在所述閘電位調整結構400上採用二維半導體材料形成半導體通道500。所述半導體通道500採用的二維半導體材料可以是MoS2、WS2、ReS2、SnO等材料。形成所述半導體通道500的方法可以是化學氣相沉積(CVD)、物理氣相沉積(PVD)、金屬有機化合物化學氣相沉積(MOCVD)、原子層沉積(ALD)等沉積方法，或其他適合的製程。
然後，如第3f圖所示，在所述半導體通道500上覆蓋鈍化層501。具體地，鈍化層501的材料可以是諸如矽氧化物、矽氮化物或矽氮氧化物等介電材料。鈍化層501的厚度可以根據實際需要設計。鈍化層501應當將半導體通道500的表面完全包裹覆蓋，以實現半導體通道500與周圍環境的隔離。形成所述鈍化層501的方法可以選自化學氣相沉積、物理氣相沉積、金
屬有機化合物化學氣相沉積、原子層沉積中的一種或多種或其他適合的製程。
最後，如第3g圖所示，形成分別位於所述奈米碳管閘陣列300兩端與所述半導體通道500連接的源接觸電極600和汲接觸電極700，以及分別引出所述多個奈米碳管301的多個閘接觸電極302。
具體地，形成所述源接觸電極600和汲接觸電極700的方法可以包括步驟：分別在所述奈米碳管閘陣列300兩端的上方蝕刻表面鈍化層501，形成開口露出所述半導體通道500的頂部，然後在所述開口中填充導電材料，形成源接觸電極600和汲接觸電極700。
形成多個閘接觸電極302的方法可以包括步驟：蝕刻形成多個通孔以分別露出所述多個奈米碳管301，然後在所述通孔中填充導電材料，形成多個閘接觸電極302。引出閘接觸電極302時，只需要避開半導體通道有源區，不需要避開電荷俘獲等材料層。
其中，形成通孔或開口的方法可以為乾式蝕刻、原子層蝕刻(ALE)或其他適合的方法。閘接觸電極302、源接觸電極600和汲接觸電極700可以採用Ti、Al、Ni、Au等導電材料，或其他適合的金屬接觸材料和結構。
綜上所述，本發明的神經元電晶體結構，以二維半導體材料通道代替傳統的矽摻雜通道，使通道電荷更易控制，採用金屬奈米碳管閘陣列作為神經元電晶體的多輸入閘電極，可顯著減小閘極尺寸。相對于現有的神經元MOS電晶體，本發明的神經元電晶體使器件性能得到了進一步提升，器件尺寸進一步縮小，有利於解決積體電路中電晶體數目及互連線
增多帶來的諸多問題。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的請求項所涵蓋。
Claims (14)
- 一種神經元電晶體結構，包括：半導體基板；絕緣層，位於所述半導體基板之上；奈米碳管閘陣列，位於所述絕緣層上，包括陣列排布的多個作為閘電極的奈米碳管；閘電位調整結構，位於所述奈米碳管閘陣列上，由下至上依次包括第一介電層、電位調整層和第二介電層；半導體通道，位於所述閘電位調整結構之上，採用二維半導體材料；源接觸電極和汲接觸電極，分別位於所述奈米碳管閘陣列兩端，並分別與所述半導體通道連接。
- 根據請求項1所述的神經元電晶體結構，其中所述神經元電晶體結構還包括分別引出所述多個奈米碳管的多個閘接觸電極。
- 根據請求項1所述的神經元電晶體結構，其中所述半導體基板為矽基板。
- 根據請求項1所述的神經元電晶體結構，其中所述絕緣層為氧化矽。
- 根據請求項1所述的神經元電晶體結構，其中所述奈米碳管閘陣列採用金屬性奈米碳管，每個奈米碳管的管徑為0.75~3nm，長度為100nm~50μm。
- 根據請求項1所述的神經元電晶體結構，其中所述奈米碳管的數量為3個以上。
- 根據請求項1所述的神經元電晶體結構，其中所述閘電位調整結構中，所述第一介電層和所述第二介電層的材料為ZrO2。
- 根據請求項1所述的神經元電晶體結構，其中所述閘電位調整結構中，所述電位調整層的材料為多晶矽。
- 根據請求項1所述的神經元電晶體結構，其中所述閘電位調整結構的厚度為2-100nm。
- 根據請求項1所述的神經元電晶體結構，其中所述半導體通道採用的二維半導體材料為MoS2、WS2、ReS2或SnO。
- 根據請求項1所述的神經元電晶體結構，其中所述半導體通道的表面覆蓋有鈍化層。
- 一種神經元電晶體結構的製備方法，包括以下步驟：提供半導體基板；在所述半導體基板上形成絕緣層；在所述絕緣層上形成奈米碳管閘陣列，所述奈米碳管閘陣列包括陣列排布的多個作為閘電極的奈米碳管；在所述多個奈米碳管上形成閘電位調整結構，所述閘電位調整結構由下至上依次包括第一介電層、電位調整層和第二介電層；在所述閘電位調整結構上採用二維半導體材料形成半導體通道；在所述半導體通道上覆蓋鈍化層；形成分別位於所述奈米碳管閘陣列兩端與所述半導體通道連接的源接觸電極和汲接觸電極，以及分別引出所述多個奈米碳管的多個閘接觸電極。
- 根據請求項12所述的神經元電晶體結構的製備方法，其中形成所述源接觸電極和汲接觸電極的方法包括步驟：分別在所述奈米碳管閘陣列兩端的上方蝕刻表面鈍化層，形成開口露出所述半導體通道的頂部，然後在所述開口中填充導電材料，形成源接觸電極和汲接觸電極。
- 根據請求項12所述的神經元電晶體結構的製備方法，其中形成多個閘接觸電極的方法包括步驟：蝕刻形成多個通孔以分別露出所述多個奈米碳管，然後在所述通孔中填充導電材料，形成多個閘接觸電極。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611235618.1A CN108258038B (zh) | 2016-12-28 | 2016-12-28 | 神经元晶体管结构及其制备方法 |
| ??201611235618.1 | 2016-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201838190A TW201838190A (zh) | 2018-10-16 |
| TWI641149B true TWI641149B (zh) | 2018-11-11 |
Family
ID=62719995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106120431A TWI641149B (zh) | 2016-12-28 | 2017-06-19 | 一種神經元電晶體結構及其製備方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108258038B (zh) |
| TW (1) | TWI641149B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473549A (zh) * | 2018-10-29 | 2019-03-15 | 北京大学 | 一种基于二维半导体材料的突触晶体管及其制备方法 |
| CN112909009B (zh) * | 2019-12-03 | 2022-12-20 | 芯恩（青岛）集成电路有限公司 | 三维无结型神经元网络器件及其制作方法 |
| US20230040758A1 (en) * | 2019-12-26 | 2023-02-09 | Northwestern University | Tunable gaussian heterojunction transistors, fabricating methods and applications of same |
| CN111180582B (zh) * | 2020-02-12 | 2021-12-21 | 福州大学 | 一种基于驻极体的突触晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW232085B (en) * | 1993-02-11 | 1994-10-11 | Ind Tech Res Inst | Neuron type MOSFET |
| TW548825B (en) * | 2001-06-06 | 2003-08-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| TW200425503A (en) * | 2003-05-05 | 2004-11-16 | Ind Tech Res Inst | Fabrication and structure of carbon nanotube-gate transistor |
| US20120038409A1 (en) * | 2010-08-13 | 2012-02-16 | Nokia Corporation | Nanotechnology |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339735B (zh) * | 2011-10-12 | 2013-03-06 | 北京大学 | 一种石墨烯晶体管的制备方法 |
| US9040364B2 (en) * | 2012-10-30 | 2015-05-26 | International Business Machines Corporation | Carbon nanotube devices with unzipped low-resistance contacts |
| TWI508305B (zh) * | 2013-05-06 | 2015-11-11 | E Ink Holdings Inc | 主動元件 |
| JP6256912B2 (ja) * | 2013-11-12 | 2018-01-10 | 国立研究開発法人産業技術総合研究所 | カーボンナノチューブ集合体を用いた電界効果トランジスタ |
| CN105810750B (zh) * | 2014-12-29 | 2019-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种碳纳米管神经元器件及其制作方法 |
-
2016
- 2016-12-28 CN CN201611235618.1A patent/CN108258038B/zh active Active
-
2017
- 2017-06-19 TW TW106120431A patent/TWI641149B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW232085B (en) * | 1993-02-11 | 1994-10-11 | Ind Tech Res Inst | Neuron type MOSFET |
| TW548825B (en) * | 2001-06-06 | 2003-08-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| TW200425503A (en) * | 2003-05-05 | 2004-11-16 | Ind Tech Res Inst | Fabrication and structure of carbon nanotube-gate transistor |
| US20120038409A1 (en) * | 2010-08-13 | 2012-02-16 | Nokia Corporation | Nanotechnology |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108258038B (zh) | 2020-10-16 |
| CN108258038A (zh) | 2018-07-06 |
| TW201838190A (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI641149B (zh) | 一種神經元電晶體結構及其製備方法 | |
| TWI222742B (en) | Fabrication and structure of carbon nanotube-gate transistor | |
| TWI709239B (zh) | 場效電晶體以及半導體裝置 | |
| Jiang et al. | Stable InSe transistors with high-field effect mobility for reliable nerve signal sensing | |
| Park et al. | Nonvolatile and neuromorphic memory devices using interfacial traps in two-dimensional WSe2/MoTe2 stack channel | |
| Jiang et al. | Impact of Thickness on Contact Issues for Pinning Effect in Black Phosphorus Field‐Effect Transistors | |
| CN104517858A (zh) | 混合相场效应晶体管 | |
| TWI661562B (zh) | 一種神經元電晶體結構及其製備方法 | |
| US9070775B2 (en) | Thin film transistor | |
| KR20120100630A (ko) | 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치 | |
| CN105590932A (zh) | 一种基于柔性薄膜晶体管的cmos电路及其制作方法 | |
| Andreev et al. | Looking beyond 0 and 1: principles and technology of multi‐valued logic devices | |
| Xiang et al. | Carbon nanotube dual-material gate devices for flexible configurable multifunctional electronics | |
| Subramaniam et al. | Submicron ambipolar nanocrystalline silicon thin-film transistors and inverters | |
| Yang et al. | 2D molybdenum disulfide (MoS 2) transistors driving RRAMs with 1T1R configuration | |
| TWI656654B (zh) | 太陽能電池 | |
| Liu et al. | Evaluating injection and transport properties of organic field-effect transistors by the convergence point in transfer-length method | |
| Dai et al. | Multi-functional multi-gate one-transistor process-in-memory electronics with foundry processing and footprint reduction | |
| US20150129941A1 (en) | Device and structure and method for forming the same | |
| US11636324B2 (en) | Gaussian synapses for probabilistic neural networks | |
| TWI638447B (zh) | 一種無接面半導體通道閘陣列記憶體結構及其製備方法 | |
| CN108767015B (zh) | 场效应晶体管及其应用 | |
| Zheng et al. | Low thermal budget reconfigurable fully depleted silicon on insulator field-effect-transistors with embedded Boolean logic | |
| JP6978902B2 (ja) | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 | |
| CN104393036A (zh) | 一种三维碳纳米线晶体管结构及其制备方法 |