JP6978902B2 - 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 - Google Patents
化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 Download PDFInfo
- Publication number
- JP6978902B2 JP6978902B2 JP2017217252A JP2017217252A JP6978902B2 JP 6978902 B2 JP6978902 B2 JP 6978902B2 JP 2017217252 A JP2017217252 A JP 2017217252A JP 2017217252 A JP2017217252 A JP 2017217252A JP 6978902 B2 JP6978902 B2 JP 6978902B2
- Authority
- JP
- Japan
- Prior art keywords
- linear
- compound semiconductor
- semiconductor device
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本実施形態に係る化合物半導体装置についてその製造工程を追いながら説明する。
本実施形態では、確率共鳴現象が発現し易い化合物半導体装置について説明する。
本実施形態では、以下のように線状半導体25同士を連結する連結部26の形成を容易にする。
本実施形態では、以下のようにして第1〜第3実施形態よりも線状半導体25の個数を増やす。
本実施形態では、第4実施形態で説明したトランジスタTRを使用した受信機について説明する。
本実施形態では、第4実施形態で説明したトランジスタTRを使用した演算装置について説明する。
前記基板の上に互いに間隔をおいて複数形成され、各々が前記基板の上方に向かって線状に延びると共に、各々の上端同士が電気的に接続された線状半導体と、
前記複数の線状半導体の各々の側面に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成されたゲート電極と、
を有する化合物半導体装置。
基板と、
前記基板の上に互いに間隔をおいて複数形成され、各々が前記基板の上方に向かって線状に延びると共に、各々の上端同士が電気的に接続された線状半導体と、
前記複数の線状半導体の各々の側面に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成され、かつ前記信号線に電気的に接続されたゲート電極と、
を有する受信機。
複数の前記線状半導体の各々の上端同士を電気的に接続する工程と、
前記複数の線状半導体の各々の側面にゲート絶縁層を形成する工程と、
前記ゲート絶縁層の上にゲート電極を形成する工程と、
を有する化合物半導体装置の製造方法。
前記線状半導体の前記上端を太らせるときに、前記上端よりも下の前記線状半導体を成長させるときと比較して、前記混合ガスにおける前記V族元素の原料ガスの流量比を高めることを特徴とする付記8に記載の化合物半導体装置の製造方法。
前記ゲート絶縁層を形成した後に、前記複数の線状半導体の各々の前記側面、前記連結部の側面、及び前記連結部の上面を導電膜で覆う工程と、
前記複数の線状半導体の各々の前記側面のうち、前記基板寄りの部位に形成された前記導電膜を除去する工程と、
前記導電膜を除去する工程の後に、前記複数の線状半導体の各々を埋め込む厚さの絶縁層を前記基板の上に形成する工程と、
前記絶縁層をマスクにして、前記絶縁層の上面よりも上の前記導電膜を除去すると共に、前記上面よりも下の前記導電膜を前記ゲート電極として残す工程とを有することを特徴とする付記9に記載の化合物半導体装置の製造方法。
Claims (7)
- 基板と、
前記基板の上に互いに間隔をおいて複数形成され、各々が前記基板の上方に向かって線状に延びる線状半導体と、
前記複数の線状半導体の各々の側面に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成されたゲート電極と、
を有し、
前記線状半導体の各々の上端同士が連結して、前記線状半導体と同じ材料から連結部が形成されている化合物半導体装置。 - 前記複数の線状半導体の各々の直径が互いに異なることを特徴とする請求項1に記載の化合物半導体装置。
- 前記連結部の材料はInAsSbであることを特徴とする請求項1又は2に記載の化合物半導体装置。
- 前記複数の線状半導体の材料はInAsSbであって、前記複数の線状半導体から前記連結部に向かってSbの組成比が連続的に高くなることを特徴とする請求項3に記載の化合物半導体装置。
- 上面視したときに、前記複数の線状半導体の各々が仮想正多角形の頂点に位置することを特徴とする請求項1乃至4のいずれか1項に記載の化合物半導体装置。
- 受信した信号が伝搬する信号線と、
基板と、
前記基板の上に互いに間隔をおいて複数形成され、各々が前記基板の上方に向かって線状に延びる線状半導体と、
前記複数の線状半導体の各々の側面に形成されたゲート絶縁層と、
前記ゲート絶縁層の上に形成され、かつ前記信号線に電気的に接続されたゲート電極と、
を有し、
前記線状半導体の各々の上端同士が連結して、前記線状半導体と同じ材料から連結部が構成されている受信機。 - 基板の上方に向かって延びた複数の線状半導体を前記基板の上に間隔をおいて成長させる工程と、
複数の前記線状半導体の各々の上端同士を電気的に接続する工程と、
前記複数の線状半導体の各々の側面にゲート絶縁層を形成する工程と、
前記ゲート絶縁層の上にゲート電極を形成する工程と、
を有し、
前記複数の線状半導体を成長させる工程は、前記線状半導体の各々の上端同士を連結して、前記線状半導体と同じ材料から連結部を形成する工程を有する化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017217252A JP6978902B2 (ja) | 2017-11-10 | 2017-11-10 | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017217252A JP6978902B2 (ja) | 2017-11-10 | 2017-11-10 | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087704A JP2019087704A (ja) | 2019-06-06 |
JP6978902B2 true JP6978902B2 (ja) | 2021-12-08 |
Family
ID=66764289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017217252A Active JP6978902B2 (ja) | 2017-11-10 | 2017-11-10 | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6978902B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6892026B1 (ja) * | 2020-02-27 | 2021-06-23 | Tdk株式会社 | 演算回路、及びニューロモーフィックデバイス |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136758A (ja) * | 2003-10-31 | 2005-05-26 | Hitachi Kokusai Electric Inc | 歪補償装置 |
JP5090696B2 (ja) * | 2006-09-12 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20090075819A (ko) * | 2006-09-19 | 2009-07-09 | 큐나노 에이비 | 나노스케일 전계 효과 트랜지스터의 조립체 |
CN102255018B (zh) * | 2006-12-22 | 2013-06-19 | 昆南诺股份有限公司 | 带有直立式纳米线结构的led及其制作方法 |
JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
JP2010171055A (ja) * | 2009-01-20 | 2010-08-05 | Elpida Memory Inc | 半導体装置およびその製造方法 |
WO2011065500A1 (ja) * | 2009-11-30 | 2011-06-03 | 国立大学法人北海道大学 | 信号再生装置 |
JP2012004255A (ja) * | 2010-06-15 | 2012-01-05 | Panasonic Corp | 半導体装置 |
FR2968125B1 (fr) * | 2010-11-26 | 2013-11-29 | Centre Nat Rech Scient | Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique |
US9601625B2 (en) * | 2013-07-15 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company Limited | Guard ring structure of semiconductor arrangement |
CN103531635B (zh) * | 2013-09-18 | 2016-03-16 | 北京大学 | 一种基于纳米线的立式环栅晶体管及其制备方法 |
US9373682B2 (en) * | 2014-06-30 | 2016-06-21 | Alpha And Omega Semiconductor Incorporated | Compact guard ring structure for CMOS integrated circuits |
-
2017
- 2017-11-10 JP JP2017217252A patent/JP6978902B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019087704A (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI496310B (zh) | 以單層或多層石墨烯為基底的測光裝置 | |
KR20180033877A (ko) | 로직 반도체 소자 | |
US20160240564A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US20130221330A1 (en) | Multiple quantum dot device and a production method for the device | |
US9070775B2 (en) | Thin film transistor | |
US20130032784A1 (en) | Thin film transistor including a nanoconductor layer | |
WO2015106552A1 (zh) | 阵列基板及其制造方法和显示装置、薄膜晶体管及其制造方法 | |
KR20170093547A (ko) | 그래핀 트랜지스터 및 이를 이용한 3진 논리 소자 | |
US8785309B2 (en) | Spatial orientation of the carbon nanotubes in electrophoretic deposition process | |
US9960345B2 (en) | Two-dimensional array of four-terminal thin film devices with surface-sensitive conductor layer and method of fabricating the same | |
CN108258038B (zh) | 神经元晶体管结构及其制备方法 | |
JP6978902B2 (ja) | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 | |
US9553139B2 (en) | Semiconductor component and method of manufacture | |
CN108258044B (zh) | 一种神经元晶体管结构及其制备方法 | |
US10620158B2 (en) | High density nano-array for sensing | |
Liang et al. | Short channel carbon nanotube thin film transistors with high on/off ratio fabricated by two-step fringing field dielectrophoresis | |
US10020457B2 (en) | Circuit layout for thin film transistors in series or parallel | |
CN104051249B (zh) | 改善的栅极间的外延生长 | |
JP7040598B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2010116768A1 (ja) | 有機薄膜トランジスタ及び半導体集積回路 | |
NL2028581B1 (en) | An addressable quantum dot array | |
JP2011124502A (ja) | 抵抗素子及びその製造方法 | |
KR20180018996A (ko) | 저온소결 산화물과 반도체 나노입자가 결합된 다중 센서 어레이 및 이의 제조 방법 | |
TW201843804A (zh) | 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法 | |
CN104752056B (zh) | 薄膜电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6978902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |