CN108711568B - 基于pet衬底的柔性二输入与逻辑门电路 - Google Patents
基于pet衬底的柔性二输入与逻辑门电路 Download PDFInfo
- Publication number
- CN108711568B CN108711568B CN201810720774.XA CN201810720774A CN108711568B CN 108711568 B CN108711568 B CN 108711568B CN 201810720774 A CN201810720774 A CN 201810720774A CN 108711568 B CN108711568 B CN 108711568B
- Authority
- CN
- China
- Prior art keywords
- flexible
- logic gate
- gate circuit
- input
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 11
- 229920003023 plastic Polymers 0.000 claims abstract description 10
- 239000004033 plastic Substances 0.000 claims abstract description 10
- 239000012790 adhesive layer Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims 8
- 239000010408 film Substances 0.000 claims 3
- 230000035939 shock Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及柔性二输入与逻辑门柔性集成电路，为实现二输入与逻辑门电路具有结构轻薄、可弯曲折叠，抗机械冲击能力强等优点，本发明，基于PET衬底的柔性二输入与逻辑门电路，在PET塑料上表面有一层SU8材料层，作为PET基板和与逻辑门电路的主体部分之间的粘合层，与逻辑门电路的主体部分包括并联的1个柔性PIN二极管和1个柔性电阻，柔性PIN二极管由：P掺杂区(8)、两个N掺杂区(6,10)和两个未掺杂区(7,9)组成，邻接关系为第1个N掺杂区(6)、第1个未掺杂区(7)、P掺杂区(8)、第2个未掺杂区(9)、第2个N型掺杂区(10)；柔性电阻由另一个P型掺杂区(5)构成。
Description
技术领域
本发明涉及的柔性二输入与逻辑门电路适用于柔性集成电路，主要包含柔性PIN二极管和柔性电阻。具体讲,涉及基于PET衬底的柔性二输入与逻辑门电路。
背景技术
柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技，在信息、能源、医疗、国防等领域都具有广泛应用。如印刷RFID、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。同传统的半导体工艺技术一样，柔性电子技术也可以应用于集成电路的制造。并且通过柔性电子技术制作出的柔性集成电路具有可弯曲折叠，空间适应能力强等传统集成电路难以匹及的优点，具有巨大的发展潜力。然而当前研究人员只将目光投向柔性衬底材料，柔性器件材料和柔性器件尺寸上，并未在柔性二输入与逻辑门电路这样基础集成电路的设计制造上有所精进。
发明内容
为克服现有技术的不足，本发明旨在实现对二输入信号进行与逻辑操作。并且该二输入与逻辑门电路中的柔性器件具有结构轻薄、可弯曲折叠，抗机械冲击能力强等优点，适用于在空间受限情况下的输入信号与逻辑运算。为此，本发明采用的技术方案是，基于PET衬底的柔性二输入与逻辑门电路，在PET塑料上表面有一层SU8材料层，作为PET基板和与逻辑门电路的主体部分之间的粘合层，与逻辑门电路的主体部分包括并联的1个柔性PIN二极管和1个柔性电阻，柔性PIN二极管由：P掺杂区8、两个N掺杂区6、10和两个未掺杂区7、9组成，邻接关系为第1个N掺杂区6、第1个未掺杂区7、P掺杂区8、第2个未掺杂区9、第2个N型掺杂区10；柔性电阻由另一个P型掺杂区5构成，其中柔性PIN二极管的P掺杂区域同电阻相连，作为信号输出部分，柔性PIN二极管的N端连接作为输入信号的一个通路，信号的另外一个通路为柔性电阻未与柔性PIN二极管连接的一端。
PET塑料可由绝缘柔性材料代替。
本发明的特点及有益效果是：
本发明设计的柔性二输入与逻辑门电路只需将输入信号分别接到输入端口上便可以实现对输入信号的与运算，运算结果通过输出端口进行输出。为应对不同的使用场景，本发明中柔性PIN二极管器件具有不同的沟道长宽，柔性电阻也具有不同的掺杂浓度和尺寸，从而使得所设计的柔性二输入与逻辑门电路拥有广阔的应用前景。
附图说明：
附图中示出本发明的实施例。其中：
图1示出基于PET衬底的柔性二输入与逻辑门电路原理图；
图2示出柔性PIN二极管和柔性电阻的俯视图；
标记如下：1为金属连线，2、3为信号输入端口，4为信号输出端口，5、8为单晶硅薄膜P型掺杂区，为6、10为单晶硅薄膜N型掺杂区，7、9为单晶硅薄膜未掺杂区。
图3示出柔性PIN二极管和柔性电阻的截面图；
标记如下：13为PET，14为SU-8材料，13、11为N区电极，12为P区电极。
具体实施方式
本发明解决的技术问题在于利用所设计的基于PET衬底的柔性二输入与逻辑门电路可以实现对二输入信号进行与逻辑操作。并且该二输入与逻辑门电路中的柔性器件具有结构轻薄、可弯曲折叠，抗机械冲击能力强等优点，适用于在空间受限情况下的输入信号与逻辑运算。因为与逻辑门电路是集成电路设计制造的核心电路之一，所以本发明设计的基于PET衬底的柔性二输入与逻辑门电路具有巨大的发展空间，可以进行大规模的推广使用。
依据本发明，该技术问题通过一种基于PET衬底的柔性二输入与逻辑门电路来解决。在对柔性PIN二极管的前期研究中发现该器件的IV特性，CV特性等电学特性与器件的沟道长度，宽度有对应关系，利用这些特性可以建立起相应的分析模型，从而可以实现对输入信号强度不等时器件尺寸的选择。同时，前期研究中也发现通过对硅薄膜进行掺杂以及翻转转移技术制作的柔性电阻具有同普通硬质电阻相同的特性。从而，可以使用柔性PIN二极管和柔性电阻制作柔性二输入与逻辑门电路。
下面结合附图和具体实施方式进一步详细说明本发明。
图1示出基于PET衬底的柔性二输入与逻辑门电路原理图，包括一个柔性电阻，一个柔性PIN二极管以及若干互联线，使用时A端和B端作为信号的输入端口。二输入信号经过与逻辑运算后的输出信号从C端输出。
图2和图3示出基于柔性基底的PIN二极管和电阻的俯视图以及截面图。其中，衬底包括PET塑料基板13和SU8粘合层14，用来支撑柔性PIN二极管和柔性电阻。柔性二输入与逻辑门电路制作在PET塑料基板13(其他类型普通塑料、柔性材料都可以作为衬底基材)上，在PET塑料上表面有一层SU8材料层14，作为PET基板与探测部分之间的粘合层。逻辑门电路的主体部分包括1个并联的柔性PIN二极管和1个柔性电阻。柔性PIN二极管由：P掺杂区8、N掺杂区6、10和未掺杂区7、9组成。柔性电阻由P型掺杂区5组成。其中柔性PIN二极管的P掺杂区域同电阻相连，作为信号输出部分，柔性PIN二极管的N端连接作为输入信号的一个通路，信号的另外一个通路为柔性电阻未同柔性PIN二极管连接的部分。金属互连线只同柔性电阻的边缘接触。
进行二输入信号处理时，两路输入信号分别通过柔性二输入与逻辑门电路的2端和3端进入与门，信号经过二极管和电阻处理后通过4端进行输出。
本发明设计的基于PET衬底的柔性二输入与逻辑门电路可以对二输入信号进行与逻辑运算。该二输入与逻辑门电路可应用于空间受限的柔性集成电路工作区域，也可以应用于智能穿戴上。
Claims (1)
1.一种基于PET衬底的柔性二输入与逻辑门电路，其特征是，在PET塑料基板上表面有一层SU8材料层，作为PET塑料基板和与逻辑门电路的主体部分之间的粘合层，与逻辑门电路的主体部分包括并联的1个柔性PIN二极管和1个柔性电阻，柔性PIN二极管由：单晶硅薄膜P型掺杂区(8)、两个单晶硅薄膜N型掺杂区(6,10)和两个单晶硅薄膜未掺杂区(7,9)组成，邻接关系为第1个单晶硅薄膜N型掺杂区(6)、第1个单晶硅薄膜未掺杂区(7)、单晶硅薄膜P型掺杂区(8)、第2个单晶硅薄膜未掺杂区(9)、第2个单晶硅薄膜N型掺杂区(10)；柔性电阻由另一个单晶硅薄膜P型掺杂区(5)构成，其中柔性PIN二极管的单晶硅薄膜P型掺杂区同电阻相连，作为信号输出部分，柔性PIN二极管的两个单晶硅薄膜N型掺杂区(6,10)连接作为输入信号的一个通路，输入信号的另外一个通路为柔性电阻未与柔性PIN二极管连接的一端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810720774.XA CN108711568B (zh) | 2018-07-03 | 2018-07-03 | 基于pet衬底的柔性二输入与逻辑门电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810720774.XA CN108711568B (zh) | 2018-07-03 | 2018-07-03 | 基于pet衬底的柔性二输入与逻辑门电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108711568A CN108711568A (zh) | 2018-10-26 |
| CN108711568B true CN108711568B (zh) | 2023-08-22 |
Family
ID=63873320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810720774.XA Active CN108711568B (zh) | 2018-07-03 | 2018-07-03 | 基于pet衬底的柔性二输入与逻辑门电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108711568B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427041A (zh) * | 2012-05-24 | 2013-12-04 | 海洋王照明科技股份有限公司 | 柔性有机发光二极管的阳极及其制备方法、柔性有机发光二极管 |
| CN105336757A (zh) * | 2015-11-06 | 2016-02-17 | 中国计量学院 | 基于有机二极管的柔性微波能量转换器 |
| CN105590932A (zh) * | 2014-10-24 | 2016-05-18 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种基于柔性薄膜晶体管的cmos电路及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7799699B2 (en) * | 2004-06-04 | 2010-09-21 | The Board Of Trustees Of The University Of Illinois | Printable semiconductor structures and related methods of making and assembling |
| US8232617B2 (en) * | 2009-06-04 | 2012-07-31 | Wisconsin Alumni Research Foundation | Flexible lateral pin diodes and three-dimensional arrays and imaging devices made therefrom |
-
2018
- 2018-07-03 CN CN201810720774.XA patent/CN108711568B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427041A (zh) * | 2012-05-24 | 2013-12-04 | 海洋王照明科技股份有限公司 | 柔性有机发光二极管的阳极及其制备方法、柔性有机发光二极管 |
| CN105590932A (zh) * | 2014-10-24 | 2016-05-18 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种基于柔性薄膜晶体管的cmos电路及其制作方法 |
| CN105336757A (zh) * | 2015-11-06 | 2016-02-17 | 中国计量学院 | 基于有机二极管的柔性微波能量转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108711568A (zh) | 2018-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108693992A (zh) | 触控显示设备 | |
| ATE438586T1 (de) | Nanodrahtvorrichtung mit vertikalen (111) seitenwänden und herstellungsverfahren | |
| TW200522361A (en) | Transistor device | |
| CN105590932B (zh) | 一种基于柔性薄膜晶体管的cmos电路及其制作方法 | |
| CN108183117A (zh) | 微型发光二极管显示面板及其制作方法 | |
| CN105679857A (zh) | 一种基于硅量子点/石墨烯/硅异质结构的光电传感器 | |
| US9601627B2 (en) | Diode structure compatible with FinFET process | |
| TW201448223A (zh) | 互連爲電路之三端印刷裝置 | |
| Qin et al. | Fabrication and characterization of flexible microwave single-crystal germanium nanomembrane diodes on a plastic substrate | |
| CN109564892A (zh) | 非晶态金属热电子晶体管 | |
| US8618627B2 (en) | Shielded level shift transistor | |
| CN108711568B (zh) | 基于pet衬底的柔性二输入与逻辑门电路 | |
| CN108711567B (zh) | 基于pet衬底的柔性二输入或逻辑门电路 | |
| CN101005065A (zh) | 具旁路导通开关的发光半导体组件 | |
| KR20100009869A (ko) | 씨모스 트랜지스터 및 그 제조 방법 | |
| CN109545797B (zh) | 基于柔性衬底的柔性二输入或非逻辑门电路 | |
| CN106449764A (zh) | 一种柔性薄膜底栅双沟道晶体管 | |
| CN1316621C (zh) | 互补式金属氧化物半导体反相器 | |
| CN104409498A (zh) | 石墨烯微分负阻晶体管 | |
| CN113764437B (zh) | 一种显示面板及显示面板的制作方法 | |
| KR19980018815A (ko) | 반도체 집적회로장치 | |
| CN103811482B (zh) | 静电放电保护电路 | |
| CN114660132A (zh) | 显示面板及其制作方法、显示装置、以及检测方法 | |
| CN101847635B (zh) | 结型晶体管与肖特基二极管的整合元件 | |
| CN114188304A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |