JPH03125448A - ウエハ試験用プローブカードおよびその製造方法 - Google Patents

ウエハ試験用プローブカードおよびその製造方法

Info

Publication number
JPH03125448A
JPH03125448A JP1264150A JP26415089A JPH03125448A JP H03125448 A JPH03125448 A JP H03125448A JP 1264150 A JP1264150 A JP 1264150A JP 26415089 A JP26415089 A JP 26415089A JP H03125448 A JPH03125448 A JP H03125448A
Authority
JP
Japan
Prior art keywords
substrate
contact
main surface
probe
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1264150A
Other languages
English (en)
Other versions
JPH0680713B2 (ja
Inventor
Tetsuo Tada
多田　哲生
Ryoichi Takagi
亮一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1264150A priority Critical patent/JPH0680713B2/ja
Priority to US07/501,463 priority patent/US4983908A/en
Priority to US07/601,635 priority patent/US5042148A/en
Publication of JPH03125448A publication Critical patent/JPH03125448A/ja
Publication of JPH0680713B2 publication Critical patent/JPH0680713B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ウェハ試験用プローブカードに関し、特に
半導体ウェハに形成された半導体装置（半導体チップ）
の複数個の電極に対応して接触できるように配置された
複数個の接触子を有するウェハ試験用プローブカードに
関するものである。
［従来の技術］ 一般に、半導体集積回路装置（ＩＣ）の製造工程におい
ては、ＩＣを試験する検査装置（以下、ウェハ・ブロー
μと称する。）を用いて、半導体ウェハに形成された半
導体装置の電気的特性が測定される。このウェハ・ブロ
ーμには、半導体装置の電極（ボンディング・パッド）
パターンに対応した探針を絶縁基板に固定したプローブ
基板が用いられている。
第５図は、従来のウェハ試験用プローブ基板がウェハ・
ブローμに組込まれた状態を概略的に示す断面図である
。第６図は、ウェハ上の電極パッドに細長い導体針（以
下、プローブ針と称する。）が接触している状態を示す
部分拡大斜視図である。
以下、これらの図を参照して、従来のウェハ試験装置の
構造について説明する。
ＬＳＩ等の半導体装置が多数個作り込まれたウェハ１は
、ウェハチャック８上に載せられ、固定されている。ウ
ェハチャック８は移動機構９によって上下左右方向に移
動可能になっている。ウェハ１の表面上には、電極パッ
ド２が各半導体チップごとに数百側のオーダで形成され
ている。これらの電極パッド２に対面するように、細長
いプローブ針３がプローブ支持基板４の上に設けられて
いる。プローブ支持基板４はウェハ１の上方に位置合わ
せされて対向させられている。プローブ針３は、タング
ステン、クロムまたはタングステンクロム合金等からな
る。プローブ支持基板４は、ガラス・エポキシ等の絶縁
材料からなる。金属配線パターン５はプローブ支持基板
４の上に形成されている。この金属パターン配線５は銅
などからなる。プローブ針３は、金属パターン配線５に
半田等によって電気的に接続されている。電極パッド２
の表面上にプローブ針３が接触する表面積は約５０〜１
００μｍφ程度である。プローブ支持基板４の側に接続
されるプローブ針３の外径は約１５０〜２００μｍφ程
度である。金属パターン配線５は、スルーホールを介し
て、プローブ針３が接続される側のプローブ支持基板４
の表面と反対側の表面上にも形成されている。この金属
パターン配線５には、接触ピン（以下、ポゴピンと称す
る。）７が電気的に接触させられている。このポゴピン
７はＬＳＩテスタのテストヘッド６に設けられている。
プローブ支持基板４はウェハ・ブローμの基板固定部１
２に支持固定されている。
次に、上記のようなウェハ試験用探触板（プロブ・カー
ド）を用いてウェハの状態で半導体装置の電気的特性試
験を行なう手順について説明する。移動機構９を用いて
、ウェハチャック８上に固定されているウェハ１内の１
個、または複数個のチップの各電極パッド２と、プロー
ブ支持基板４上に固定されている各プローブ針３とが対
向して接触するように位置合わせされる。プローブ針３
は、ウェハチャック８が上下方向に動作することによっ
て、電極パッド２の表面上に接触する。
このようにして、各プローブ針３が半導体チップ内の各
電極パッド２上に接触すると、テストヘッド６内のポゴ
ピン７と金属パターン配線５とを経由して、ウェハ１と
ＬＳＩテスタ本体（図示せず）とは電気的に接続された
状態となる。これによって、ウェハ１、すなわち、ウェ
ハ１内に作り込まれた各半導体装置とＬＳＩテスタ本体
との電気的信号の伝達が可能になり、所定のウェハ状態
における半導体装置の電気的特性試験が行なわれ得る状
態となる。
［発明が解決しようとする課題］ しかしながら、従来のウェハ試験用探触板はプローブ針
を用いているので、ウェハ内に作り込まれる電極パッド
のサイズやピッチ（間隔）が微細化すると、それに応じ
てプローブ針の外径も小さくする必要がある。プローブ
針の外径を微細化すると、電極パッドとの接触抵抗が大
きくなるという問題がある。また、プローブ針の外径の
微細化に伴なって、プローブ針の製造加工が困難となり
、プローブ支持基板へのプローブ針の実装も困難となる
。すなわち、ウェハ内に微細加工によって形成された多
数個の電極パッドに対して高い精度で位置合わせするこ
とができるように、多数個の微小なプローブ針をプロー
ブ支持基板に対して精度良く取付けることは困難になる
。
そこで、上記のような問題点を解消するためにウェハ試
験用探針の位置精度を向上させたプローブカードの構造
が特開昭６３−２６３７３８号公報に開示されている。
第７図は、このようなプローブカードの探針部分を示す
部分断面図である。
このプローブカードによれば、絶縁基板２１の両面上に
導電性パターン２２が形成されている。基板２１の各面
に形成された導電性パターン２２は、スルーホールに形
成された導体部２３を介して導通する。基板２１の一方
の面に形成された導電性パターン２２の上に接続するよ
うにバンプ２４が形成されている。導電性パターン２２
の形成は、基板上に形成された銅箔をエツチングするこ
とにより行なわれる。バンプ２４は、金からなる。
上述のプローブカードによれば、探針となるバンプ２４
は導電性パターン２２の先端部に形成されるので、被測
定物の電極パッドの位置に合わせて導電性パターンを設
計することにより、探針部分の位置精度が高く保たれ得
る。しかしながら、探針部分の形状はバンブ形状である
ため、各電極パッドとの接触の形態は点接触である。そ
のため、バンプ２４と電極パッドとの接触が安定して行
なわれ得ない。また、バンプ２４のみが電極パッドの表
面に確実に接触し得るようにバンプ２４の高さを大きく
しようとすると、その形状の制約により、バンプ２４は
導電性パターン２２の横方向に広がるように形成される
。これにより、たとえ導電性パターン２２が微細に形成
され得たとしても、バンプ形状の制約のために、探針部
分を所定の微細な間隔で高密度に形成することは困難に
なる。
また、ウェハ試験用探針の位置精度を向上させたウェハ
試験用プローブカードの構造が特開昭６４−３９５５９
号公報に開示されている。第８図は、このようなプロー
ブカードの探針部分を示す部分断面図である。このプロ
ーブカードによれば、半導体ウェハ内にある各チップの
電極パッドに対応して接触できるように、導電性の弾性
材料で作られた探針３４が透明な基板３１に固定されて
いる。探針３４に接続するように配線層３２が基板３１
上に形成されている。この配線層３２の上には、透明材
料で作られた隔壁３５で囲まれた圧縮気体封入層３３が
設けられている。気体封入層３３に封入された高圧気体
により、探針３４に圧力が加えられる。これにより、探
針３４と電極パッドとの接触が良好に図られる。すなわ
ち、各電極パッドに均等の針圧が加えられる。
しかしながら、上述のプローブカードによれば、探針３
４の形状がバンプ形状であるとともに、基板３１内のス
ルーホールに挿入されることによって配線層３２に接続
されている。そのため、探針の形状の制約により、電極
パッドと探針との安定した接触が図られない。これは、
電極パッドと探針との接触が接触面積の小さい点接触に
よって行なわれるからである。また、探針３４の先端面
のみを電極パッドに確実に接触させるためには、探針３
４の先端面と基板３１の表面との間の段差を大きくする
ことが必要である。このことを実現するために探針３４
の高さを大きくしようとすると、探針３４は基板３１の
表面上で、横方向へ広がるように形成される。これによ
り、探針３４を微細な間隔で高密度に形成することが困
難になる。さらに、探針３４はスルーホールを介して配
線層３２に接続されている。探針３４には、測定ごとに
繰返し、圧力が加えられる。そのため、第８図に示され
るような形状を有する探針３４は、スルーホールから下
方向へ抜は出る可能性がある。
そこで、この発明は、ウェハ内に微細加工によって形成
された多数個の電極パッドに対して高い精度の位置合わ
せが可能になるとともに、電極パッドと安定した接触を
図ることができ、スルーホールから抜は出ることを防止
することができる微０ 細な接触子を備えたプローブカードおよびその製造方法
を提供することを目的とする。
［課題を解決するための手段］ この発明に従ったプローブカードは、半導体ウェハに形
成された半導体装置の複数個の電極に対応して接触でき
るように配置された複数個の接触子を有する。ウェハ試
験用プローブカードは、基板と、接触子と、配線部とを
備える。基板は、２つの主表面を有し、電気絶縁性、光
透過性および感光性を有する物質からなる。基板には、
一方の主表面から他方の主表面に延びる貫通孔が形成さ
れている。接触子は、貫通孔を充填するように延び、両
端部から中央部に向かってその横断面積が減少するよう
に形成された柱状体からなる。接触子は、基板の一方の
主表面から突出する一方の端部を有し、導電材料からな
る。その一方の端部は少なくとも、ほぼ平坦な端面を有
する。配線部は、接触子の他方の端部に接続するように
延び、基板の他方の主表面の上に所定のパターンに従っ
て形成された導電層からなる。
１ この発明に従ったウェハ試験用プローブカードの製造方
法によれば、ます、２つの主表面を有し、電気絶縁性、
光透過性および感光性を有する基板に、フォトリソグラ
フィ技術を用いて貫通孔が形成される。この貫通孔は、
一方の主表面から他方の主表面に延び、かつ両端部から
中央部に向かってその横断面積が減少するように形成さ
れる。導電層は、貫通孔を充填し、かつ基板の両方の主
表面の上に延びるように形成される。基板の一方の主表
面の上に形成された導電層部分のみが除去される。貫通
孔に充填された導電層部分が基板の一方の主表面から突
出するように、基板の一部分を一方の主表面側から除去
される。
［作用］ この発明においては、プローブカードの基板は感光性を
有する。そのため、接触子が充填する貫通孔は、フォト
リソグラフィ技術を用いて微細に形成され得る。これに
より、接触子は、微細な間隔で高密度に基板に配置され
得る。したがって、微細に高密度で形成された、半導体
装置の複数個２ の電極に対応して、接触子を高い精度で位置合わせする
ことが可能になる。
また、接触子は、基板に形成された貫通孔を充填するよ
うになっている。接触子は、その両端部から中央部に向
かって横断面積が減少するように形成された柱状体から
なる。柱状体の一方の端部はほぼ平坦な端面を有する。
そのため、接触子と電極パッドとの接触が、接触面積の
大きい面接触により行なわれる。これにより、電極パッ
ドと接触子との接触が安定になる。また、接触子の横断
面積は両端部から中央部に向かって減少するように形成
されているので、接触子の突出部分を基板の主表面から
高くなるように形成したとしても、接触子が基板の横方
向へ広がって形成されることはない。したがって、接触
子を微細な間隔て高密度に、基板に配置することが可能
になる。さらに、接触子は、両端部から中央部に向かっ
て横断面積が減少するように形成されているので、基板
に形成された貫通孔を通って上下方向へ抜は出ることは
ない。
３ ［実施例］ 以下、この発明の一実施例を図について説明する。第１
Ａ図は、この発明の一実施例によるウェハ試験用プロー
ブカードがウェハ・プローバに組込まれたときの概略的
な構造を示す断面図である。
第１Ｂ図は、第１Ａ図において矢印ＩＢで示される方向
から見た透視的な平面図である。なお、第１Ａ図は、第
１Ｂ図におけるＩＡ−ＩＡ線に沿った断面を示している
。第１Ｃ図は、プローブカードの探触子部分のみを拡大
して示す斜視図である。
第１Ｄ図は、第１Ａ図における探触子部分を拡大して示
す部分断面図である。これらの図を参照して、この発明
に従ったウェハ試験用プローブカードの一実施例の構造
と、このプローブカードを用いて構成されるウェハ・プ
ローバの構造について説明する。
感光性透明ガラス基板１０には、微細加工された数１０
０本のスルーホール１０ａが形成されている。図では、
簡略化のため、１０数本のスルーホール１０ａが示され
ているのみである。各スル４ −ホール１０ａを充填するように接触部１１ａか形成さ
れている。接触部１１ａは、その両端部から中央部に向
かって横断面積が減少するように形成され、くびれ部１
１ｂを有する。この接触部１１ａの一方端部は、試験対
象であるウェハ１の電極パッド２に接触可能な、ほぼ平
坦な端面を有する。接触部１１ａの他方端部は、感光性
透明ガラス基板１０の他方の表面の上まで延びている。
この接触部］−１ａの他方端部に接続するように、金属
配線層１１ｃ、ｌｌｄが基板１０の他方の表面上に形成
されている。接触部１．１　ａは、基板１０上で８０μ
ｍ程度以下の間隔で配置されている。
接触部１１ａが電極パッド２に接触する平面の大きさは
約５０μｍφ程度以下である。また、接触部１１ａが基
板１０から突出する高さは、約５０μｍ程度である。さ
らに、接触部１１ａの両端部から中央部に向かって横断
面積が減少する度合は、外周の傾斜角度で約３°程度で
ある。なお、これらの−ζノ法は、試験対象としての半
導体ウェハ内に設けられる電極パッドのサイズおよびピ
ッチに対５ 応して適宜、設定される。
多数個のＬＳＩが作り込まれたウェハ１はウェハチャッ
ク８に載せられて固定されている。ウェハチャック８は
移動機構９によって上下左右方向に移動可能になってい
る。この移動機構９によって、ウェハ１内に設けられた
電極パッド２と、その上方に設けられる上述のプローブ
カードの接触部１．１　ａとの位置合わせが行なわれる
。スルーホル１０ａを介して接触部１１ａを支持する感
光性透明ガラス基板１０が、ウェハ・プローバの基板固
定部１２によって固定されている。電極パッド２に接触
する接触部１１ａは金属配線層１１ｃに接続されている
。この金属配線層１１ｃは、ポゴピン７と電気的に接触
する金属配線層１１ｄにつながっている。ポゴピン７は
、ＬＳＩテスタのテストヘッド６に設けられている。
上述のように構成されるウェハ・プローバにおいて、ウ
ェハ１内に作り込まれた半導体装置とＬＳＩテスタとの
電気信号の伝達は以下のような経路で行なわれる。電極
パッド２は接触部１．１　ａに６ 接触し、金属配線層１１ｃに電気的に通ずる。金属配線
層１１ｃは金属配線層１１ｄに通じている。
金属配線層ｌｉｄは、テストヘッド６内に設けられたポ
ゴピン７を介してＬＳＩテスタ本体（図示せず）と電気
的に接続される。感光性透明ガラス基板１０の他方の表
面上に形成された金属配線層においては、第１Ｂ図に示
されるように、ポゴピン７に接触する領域としての金属
配線層１１ｄが、接触部１１ａと金属配線層１１ｄとを
接続する金属配線層１１ｃよりも大きな平面積を有する
ように形成されている。これにより、ＬＳＩテスタのポ
ゴピン７と金属配線層との電気的接触がより安定になる
ようにされている。基板］Ｏは透明であるので、電極パ
ッド２と接触部１１ａとの接触状態が良好に確認され得
る。
第２図は、この発明に従ったウェハ試験用プローブカー
ドの別の実施例を示す部分断面図である。
この図によれば、くびれ部１１ｂが、基板］０のスルー
ホール１０ａの中に位置している。このように、接触部
１．１．　ａが基板１０の表面から突出す７ る長さに応じて接触部１１ａと基板１０との位置関係を
変更してもよい。少なくとも、接触部１１ａがスルーホ
ール１０ａから容易に抜は出ることのないように、くび
れ部１１ｂが接触部１１ａの中央部に形成されていれば
よい。
第３図は、この発明に従ったウェハ試験用プローブカー
ドのさらに別の実施例を示す部分断面図である。この図
によれば、ウェハ１に面する感光性透明ガラス基板１０
の表面と反対側の表面に補強用透明ガラス板１３が接合
されている。この補強用透明ガラス板１３は、基板１０
および金属配線層１１ｃ、ｌｌｄに樹脂等の透明接着剤
１４を介して接合されている。これにより、プローブカ
ードの強度の向上が図られる。たとえば、感光性透明ガ
ラス基板１０の厚みは０，２〜鉤　５ｍｍ程度であるの
で、電極パッド２に接触部１１ａを接触させた場合、プ
ローブカード本体が破損する可能性がある。この破損防
止のために、補強用透明ガラス板１３が基板１０に接合
される。
次に、第２図に示されたウェハ試験用プローブ８ カードを一例として、その製造方法について説明する。
製造方法の一例として、基板１０の材料に感光性ガラス
を用いた場合を説明する。第４Ａ図〜第４Ｊ図は、この
発明に従ったウェハ試験用プローブカードの製造方法を
工程順に示す断面図である。これらの図を参照して、１
つの接触子を有するウェハ試験用プローブカードの製造
方法について説明する。
まず、第４Ａ図を参照して、両面が研摩された感光性ガ
ラス１００の上にレジストからなるマスク１０１が形成
される。このマスク１０１を用いて、矢印で示される方
向に紫外線または光が照射される。これにより、潜像形
成領域１００ａが感光性ガラス１００の内部にいくにつ
れて細くなるようにテーパ状に形成される。これは、紫
外線または光の投射が感光性ガラス１．　ＯＯの内部に
いくにつれて悪くなるからである。
次に、第４Ｂ図を参照して、第４Ａ図と同様にして、感
光性ガラス１００の他方の表面にマスク１０２が形成さ
れる。このマスク１０２を用いて、９ 紫外線または光が矢印で示される方向に照射される。こ
れにより、潜像形成領域１００ｂが感光性ガラス１００
に、潜像形成領域１００ａと逆のテーパ形状を有するよ
うに形成される。このとき、潜像形成領域１００ａ、１
００ｂのテーパ形状は約３゛の傾斜角度を有する。
第４Ｃ図を参照して、感光性ガラス１００において潜像
形成領域１００ａ、１００ｂ、すなわち、感光した部分
のみが所定の熱処理によって結晶化される。これは、感
光後の加熱現像処理によって、金属コロイドが生じ、さ
らにその金属コロイドが核となって結晶が成長するから
である。このように結晶化された部分１００ｃが、感光
性ガラス１００の２つの主表面から内部にいくにつれて
細くなるように形成される。
第４Ｄ図を参照して、結晶化された部分１００Ｃが酸に
よって溶解除去（エツチング）される。
このようにして、接触子が設けられるスルーホルとなる
部分として孔１００ｄが感光性ガラス１００に形成され
る。
０ 第４Ｅ図に示すように、孔１００ｄの壁面および感光性
ガラス１００の両面の上にＩＴＯ（Ｉｎｄｉｕｍ　　Ｔ
ｉｎ　　０ｘｉｄｅ、酸化インジウム錫）膜が１０００
〜２０００人の厚みで形成される。このＩＴＯめっき層
１０３は無電解めっき法を用いて形成される。
さらに、第４Ｆ図を参照して、孔１００ｄを充填し、か
つ感光性ガラス１００の両面上にも堆積するように、ニ
ッケルめっき層１１０が４〜５μｍ程度の膜厚でＩＴＯ
めっき層１０３の上に形成される。
このニッケルめっき層１１０の形成は以下の条件下で行
なわれる。触媒として、５ｎＣＱ。（塩化錫）、ＰｄＣ
ｕ、（四塩化パラジウム）が用いられる。リンを１０％
含有する酸性（ＰＨ−５）の溶液に上記の触媒が入れら
れた後、２００〜３００℃の温度で加熱される。このと
き行なわれる化学反応は以下の式で表わされる。
５ｎＣ１２＋ＰｄＣ４１４−＋Ｓｎ２”　十Ｐｄ２”＋
６Ｃ鉦 １ Ｓｎ２＋＋Ｐｄ２が触媒として働き、酸の液に溶解した
ＮｉＣ１ｊのニッケルイオンが、ＩＴＯめっき層１０３
の上に成長する。孔１００ｄにおいてはニッケルめっき
層１１０が柱状のニッケル層として成長する。この柱状
のニッケル層の形成時間は２４時間程度である。
第４Ｇ図に示すように、感光性ガラス１００の一方の主
表面に形成されたニッケルめっき層１１０とＩＴＯめっ
き層１０３とが、研摩により除去される。これにより、
感光性ガラス１００の一方の主表面が露出される。
次に、第４Ｈ図を参照して、露出された感光性ガラス１
００の全面上に紫外線または光が矢印で示される方向に
照射される。これにより、感光性ガラス１００に潜像が
形成される。
その後、第４１図に示すように、酸によって感光性ガラ
ス１００の一方の主表面側の一部分が溶解除去（エツチ
ング）される。このようにして、柱状のニッケルめっき
層１１０の端部が感光性ガラス１００の一方の主表面か
ら突出するように形２ 成される。このとき、柱状のニッケルめっき層］１０が
感光性ガラス１００の表面から突出する部分の高さは、
５０〜１００μｍ程度である。また、このときの感光性
ガラス］００の厚みは０．２〜０．５ｍｍ程度である。
さらに、第４Ｊ図に示すように、接触部１　］、　ａの
電極パッドと接触する先端部分の上に金めつき層１０４
が形成される。これは、ニッケルめっき層１１０の表面
が酸化するのを防止するためである。このとき、形成さ
れる金めつき層１０４の厚みは数１０００人〜数μｍ程
度である。
なお、上記実施例では金めつき層とニッケルめっき層と
によって接触部１１ａを構成しているが、金めつき層の
みで接触部１１ａを形成してもよい。
しかしながら、電気抵抗値を低くするためには、金属配
線層１　］、　ｃはある程度の厚みを必要とする。
そのため、金めつき層のみで金属配線層を形成すること
は製造コストの上昇をもたらす。また、ニッケルはＩＴ
Ｏとのめっきの接着性が非常に大きく安定している。し
たがって、電極接触部分のみ３ を、低い電気抵抗値を何する金めつき層で構成し、接触
部の本体部分をニッケルまたはクロムのめつき層で構成
するのが好ましい。
上記実施例で示されるように、プローブカードは、フォ
トリソグラフィ技術を用いた、−貫した製造プロセスに
より形成される。そのため、接触子は、微細で、かつ高
精度に基板上に配置することができるとともに、金属配
線層と一体化されて形成され得る。
［発明の効果］ 以上のように、この発明によれば、ＬＳＩの多数個の電
極パッドに対応して高い精度で位置合わせすることが可
能な接触子を形成することができる。また、電極パッド
と安定した接触を図ることができる接触子の構造が形成
され得る。さらに、貫通孔に形成された接触子が上下方
向に抜は出ることも効果的に防止される。
【図面の簡単な説明】
第１Ａ図は、この発明に従ったウェハ試験用プローブカ
ードを用いて構成されるウェハ・プロー４ バの概略的な構造を示す断面図である。 第１Ｂ図は、第１Ａ図において矢印ＩＢで示される方向
から見た透視的な平面図である。 第１Ｃ図は、この発明に従ったウェハ試験用プローブカ
ードの接触子の部分のみを拡大して示す斜視図である。 第１Ｄ図は、第１Ａ図における接触部のみを拡大して示
す部分断面図である。 第２図は、この発明に従ったウェハ試験用プローブカー
ドの別の実施例を示す部分断面図である。 第３図は、この発明に従ったウェハ試験用プローブカー
ドのさらに別の実施例を示す部分断面図である。 第４Ａ図、第４Ｂ図、第４Ｃ図、第４Ｄ図、第４Ｅ図、
第４Ｆ図、第４Ｇ図、第４Ｈ図、第４１図、第４Ｊ図は
、この発明に従ったウェハ試験用プローブカードの製造
方法を工程順に従って示す断面図である。 第５図は、従来のウェハ試験用探触板を用いて構成され
るウェハ・プローバの概略的な構成を示５ す断面図である。 第６図は、第５図における電極接触部を拡大して示す部
分拡大斜視図である。 第７図は、プローブカードの先行技術として、プローブ
カードの探針部分を示す部分断面図である。 第８図は、プローブカードのもう１つの先行技術として
、プローブカードの探針部分を示す部分断面図である。 図において、１はウェハ、２は電極パッド、１０は感光
性透明ガラス基板、１０ａはスルーホル、］、　１　ａ
は接触部、］］、ｂはくびれ部、１１ｃ。 １　］、　ｄは金属配線層である。 なお、各図中、同一？９号は同一または相当部分を示す
。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体ウェハに形成された半導体装置の複数個の
    電極に対応して接触できるように配置された複数個の接
    触子を有するウェハ試験用プローブカードであって、 ２つの主表面を有し、電気絶縁性、光透過性および感光
    性を有する物質からなり、一方の主表面から他方の主表
    面に延びる貫通孔が形成された基板と、 前記貫通孔を充填するように延び、両端部から中央部に
    向かってその横断面積が減少するように形成された柱状
    体からなり、前記基板の一方の主表面から突出する一方
    の端部を有し、その一方の端部は少なくとも、ほぼ平坦
    な端面を有しており、導電材料からなる接触子と、 前記接触子の他方の端部に接続するように延び、前記基
    板の他方の主表面の上に所定のパターンに従って形成さ
    れた導電層からなる配線部とを備えた、ウエハ試験用プ
    ローブカード。
  2. （２）半導体ウェハに形成された半導体装置の複数個の
    電極に対応して接触できるように配置された複数個の接
    触子を有するウェハ試験用プローブカードの製造方法で
    あって、 ２つの主表面を有し、電気絶縁性、光透過性および感光
    性を有する基板に、フォトリソグラフィ技術を用いて、
    一方の主表面から他方の主表面に延び、かつ両端部から
    中央部に向かってその横断面積が減少するように貫通孔
    を形成する工程と、前記貫通孔を充填し、かつ前記基板
    の両方の主表面の上に延びるように、導電層を形成する
    工程と、 前記基板の一方の主表面の上に形成された導電層部分の
    みを除去する工程と、 前記貫通孔に充填された導電層部分が前記基板の一方の
    主表面から突出するように、前記基板の一部分を前記一
    方の主表面側から除去する工程とを備えた、ウェハ試験
    用プローブカードの製造方法。
JP1264150A 1989-10-11 1989-10-11 ウエハ試験用プローブカードおよびその製造方法 Expired - Lifetime JPH0680713B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1264150A JPH0680713B2 (ja) 1989-10-11 1989-10-11 ウエハ試験用プローブカードおよびその製造方法
US07/501,463 US4983908A (en) 1989-10-11 1990-03-30 Probing card for wafer testing and method of manufacturing the same
US07/601,635 US5042148A (en) 1989-10-11 1990-10-23 Method of manufacturing a probing card for wafer testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1264150A JPH0680713B2 (ja) 1989-10-11 1989-10-11 ウエハ試験用プローブカードおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH03125448A true JPH03125448A (ja) 1991-05-28
JPH0680713B2 JPH0680713B2 (ja) 1994-10-12

Family

ID=17399160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1264150A Expired - Lifetime JPH0680713B2 (ja) 1989-10-11 1989-10-11 ウエハ試験用プローブカードおよびその製造方法

Country Status (2)

Country Link
US (2) US4983908A (ja)
JP (1) JPH0680713B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179760A (ja) * 1989-10-20 1991-08-05 Sony Tektronix Corp 接点素子の製造方法
JPH03203341A (ja) * 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
JPH05198634A (ja) * 1992-01-20 1993-08-06 Nec Corp 半導体装置の検査方法及び検査用治具
JPH09281184A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp 半導体装置の検査装置
JP2006284594A (ja) * 2006-05-01 2006-10-19 Hitachi Chem Co Ltd 接続部材の製造方法
JP4629806B1 (ja) * 2010-07-16 2011-02-09 有限会社吉田構造デザイン 防護柵及びその嵩上げ方法
WO2021194213A1 (ko) * 2020-03-25 2021-09-30 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218042A (ja) * 1990-01-23 1991-09-25 Toshiba Corp 高周波用固定カード
KR0138752B1 (ko) * 1990-09-03 1998-06-15 이노우에 아키라 프로우브 장치
JPH0511062U (ja) * 1991-07-23 1993-02-12 セイコー電子部品株式会社 プローブ針
US5602492A (en) * 1992-03-13 1997-02-11 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
US5857258A (en) * 1992-03-13 1999-01-12 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conductive features on an insulating substrate
US5383136A (en) * 1992-03-13 1995-01-17 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
JP3205167B2 (ja) * 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6245587B1 (en) 1997-02-25 2001-06-12 International Business Machines Corporation Method for making semiconductor devices having backside probing capability
US5990562A (en) * 1997-02-25 1999-11-23 International Business Machines Corporation Semiconductor devices having backside probing capability
US6066561A (en) * 1997-12-19 2000-05-23 Lsi Logic Corporation Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
US6246245B1 (en) 1998-02-23 2001-06-12 Micron Technology, Inc. Probe card, test method and test system for semiconductor wafers
US6181144B1 (en) 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
US6246250B1 (en) 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6337577B1 (en) 1998-05-11 2002-01-08 Micron Technology, Inc. Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources
US6677776B2 (en) * 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
US6980017B1 (en) 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
EP1220328A4 (en) * 1999-10-07 2008-03-12 Rohm Co Ltd PHOTO BREAKER AND SEMICONDUCTOR ASSEMBLY
US6714828B2 (en) * 2001-09-17 2004-03-30 Formfactor, Inc. Method and system for designing a probe card
US6879170B2 (en) * 2002-06-27 2005-04-12 Richard S. Norman Flexible connecting device for interfacing with a wafer
US6937039B2 (en) * 2003-05-28 2005-08-30 Hewlett-Packard Development Company, L.P. Tip and tip assembly for a signal probe
US7030632B2 (en) * 2003-10-14 2006-04-18 Micron Technology, Inc. Compliant contract structures, contactor cards and test system including same
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
JP4687430B2 (ja) * 2005-12-06 2011-05-25 株式会社デンソー 電子装置およびその製造方法
KR101718717B1 (ko) * 2015-08-11 2017-04-04 (주)다원넥스뷰 프로브 본딩장치 및 이를 이용한 프로브 본딩방법
US12019097B2 (en) * 2021-08-30 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming probe head structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813773A (en) * 1972-09-05 1974-06-04 Bunker Ramo Method employing precision stamping for fabricating the wafers of a multiwafer electrical circuit structure
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
DE2626420C3 (de) * 1976-06-12 1979-11-29 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum gleichzeitigen Ätzen von mehreren durchgehenden Löchern
US4647476A (en) * 1984-03-05 1987-03-03 General Electric Company Insulating glass body with electrical feedthroughs and method of preparation
JPS60189949A (ja) * 1984-03-12 1985-09-27 Fuji Electric Corp Res & Dev Ltd プロ−ブカ−ド
JPS6310536A (ja) * 1986-07-01 1988-01-18 Nec Corp Ｉｃ測定用プロ−ブカ−ド
US4766287A (en) * 1987-03-06 1988-08-23 The Perkin-Elmer Corporation Inductively coupled plasma torch with adjustable sample injector
JPS63263738A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd プロ−ブカ−ド
JPS6439559A (en) * 1987-08-06 1989-02-09 Nec Corp Probe card
US4851767A (en) * 1988-01-15 1989-07-25 International Business Machines Corporation Detachable high-speed opto-electronic sampling probe
JPH07114227B2 (ja) * 1989-01-07 1995-12-06 三菱電機株式会社 ウエハ試験用探触板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179760A (ja) * 1989-10-20 1991-08-05 Sony Tektronix Corp 接点素子の製造方法
JPH03203341A (ja) * 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
JPH05198634A (ja) * 1992-01-20 1993-08-06 Nec Corp 半導体装置の検査方法及び検査用治具
JPH09281184A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp 半導体装置の検査装置
JP2006284594A (ja) * 2006-05-01 2006-10-19 Hitachi Chem Co Ltd 接続部材の製造方法
JP4629806B1 (ja) * 2010-07-16 2011-02-09 有限会社吉田構造デザイン 防護柵及びその嵩上げ方法
JP2012021364A (ja) * 2010-07-16 2012-02-02 Yoshida Kozo Design:Kk 防護柵及びその嵩上げ方法
WO2021194213A1 (ko) * 2020-03-25 2021-09-30 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드

Also Published As

Publication number Publication date
US5042148A (en) 1991-08-27
US4983908A (en) 1991-01-08
JPH0680713B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
JPH03125448A (ja) ウエハ試験用プローブカードおよびその製造方法
US4961052A (en) Probing plate for wafer testing
JP4514855B2 (ja) プロービングカードの製造方法
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
US6242935B1 (en) Interconnect for testing semiconductor components and method of fabrication
US6255727B1 (en) Contact structure formed by microfabrication process
JP4414502B2 (ja) プロービングカード
KR20010113485A (ko) 접촉 구조 및 그 조립 메카니즘
KR20000006268A (ko) 반도체웨이퍼검사접촉기및그의제조방법
KR20020020196A (ko) 반도체소자 검사장치 및 그 제조방법
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP3924710B2 (ja) コンタクタ
JP3735556B2 (ja) 半導体装置の製造方法及び半導体装置
KR101079895B1 (ko) 홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드
US5235140A (en) Electrode bump for flip chip die attachment
JP2004029035A (ja) 接続装置
JP4604450B2 (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JPH07105416B2 (ja) 測定装置
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP2001165993A (ja) 半導体検査装置の製造方法
JP3596499B2 (ja) 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法
JP2002277486A (ja) コンタクトプローブ及びその製造方法
JP2000241450A (ja) コンタクタ
Armendariz A comparative characterization analysis of various probing technologies for area array integrated circuits