JPH0294914A - 電圧制御型発振器 - Google Patents
電圧制御型発振器Info
- Publication number
- JPH0294914A JPH0294914A JP63246379A JP24637988A JPH0294914A JP H0294914 A JPH0294914 A JP H0294914A JP 63246379 A JP63246379 A JP 63246379A JP 24637988 A JP24637988 A JP 24637988A JP H0294914 A JPH0294914 A JP H0294914A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- type mos
- mos transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 230000010355 oscillation Effects 0.000 claims abstract description 21
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｃ−ＭＯ−３）ランジスタにより構成される
電圧制御型発振器（以下、ｖＣＯと記す）に関する。
電圧制御型発振器（以下、ｖＣＯと記す）に関する。
従来の技術
従来の７００回路としては、（、−ＭＯＳトランジスタ
あるいはバイポーラトランジスタで構成されるものが知
られており、５〜１０ ＭＨｚの高周波帯では一般にバ
イポーラトランジスタで構成されたｖＣＯ回路が使用さ
れていたが、最近では高周波発振するＣ−ＭＯＳトラン
ジスタで構成された７００回路を開発されている。
あるいはバイポーラトランジスタで構成されるものが知
られており、５〜１０ ＭＨｚの高周波帯では一般にバ
イポーラトランジスタで構成されたｖＣＯ回路が使用さ
れていたが、最近では高周波発振するＣ−ＭＯＳトラン
ジスタで構成された７００回路を開発されている。
第３図は、Ｃ−ＭＯ３Ｉ−ランジスタにより構成された
ｖＣＯ回路の従来例である。
ｖＣＯ回路の従来例である。
即ち、この回路は、正電源に接続された端子１と負電源
に接続された端子２と、後述する制御電圧を印加する制
御端子３と、出力端子４とを備えている。
に接続された端子２と、後述する制御電圧を印加する制
御端子３と、出力端子４とを備えている。
そして、この回路では、制御端子３にＰ型ＭＯＳトラン
ジスタ５および８のゲートが接続され、Ｐ型ＭＯＳトラ
ンジスタ５および８の各々のソースが端子１に接続され
ている。即ち、Ｐ型ＭＯＳトランジスタ５および８は、
制御端子３に印加される電圧値によって電流値を変化す
る。また、Ｐ型ＭＯＳトランジスタ５のドレインはＰ型
ＭＯＳトランジスタ６のソースに接続され、更に、Ｐ型
ＭＯＳトランジスタロのドレインは、ソースを端子２に
接続されたＮ型ＭＯＳトランジスタ７のドレインに接続
されている。
ジスタ５および８のゲートが接続され、Ｐ型ＭＯＳトラ
ンジスタ５および８の各々のソースが端子１に接続され
ている。即ち、Ｐ型ＭＯＳトランジスタ５および８は、
制御端子３に印加される電圧値によって電流値を変化す
る。また、Ｐ型ＭＯＳトランジスタ５のドレインはＰ型
ＭＯＳトランジスタ６のソースに接続され、更に、Ｐ型
ＭＯＳトランジスタロのドレインは、ソースを端子２に
接続されたＮ型ＭＯＳトランジスタ７のドレインに接続
されている。
ここで、Ｐ型ＭＯＳトランジスタロとＮ型ＭＯＳトラン
ジスタ７のゲートが接続されて、ゲート電圧によって、
Ｐ型ＭＯＳトランジスタ８の電流をスイッチする電流ス
イッチ回路構成している。
ジスタ７のゲートが接続されて、ゲート電圧によって、
Ｐ型ＭＯＳトランジスタ８の電流をスイッチする電流ス
イッチ回路構成している。
一方、Ｐ型ＭＯＳトランジスタ８は、同様に、Ｐ型ＭＯ
Ｓトランジスタ９とＮ型ＭＯＳトランジスタ１０とによ
って形成される電流スイッチ回路に接続されている。
Ｓトランジスタ９とＮ型ＭＯＳトランジスタ１０とによ
って形成される電流スイッチ回路に接続されている。
更に、この回路では、Ｐ型ＭＯ３）ランジスクロのドレ
インとＮ型ＭＯＳトランジスタフのドレインとが共通接
続され、Ｐ型ＭＯＳトランジスタ９のドレインとＮ型Ｍ
ＯＳトランジスタ１０のドレインとが共通接続され、こ
れらが互いにコンデンサ１７を介して接続されている。
インとＮ型ＭＯＳトランジスタフのドレインとが共通接
続され、Ｐ型ＭＯＳトランジスタ９のドレインとＮ型Ｍ
ＯＳトランジスタ１０のドレインとが共通接続され、こ
れらが互いにコンデンサ１７を介して接続されている。
また、Ｐ型ＭＯＳトランジスタ６とＮ型ＭＯＳトランジ
スタフとの共通接続は更にインバータ１１および１２を
介してＮＯＲゲート１５に、Ｐ型ＭＯＳトランジスタ９
とＮ型ＭＯ３Ｉ−ランジスタ１０との共通接続は、イン
パーク１３および１４を介してＮＯＲゲート１６に入力
される。
スタフとの共通接続は更にインバータ１１および１２を
介してＮＯＲゲート１５に、Ｐ型ＭＯＳトランジスタ９
とＮ型ＭＯ３Ｉ−ランジスタ１０との共通接続は、イン
パーク１３および１４を介してＮＯＲゲート１６に入力
される。
ここで、ＮＯＲゲート１５．１６は、互いに他方の出力
を入力とするラッチ回路を構成しており、ＮＯＲゲート
１６の出力をＰ型ＭＯＳトランジスタロとＮ型ＭＯＳト
ランジスタ７のゲートに、ＮＯＲゲート１５の出力をＰ
型ＭＯＳトランジスタ９とＮ型ＭＯ３Ｉ−ランジスタ１
０のゲートに入力されるように構成されている。そして
、ＮＯＲゲート１５の出力がｖＣＯ回路の出力として端
子４に接続されている。
を入力とするラッチ回路を構成しており、ＮＯＲゲート
１６の出力をＰ型ＭＯＳトランジスタロとＮ型ＭＯＳト
ランジスタ７のゲートに、ＮＯＲゲート１５の出力をＰ
型ＭＯＳトランジスタ９とＮ型ＭＯ３Ｉ−ランジスタ１
０のゲートに入力されるように構成されている。そして
、ＮＯＲゲート１５の出力がｖＣＯ回路の出力として端
子４に接続されている。
第５図は、上述ような７００回路の発振時の信号波形を
示す波形図である。
示す波形図である。
即ち、ｖＣＯ回路の出力が、論理ハイのとき、Ｎ型ＭＯ
Ｓトランジスタ１０は導通状態、Ｐ型ＭＯＳトランジス
タ９は非導通状態であるために、コンデンサ１７の電極
は接地されている。一方、Ｐ型ＭＯＳトランジスタロは
導通状態、Ｎ型ＭＯＳトランジスタ７は非導通状態であ
るために、Ｐ型ＭＯＳトランジスタ５の電流はＰ型ＭＯ
Ｓトランジスタロを介してコンデンサ１７に充電される
。従って、インバータ１１０入力電圧が上昇し、これが
インバータ１１のスレショルド電圧に達したときにイン
バータ１２の出力が論理ハイに立ち上がる。こうして、
７００回路の出力は論理ロウに立ち上がる。
Ｓトランジスタ１０は導通状態、Ｐ型ＭＯＳトランジス
タ９は非導通状態であるために、コンデンサ１７の電極
は接地されている。一方、Ｐ型ＭＯＳトランジスタロは
導通状態、Ｎ型ＭＯＳトランジスタ７は非導通状態であ
るために、Ｐ型ＭＯＳトランジスタ５の電流はＰ型ＭＯ
Ｓトランジスタロを介してコンデンサ１７に充電される
。従って、インバータ１１０入力電圧が上昇し、これが
インバータ１１のスレショルド電圧に達したときにイン
バータ１２の出力が論理ハイに立ち上がる。こうして、
７００回路の出力は論理ロウに立ち上がる。
７００回路の出力は論理ロウに立ち上がると、今度は、
Ｎ型ＭＯＳトランジスタフが導通状態、Ｐ型ＭＯ３Ｉ−
ランジスタロが非導通状態となり、コ、ンデンサ１７の
放電が開始され、これにつれてインバータ１１の入力端
子が立ち下る。また、出力が論理ロウのとき、Ｎ型ＭＯ
Ｓトランジスタフは導通状態、Ｐ型ＭＯＳトランジスタ
ロは非導通状態であるため、コンデンサ１７の電極は接
地されている。一方、Ｐ型ＭＯＳトランジスタ９は導通
状態：Ｎ型ＭＯＳトランジスタ１０は非導通状態である
ために、Ｐ型ＭＯＳトランジスタ８の電流はＰ型ＭＯＳ
トランジスタ９を介してコンデンサ１７に充電される。
Ｎ型ＭＯＳトランジスタフが導通状態、Ｐ型ＭＯ３Ｉ−
ランジスタロが非導通状態となり、コ、ンデンサ１７の
放電が開始され、これにつれてインバータ１１の入力端
子が立ち下る。また、出力が論理ロウのとき、Ｎ型ＭＯ
Ｓトランジスタフは導通状態、Ｐ型ＭＯＳトランジスタ
ロは非導通状態であるため、コンデンサ１７の電極は接
地されている。一方、Ｐ型ＭＯＳトランジスタ９は導通
状態：Ｎ型ＭＯＳトランジスタ１０は非導通状態である
ために、Ｐ型ＭＯＳトランジスタ８の電流はＰ型ＭＯＳ
トランジスタ９を介してコンデンサ１７に充電される。
従って、インパーク１３の入力端子は上昇し、これがイ
ンバータ１３のスレショルド電圧に達した瞬間に、イン
バータ１４の出力が論理ハイに立ち上がり、ｖＣＯ回路
の出力を論理ハイに立ち下がる。
ンバータ１３のスレショルド電圧に達した瞬間に、イン
バータ１４の出力が論理ハイに立ち上がり、ｖＣＯ回路
の出力を論理ハイに立ち下がる。
続いて、Ｎ型ＭＯＳトランジスタ１０が導通状態、Ｐ型
ＭＯＳトランジスタ９が非導通状態となり、コンデンサ
１７の充電を放電に変え、インバータ１３の入力端子を
立ち下げる。以下、このような動作を繰り返すことによ
って発振する。
ＭＯＳトランジスタ９が非導通状態となり、コンデンサ
１７の充電を放電に変え、インバータ１３の入力端子を
立ち下げる。以下、このような動作を繰り返すことによ
って発振する。
ここで、この発振器の発振周波数ｒｏｓ。は、次のよう
に与えられる。
に与えられる。
ｆ ｏｓｃ ”’ １ ／ Ｔｏｓｃ
・・・（１）Ｔｏｓｃ ＝Ｔｏ ＋２ ｘ （Ｔ［
ｌＩ＋Ｔ［１２） ・・・（２）Ｔｏ＝２ＸＶＴ□
×ＣＩ７／Ｉｏ ・・・（３）ＴＯ１＝ＶＩ］
ＯＴ Ｘ （ＴＯ／２）／ （ＶＴＨＸＡＶ ）・ ・
・（４） 但し、 Ｔ［１２：インバータ１１１２、ＮＯＲゲート１５、Ｐ
型ＭＯＳトランジスタ９とＮ型ＭＯ３）ランジスタ１０
、インバータ１３に至る伝搬遅延時間、または、 インバータ１３．１４、ＮＯＲゲート１６、Ｐ型ＭＯ３
）ラゾジスタ６、Ｎ型ＭＯ３）ランジスタフ、インバー
タ１１に至る伝搬遅延時間 Ａｖ；インバータ１１（またはインバータ１３）の電圧
利得 ＶＩＮ：端子３０制御電圧値 ｖＴＨ：インバータ１１（またはインバータ１３）のス
レショルド電圧値 Ｃ１０：コンデンサ１７の容量値 １ｏ：Ｐ型ＭＯ３Ｉ−ランジスタ５ （または、Ｐ型Ｍ
ＯＳトランジスタ８）の電流値 である。
・・・（１）Ｔｏｓｃ ＝Ｔｏ ＋２ ｘ （Ｔ［
ｌＩ＋Ｔ［１２） ・・・（２）Ｔｏ＝２ＸＶＴ□
×ＣＩ７／Ｉｏ ・・・（３）ＴＯ１＝ＶＩ］
ＯＴ Ｘ （ＴＯ／２）／ （ＶＴＨＸＡＶ ）・ ・
・（４） 但し、 Ｔ［１２：インバータ１１１２、ＮＯＲゲート１５、Ｐ
型ＭＯＳトランジスタ９とＮ型ＭＯ３）ランジスタ１０
、インバータ１３に至る伝搬遅延時間、または、 インバータ１３．１４、ＮＯＲゲート１６、Ｐ型ＭＯ３
）ラゾジスタ６、Ｎ型ＭＯ３）ランジスタフ、インバー
タ１１に至る伝搬遅延時間 Ａｖ；インバータ１１（またはインバータ１３）の電圧
利得 ＶＩＮ：端子３０制御電圧値 ｖＴＨ：インバータ１１（またはインバータ１３）のス
レショルド電圧値 Ｃ１０：コンデンサ１７の容量値 １ｏ：Ｐ型ＭＯ３Ｉ−ランジスタ５ （または、Ｐ型Ｍ
ＯＳトランジスタ８）の電流値 である。
ここで、Ｔ ｏ ＞ Ｔ ｏ ｒ 十Ｔ ｏ ２のとき
Ｔｏｓｃ −Ｔｏ ＝ ２ Ｘ ＶＴＨＸ Ｃ１７／
ｒ 。
Ｔｏｓｃ −Ｔｏ ＝ ２ Ｘ ＶＴＨＸ Ｃ１７／
ｒ 。
・ ・（５）
ｆｏｓｃ ＝ １／Ｔｏｓｃ −−−
（６）となり、電流Ｉｏに比例した発振周波数が得られ
る。即ち、電流Ｉ。は、端子３の制御電圧に応じて変化
するので、端子３に印加される電圧によって発振周波数
が変化するＶＣＯ回路となる。
（６）となり、電流Ｉｏに比例した発振周波数が得られ
る。即ち、電流Ｉ。は、端子３の制御電圧に応じて変化
するので、端子３に印加される電圧によって発振周波数
が変化するＶＣＯ回路となる。
第４図は、パイ・−ラトランジスタによって構成された
ｖＣＯ回路の従来例を示す回路図である。
ｖＣＯ回路の従来例を示す回路図である。
即ち、この回路は、各々のコレクタを他方のベースに入
力する１対のＮＰＮトランジスタ２０．２１を備えてい
る。このＮＰＮ）ランジスタ２０．２１のコレクタは、
抵抗２６．２７とダイオード２４．２５を並列接続した
負荷に各々接続され、エミッターはコンデンサ３０で互
いに結合され、更に、定電流源に接続されている。即ち
、エミッターを抵抗２８を介して接地するＮＰＮトラン
ジスタ２２のコレクタと：エミッターを抵抗２９を介し
て接地するＮＰＮ）ランジスタ２３のコレクタに接続さ
れ、ＮＰＮトランジスタ２２．２３のベースは、制御電
圧入力端子３に接続するＶＣＯ回路である。
力する１対のＮＰＮトランジスタ２０．２１を備えてい
る。このＮＰＮ）ランジスタ２０．２１のコレクタは、
抵抗２６．２７とダイオード２４．２５を並列接続した
負荷に各々接続され、エミッターはコンデンサ３０で互
いに結合され、更に、定電流源に接続されている。即ち
、エミッターを抵抗２８を介して接地するＮＰＮトラン
ジスタ２２のコレクタと：エミッターを抵抗２９を介し
て接地するＮＰＮ）ランジスタ２３のコレクタに接続さ
れ、ＮＰＮトランジスタ２２．２３のベースは、制御電
圧入力端子３に接続するＶＣＯ回路である。
第６図は、この第４図に示したＶＣＯ回路の動作を説明
する波形図である。
する波形図である。
即ち、この回路では、ＮＰＮトランジスタ２０が非導通
状態でＮＰＮ）ランジスタ２１が導通状態のとき、ＮＰ
Ｎ）ランジスタ２３のコレクタ電流はＮＰＮ）ランジス
タ２１を介して流れる。従って、ＮＰＮ）ランジスタ２
１のエミッターは、端子１の正電流電圧Ｖ。。よりｖＢ
ｌ！下がった電圧で、ＮＰＮ）ランジスタ２１のコレク
タはダイオード２５の順方向電圧でクランプされる。
状態でＮＰＮ）ランジスタ２１が導通状態のとき、ＮＰ
Ｎ）ランジスタ２３のコレクタ電流はＮＰＮ）ランジス
タ２１を介して流れる。従って、ＮＰＮ）ランジスタ２
１のエミッターは、端子１の正電流電圧Ｖ。。よりｖＢ
ｌ！下がった電圧で、ＮＰＮ）ランジスタ２１のコレク
タはダイオード２５の順方向電圧でクランプされる。
ＮＰＮ）ランジスタ２２のコレクタ電流は、ＮＰＮトラ
ンジスタ２０が非導通のために、その電流をコンデンサ
３０から放電電流として流れ、そのために、ＮＰＮＩ−
ランジスタ２０のエミッター電圧は次第に低下し、ＮＰ
Ｎ ）ランジスク２０が導通状態となる電圧、即ち、■
、。より２ＸＶＢＥ低い電圧に達するとＮＰＮ）ランジ
スタ２０とＮＰＮ）ランジスタ２１の正帰還アンプの構
成のために、ＮＰＮ ）ランジスタ２０は導通状態に、
ＮＰＮ トランジスタ２１は非導通状態に急速に反転す
る。
ンジスタ２０が非導通のために、その電流をコンデンサ
３０から放電電流として流れ、そのために、ＮＰＮＩ−
ランジスタ２０のエミッター電圧は次第に低下し、ＮＰ
Ｎ ）ランジスク２０が導通状態となる電圧、即ち、■
、。より２ＸＶＢＥ低い電圧に達するとＮＰＮ）ランジ
スタ２０とＮＰＮ）ランジスタ２１の正帰還アンプの構
成のために、ＮＰＮ ）ランジスタ２０は導通状態に、
ＮＰＮ トランジスタ２１は非導通状態に急速に反転す
る。
この急速な反転のために、ＮＰＮ）ランジスタ２０のエ
ミッター電圧は、ＶＤＤ−ＶＩＬＨ電圧に急速に立ち上
がり、コンデンサ３０の放電が間に合わず充電電荷を一
定として、ＮＰＮトランジスタ２１のエミッターはＮＰ
Ｎ）ランジスタ２０の電圧上昇分だけ持ち上がる。
ミッター電圧は、ＶＤＤ−ＶＩＬＨ電圧に急速に立ち上
がり、コンデンサ３０の放電が間に合わず充電電荷を一
定として、ＮＰＮトランジスタ２１のエミッターはＮＰ
Ｎ）ランジスタ２０の電圧上昇分だけ持ち上がる。
一方、ＮＰＮ）ランジスタ２１が非導通状態で、ＮＰＮ
トランジスタ２０が導通状態のとき、ＮＰＮトランジス
タ２２のコレクタ電流はＮＰＮ）ランジスタ２０を介し
て流れる。従って、ＮＰＮ）ランジスタ２０のエミッタ
ーは、端子１の正電源電圧Ｖ。０よりＶＢ！下がった電
圧で、ＮＰＮ）ランジスタ２０のコレクタはダイオード
２４の順方向電圧でクランプされる。
トランジスタ２０が導通状態のとき、ＮＰＮトランジス
タ２２のコレクタ電流はＮＰＮ）ランジスタ２０を介し
て流れる。従って、ＮＰＮ）ランジスタ２０のエミッタ
ーは、端子１の正電源電圧Ｖ。０よりＶＢ！下がった電
圧で、ＮＰＮ）ランジスタ２０のコレクタはダイオード
２４の順方向電圧でクランプされる。
ＮＰＮ ｌ−ランジスタ２３のコレクタ電流は、ＮＰＮ
トランジスタ２１が非導通のためにその電流をコンデン
サ３０から放電電流として流れ、ＮＰＮ）ランジスタ２
１のエミッター電圧は次第に低下する。
トランジスタ２１が非導通のためにその電流をコンデン
サ３０から放電電流として流れ、ＮＰＮ）ランジスタ２
１のエミッター電圧は次第に低下する。
そこで、ＮＰＮ ）ランジスタ２１が導通状態となる電
圧、即ち、Ｖ、。より２ＸＶＢＥ低い電圧に達するとＮ
ＰＮ）ランジスタ２０とＮＰＮトランジスタ２１の正帰
還アンプの構成のために、ＮＰＮ）ランジスク２１が導
通状態に、ＮＰＮトランジスタ２０が非導通状態に急速
に反転する。この急速な反転のために、ＮＰＮ）ランジ
スタ２１のエミッター電圧はＶＩＩＤ−ＶＢＥ電圧に急
速に立ち上がり、コンデンサ３０の放電が間に合わず、
充電電荷を一定としてＮＰＮ）ランジスタ２０のエミッ
ターはＮＰＮ）ランジスク２１の電圧上昇分だけ持ち上
がる。このような動作を繰り返してこの回路は発振する
。
圧、即ち、Ｖ、。より２ＸＶＢＥ低い電圧に達するとＮ
ＰＮ）ランジスタ２０とＮＰＮトランジスタ２１の正帰
還アンプの構成のために、ＮＰＮ）ランジスク２１が導
通状態に、ＮＰＮトランジスタ２０が非導通状態に急速
に反転する。この急速な反転のために、ＮＰＮ）ランジ
スタ２１のエミッター電圧はＶＩＩＤ−ＶＢＥ電圧に急
速に立ち上がり、コンデンサ３０の放電が間に合わず、
充電電荷を一定としてＮＰＮ）ランジスタ２０のエミッ
ターはＮＰＮ）ランジスク２１の電圧上昇分だけ持ち上
がる。このような動作を繰り返してこの回路は発振する
。
ここで、この７００回路の発振周波数ｆ。、Ｃは次のよ
うに与えられる。
うに与えられる。
ｆｏｓｃ −１ｏ ／ （４ＸＶＢＥＸＣ３１１
１＞ ・・・（７）但し、 Ｉｏ ：ＮＰＮトランジスタ２２（または、ＮＰＮトラ
ンジスタ２３）のコレクタ電流値 ＶＢＥ ：ベース・エミッター間電圧値Ｃ３０：コンデ
ンサ３０の容量値 である。
１＞ ・・・（７）但し、 Ｉｏ ：ＮＰＮトランジスタ２２（または、ＮＰＮトラ
ンジスタ２３）のコレクタ電流値 ＶＢＥ ：ベース・エミッター間電圧値Ｃ３０：コンデ
ンサ３０の容量値 である。
即ち、この回路では、電流Ｉｏに比例した発振周波数が
得られる。電流Ｉ。は、端子３の制御電圧で変化するの
で、端子３への印加電圧に応じて発振周波数が変化する
７００回路が構成される。
得られる。電流Ｉ。は、端子３の制御電圧で変化するの
で、端子３への印加電圧に応じて発振周波数が変化する
７００回路が構成される。
発明が解決しようとする課題
ところで、前述のようなＣＭＯＳ）ランジスタ構成の７
００回路では、 （１）高周波発振時のセンター周波数のばらつきが大き
い。
００回路では、 （１）高周波発振時のセンター周波数のばらつきが大き
い。
（２）電源電圧に重畳するデジタル性ノイズによりジッ
タを生じ易い 等の欠点があることが知られている。
タを生じ易い 等の欠点があることが知られている。
即ち、第３図に示したｖＣＯ回路では、動作周波数が高
周波になるにつれて、次段のアンプ（ここでは、インバ
ータ１１．１３がこれに相当する）の電圧利得Ａ、が低
下して（４）式で示すＴ。１が無視できなくなる。
周波になるにつれて、次段のアンプ（ここでは、インバ
ータ１１．１３がこれに相当する）の電圧利得Ａ、が低
下して（４）式で示すＴ。１が無視できなくなる。
例えば、センター周波数ｆ。ｓｃ −１０ＭＨｚとした
時、 Ｖｎｏ””５Ｖ。
時、 Ｖｎｏ””５Ｖ。
ＶＴＲ”ＶＤＤ／２、
Ｃｏ ＝ ４ ｐ Ｆ。
Ｉｏ−＝ ２００μＡ
と設定するとＴ。−１００ｎＳであり、通常、伝搬遅延
時間Ｔ。２＝１〜３〜５ｎｓである。このとき、Ａｖ３
０とすれば、 Ｔ、、＝３ｎｓでであり、 ２ Ｘ （ＴＯＩ＋ＴＤ２） −１３ｎｓＡｙ”１０と
すれば、 Ｔｏ ＋ ＝ ５ ｎｓで、 ２ Ｘ （Ｔａ＋
＋Ｔｏ２） ＝３２ｎＳとなり、Ｔ［ｌｌはＴ。に対
してもはや無視できなくなる。即ち、発振周波数がＴ。
時間Ｔ。２＝１〜３〜５ｎｓである。このとき、Ａｖ３
０とすれば、 Ｔ、、＝３ｎｓでであり、 ２ Ｘ （ＴＯＩ＋ＴＤ２） −１３ｎｓＡｙ”１０と
すれば、 Ｔｏ ＋ ＝ ５ ｎｓで、 ２ Ｘ （Ｔａ＋
＋Ｔｏ２） ＝３２ｎＳとなり、Ｔ［ｌｌはＴ。に対
してもはや無視できなくなる。即ち、発振周波数がＴ。
だけで設定出来なくなる。
また、このような７００回路を他のデジタル回路と一緒
に集積した場合には、デジタル回路から発生するノイズ
が電源電圧に重畳され、このためインバータ１１，１３
のスレショルド電圧が変動したり、インバータ１１．１
３の入力電圧波形にノイズが重畳されたりし、７００回
路の出力信号にジッタを生じてしまう。
に集積した場合には、デジタル回路から発生するノイズ
が電源電圧に重畳され、このためインバータ１１，１３
のスレショルド電圧が変動したり、インバータ１１．１
３の入力電圧波形にノイズが重畳されたりし、７００回
路の出力信号にジッタを生じてしまう。
一方、第４図に示したバイポーラトランジスタ構成の回
路を、Ｃ−ＭＯＳ構成化することも考えられる。しかし
ながら、ＭＯＳトランジスタのｇｍはバイポーラトラン
ジスタに比べて１／１０〜１／１００と低いため、負荷
抵抗値とＭＯＳ）ランジスタのサイズ（Ｗ／Ｌ比）を拡
大して利得をあわせた場合に、マ叉クレイアウト上膨大
な面積を必要とし、更に、差動トランジスタのドレイン
バイアスが正電源より数Ｖと低下してしまい、バイアス
条件が合わず、リニア動作できなくなってしまう。
路を、Ｃ−ＭＯＳ構成化することも考えられる。しかし
ながら、ＭＯＳトランジスタのｇｍはバイポーラトラン
ジスタに比べて１／１０〜１／１００と低いため、負荷
抵抗値とＭＯＳ）ランジスタのサイズ（Ｗ／Ｌ比）を拡
大して利得をあわせた場合に、マ叉クレイアウト上膨大
な面積を必要とし、更に、差動トランジスタのドレイン
バイアスが正電源より数Ｖと低下してしまい、バイアス
条件が合わず、リニア動作できなくなってしまう。
また、バイアス条件を合わせるために、パイポ−ラトラ
ンジスタ構成の回路のように、ドレイン電圧をクランプ
出来るように、例えば、ドレインとゲートを接続したト
ランジスタを負荷抵抗に、並列に接続することが考えら
れるが、今度は、差動トランジスタの負荷が、負荷抵抗
より低下してアンプの利得が低下してしまい、どうして
も、バイポーラトランジスタ構成の回路のように高周波
でも動作する７００回路にはならなかった。
ンジスタ構成の回路のように、ドレイン電圧をクランプ
出来るように、例えば、ドレインとゲートを接続したト
ランジスタを負荷抵抗に、並列に接続することが考えら
れるが、今度は、差動トランジスタの負荷が、負荷抵抗
より低下してアンプの利得が低下してしまい、どうして
も、バイポーラトランジスタ構成の回路のように高周波
でも動作する７００回路にはならなかった。
このように、高周波発振する７００回路には、従来バイ
ポーラトランジスタ構成の回路が使用されており、この
ため７００回路は集積化に馴染まないものとされていた
。
ポーラトランジスタ構成の回路が使用されており、この
ため７００回路は集積化に馴染まないものとされていた
。
そこで、本発明は、上記従来技術の問題点を解決し、集
積化に相応しいＣＭＯＳ構成であり、且つ、高周波数動
作に良ぐ馴染む新規な構成の７００回路を提供すること
を目的としている。
積化に相応しいＣＭＯＳ構成であり、且つ、高周波数動
作に良ぐ馴染む新規な構成の７００回路を提供すること
を目的としている。
課題を解決するための手段
即ち、本発明に従い、各々のドレインを他方のゲートに
接続した第１および第２の１対のＭＯＳトランジスタと
、該１対のＭＯ３Ｉ−ランジスクのソースを結合するコ
ンデンサと、更に、該１対のＭＯＳ）ランジスタのソー
スを各々定電流回路に接続する回路と、該第一のＭＯＳ
トランジスタのドレインを入力として該第２のＭＯ３Ｉ
−ランジスタにその出力を接続する第一のカレントミラ
ー回路と、該第二のＭＯＳ）ランジスタのドレインを入
力として該第一のトランジスタにその出力を接続する第
二のカレントミラー回路とを具備し、前記定電流回路の
電流値を印加電圧により制御することにより発振周波数
を変化するように構成されたことを特徴とする電圧制御
型発振器が提供される。
接続した第１および第２の１対のＭＯＳトランジスタと
、該１対のＭＯ３Ｉ−ランジスクのソースを結合するコ
ンデンサと、更に、該１対のＭＯＳ）ランジスタのソー
スを各々定電流回路に接続する回路と、該第一のＭＯＳ
トランジスタのドレインを入力として該第２のＭＯ３Ｉ
−ランジスタにその出力を接続する第一のカレントミラ
ー回路と、該第二のＭＯＳ）ランジスタのドレインを入
力として該第一のトランジスタにその出力を接続する第
二のカレントミラー回路とを具備し、前記定電流回路の
電流値を印加電圧により制御することにより発振周波数
を変化するように構成されたことを特徴とする電圧制御
型発振器が提供される。
また、本発明の一実施態様に従うと、前記第一および第
二のＭＯＳトランジスタの出力を、ソースフォロアー回
路を介して他方のゲートに帰還するように構成すること
ができる。
二のＭＯＳトランジスタの出力を、ソースフォロアー回
路を介して他方のゲートに帰還するように構成すること
ができる。
昨週
本発明に係る７００回路は、Ｃ＝ＭＯ３）ランジスつて
構成される７００回路であり、スレショルド電圧での反
転を、従来の回路が多数ゲートの一巡ループで反転して
いたのに対して、差動アンプの正帰還ループで反転する
点に主要な特徴がある。
構成される７００回路であり、スレショルド電圧での反
転を、従来の回路が多数ゲートの一巡ループで反転して
いたのに対して、差動アンプの正帰還ループで反転する
点に主要な特徴がある。
即ち、このような本発明の特徴的な構成により、集積化
に良く馴染むＣＭＯＳ）ランジスタ構成の７００回路で
あると同時に、高周波動作に対応し、且つ、電源雑音に
対しても優れた特性を有する７００回路を実現すること
ができる。
に良く馴染むＣＭＯＳ）ランジスタ構成の７００回路で
あると同時に、高周波動作に対応し、且つ、電源雑音に
対しても優れた特性を有する７００回路を実現すること
ができる。
以下に図面を参照して本発明をより具体的に詳述するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
実施例１
第１図は、本発明に係るＣＭＯＳ構成の７００回路の構
成例を示す回路図である。
成例を示す回路図である。
この回路は、各々のドレインを他方のゲートに接続して
正帰還アンプを構成する１対のＮ型ＭＯＳトランジスタ
３７．３ｇを備えている。このＮ ’ｌ ＭＯＳ）ラン
ジスタ３７．３ｇは、そのソースをコンデンサ４３によ
り互いにカップリングされており、更に、定電流源回路
に接続されている。即ち、Ｎ型ＭＯＳトランジスタ３７
は、ソースを接地するＮ型ＭＯＳ）ランジスタ３９のド
レインに、Ｎ型ＭＯＳトランジスタ３８は、ソースを接
地するＮ型ＭＯＳトランジスタ４０のドレインに接続さ
れ、Ｎ型ＭＯＳトランジスタ３９．４０のゲートには、
端子３より制御電圧が印加されている。
正帰還アンプを構成する１対のＮ型ＭＯＳトランジスタ
３７．３ｇを備えている。このＮ ’ｌ ＭＯＳ）ラン
ジスタ３７．３ｇは、そのソースをコンデンサ４３によ
り互いにカップリングされており、更に、定電流源回路
に接続されている。即ち、Ｎ型ＭＯＳトランジスタ３７
は、ソースを接地するＮ型ＭＯＳ）ランジスタ３９のド
レインに、Ｎ型ＭＯＳトランジスタ３８は、ソースを接
地するＮ型ＭＯＳトランジスタ４０のドレインに接続さ
れ、Ｎ型ＭＯＳトランジスタ３９．４０のゲートには、
端子３より制御電圧が印加されている。
Ｎ型ＭＯＳ）ランジスタ３７のドレインは、更に、ソー
スを正電源に接続するＰ型ＭＯＳトランジスタ３１のド
レインとゲートと、ソースを正電源に接続するＰ型ＭＯ
Ｓトランジスタ３２のゲートと、ソースを正電源に接続
するＰ型ＭＯＳトランジスタ３３のドレインに接続され
ている。
スを正電源に接続するＰ型ＭＯＳトランジスタ３１のド
レインとゲートと、ソースを正電源に接続するＰ型ＭＯ
Ｓトランジスタ３２のゲートと、ソースを正電源に接続
するＰ型ＭＯＳトランジスタ３３のドレインに接続され
ている。
一方、Ｎ型ＭＯＳ）ランジスタ３８のドレインは、更に
、ソースを正電源に接続するＰ型ＭＯＳトランジスタ３
４のドレインとゲートと、ソースを正電源に接続するＰ
型ＭＯＳトランジスタ３３のゲートと、ソースを正電源
に接続するＰ型ＭＯＳトランジスタ３２のドレインに接
続されている。
、ソースを正電源に接続するＰ型ＭＯＳトランジスタ３
４のドレインとゲートと、ソースを正電源に接続するＰ
型ＭＯＳトランジスタ３３のゲートと、ソースを正電源
に接続するＰ型ＭＯＳトランジスタ３２のドレインに接
続されている。
また、Ｎ型ＭＯＳトランジスタ３７．３８のドレインは
各々Ｐ型ＭＯＳトランジスタ３５．３６のゲートに入力
され、Ｐ型ＭＯＳトランジスタ３５のドレインはＮ型Ｍ
ＯＳトランジスタ４１．４２のカレントミラー回路の入
力に接続され、その出力をＰ型ＭＯＳトランジスタ３６
のドレインに接続し、このｖＣＯ回路の出力をＰ型ＭＯ
Ｓトランジスタ３６とＮ型ＭＯＳトランジスタ４２のド
レインとして、端子４に出力する。
各々Ｐ型ＭＯＳトランジスタ３５．３６のゲートに入力
され、Ｐ型ＭＯＳトランジスタ３５のドレインはＮ型Ｍ
ＯＳトランジスタ４１．４２のカレントミラー回路の入
力に接続され、その出力をＰ型ＭＯＳトランジスタ３６
のドレインに接続し、このｖＣＯ回路の出力をＰ型ＭＯ
Ｓトランジスタ３６とＮ型ＭＯＳトランジスタ４２のド
レインとして、端子４に出力する。
第７図は、この第１図に示したＶＣＯ回路の動作を説明
する波形図である。
する波形図である。
即ち、この回路では、Ｎ型ＭＯＳトランジスタ３７が非
導通状態で、Ｎ型ＭＯＳトランジスタ３８が導通状態の
とき、Ｎ型ＭＯＳトランジスタ４０のドレイン電流がＮ
型ＭＯＳトランジスタ３８を介して流れるので、Ｎ型Ｍ
ＯＳトランジスタ３８のソース電圧は端子１の正電源電
圧Ｖ。０よりＶＨ下がった電圧で、Ｎ型ＭＯＳトランジ
スタ３８のドレインはＰ型ＭＯ３Ｉ−ランジスタ３４の
二乗特性でクランプされる。
導通状態で、Ｎ型ＭＯＳトランジスタ３８が導通状態の
とき、Ｎ型ＭＯＳトランジスタ４０のドレイン電流がＮ
型ＭＯＳトランジスタ３８を介して流れるので、Ｎ型Ｍ
ＯＳトランジスタ３８のソース電圧は端子１の正電源電
圧Ｖ。０よりＶＨ下がった電圧で、Ｎ型ＭＯＳトランジ
スタ３８のドレインはＰ型ＭＯ３Ｉ−ランジスタ３４の
二乗特性でクランプされる。
Ｎ型ＭＯ３Ｉ−ランジスタ３９のドレイン電流は、Ｎ型
ＭＯＳトランジスタ３７が非導通のためにその電流をコ
ンデンサ４３から放電電流として流れ、Ｎ型ＭＯＳトラ
ンジスタ３７のソース電圧は次第に低下する。そして、
Ｎ型ＭＯＳトランジスタ３７が導通状態となる電圧、即
ち、Ｖｏｏ Ｖｐ雷電圧達したとき急速に立ち上がる
が、コンデンサ４３の放電が間に合わず、充電電荷を一
定としてＮ型ＭＯＳトランジスタ３８のソース電圧はＮ
型ＭＯＳトランジスタ３７の電圧上昇分だけ持ち上がる
。
ＭＯＳトランジスタ３７が非導通のためにその電流をコ
ンデンサ４３から放電電流として流れ、Ｎ型ＭＯＳトラ
ンジスタ３７のソース電圧は次第に低下する。そして、
Ｎ型ＭＯＳトランジスタ３７が導通状態となる電圧、即
ち、Ｖｏｏ Ｖｐ雷電圧達したとき急速に立ち上がる
が、コンデンサ４３の放電が間に合わず、充電電荷を一
定としてＮ型ＭＯＳトランジスタ３８のソース電圧はＮ
型ＭＯＳトランジスタ３７の電圧上昇分だけ持ち上がる
。
一方、Ｎ型ＭＯＳトランジスタ３８が非導通状態で、Ｎ
型ＭＯＳトランジスタ３７が導通状態のとき、Ｎ型ＭＯ
Ｓトランジスタ３９のドレイン電流がＮ型ＭＯＳトラン
ジスタ３７を介して流れ、Ｎ型ＭＯＳトランジスタ３７
のソース電圧は端子１の正電流電圧ｖｎｏよりＶ８下が
った電圧で、Ｎ型ＭＯ３Ｉ−ランジスタ３７のドレイン
はＰ型ＭＯＳトランジスタ３１の二乗特性でクランプさ
れる。
型ＭＯＳトランジスタ３７が導通状態のとき、Ｎ型ＭＯ
Ｓトランジスタ３９のドレイン電流がＮ型ＭＯＳトラン
ジスタ３７を介して流れ、Ｎ型ＭＯＳトランジスタ３７
のソース電圧は端子１の正電流電圧ｖｎｏよりＶ８下が
った電圧で、Ｎ型ＭＯ３Ｉ−ランジスタ３７のドレイン
はＰ型ＭＯＳトランジスタ３１の二乗特性でクランプさ
れる。
ＮＱＭＯＳトランジスタ４０のドレイン電流は、Ｎ型Ｍ
ＯＳトランジスタ３８が非導通であるため、その電流を
コンデンサ４３から放電電流として流し、従って、Ｎ型
ＭＯＳトランジスタ３８のソース電圧は、次第に低下す
る。そして、Ｎ型ＭＯＳトランジスタ３８が導通状態と
なる電圧、即ち、ＶＨよりｖｐ 十ｖＮ低い電圧に達す
ると、Ｎ型ＭＯＳトランジスタ３７および３Ｂによる正
帰還アンプ構成によって、Ｎ型ＭＯＳトランジスタ３８
は導通状態に、Ｎ型ＭＯＳトランジスタ３７は非導通状
態に反転する。
ＯＳトランジスタ３８が非導通であるため、その電流を
コンデンサ４３から放電電流として流し、従って、Ｎ型
ＭＯＳトランジスタ３８のソース電圧は、次第に低下す
る。そして、Ｎ型ＭＯＳトランジスタ３８が導通状態と
なる電圧、即ち、ＶＨよりｖｐ 十ｖＮ低い電圧に達す
ると、Ｎ型ＭＯＳトランジスタ３７および３Ｂによる正
帰還アンプ構成によって、Ｎ型ＭＯＳトランジスタ３８
は導通状態に、Ｎ型ＭＯＳトランジスタ３７は非導通状
態に反転する。
この急速な反転のために、Ｎ型ＭＯＳトランジスタ３８
のエミッター電圧はＶａｎ Ｖｐ雷電圧急速に立ち上
がり、コンデンサ４３の放電が間に合わない。従って、
充電電荷を一定とし、Ｎ型ＭＯＳトランジスタ３７のソ
ース電圧は、Ｎ型ＭＯＳトランジスタ３８の電圧上昇分
だけ持ち上がる。このような動作を繰り返して発振状態
を維持する。
のエミッター電圧はＶａｎ Ｖｐ雷電圧急速に立ち上
がり、コンデンサ４３の放電が間に合わない。従って、
充電電荷を一定とし、Ｎ型ＭＯＳトランジスタ３７のソ
ース電圧は、Ｎ型ＭＯＳトランジスタ３８の電圧上昇分
だけ持ち上がる。このような動作を繰り返して発振状態
を維持する。
ここで、Ｖｐ ＳＶＮは、次のように与えられる。
Ｖｐ ＝Ｖｒｐ＋Ｊ （２ｘ Ｉｎ ／βＰ）ＶＮ
＝ Ｖｔ、Ｉ＋−ｒ （２Ｘ Ｉｏ ／β、）但し、β
ｐ ＝ Ｋｐ Ｘ （Ｗｐ ／ Ｌｐ ）βｓ
＝ ＫＮ Ｘ （ＷＮ ／ ＬＮ）１、：Ｎ型
ＭＯＳトランジスタ３９、Ｎ型ＭＯＳトランジスタ４０
の定電流値 に、、Ｋ、：Ｐ型、Ｎ型トランジスタの（移動度）×（
単位ゲート 容量値） Ｗｐ 、Ｌｐ ＋ Ｐ型ＭＯＳトランジスタ３１．３
２．３３．３４のトランジスタ サイズ ＷＮ、Ｌ、：Ｎ型ＭＯＳトランジスタ３７．３８のトラ
ンジスタサイズ ここて、Ｎ型ＭＯＳトランジスタ３７．３８の正帰還ア
ンプの構成は、Ｎ型ＭＯＳトランジスタ３７の負荷は二
乗特性であるＰ型ＭＯＳトランジスタ３１とアクティブ
負荷となるＰ型ＭＯＳトランジスタ３３とである。一方
、Ｎ型ＭＯＳトランジスタ３８の負荷は二乗特性である
Ｐ型ＭＯＳトランジスタ３４とアクティブ負荷となるＰ
型ＭＯＳトランジスタ３２とである。従って、ドレイン
電圧はＰ型ＭＯＳトランジスタ３１．３４の二乗特性で
クランプされ、Ｐ型ＭＯＳトランジスタ３２．３３のア
クティブ負荷で高利得を実現している。これらの回路は
、マスクレイアウト上比較的小さい面積で実現できる。
＝ Ｖｔ、Ｉ＋−ｒ （２Ｘ Ｉｏ ／β、）但し、β
ｐ ＝ Ｋｐ Ｘ （Ｗｐ ／ Ｌｐ ）βｓ
＝ ＫＮ Ｘ （ＷＮ ／ ＬＮ）１、：Ｎ型
ＭＯＳトランジスタ３９、Ｎ型ＭＯＳトランジスタ４０
の定電流値 に、、Ｋ、：Ｐ型、Ｎ型トランジスタの（移動度）×（
単位ゲート 容量値） Ｗｐ 、Ｌｐ ＋ Ｐ型ＭＯＳトランジスタ３１．３
２．３３．３４のトランジスタ サイズ ＷＮ、Ｌ、：Ｎ型ＭＯＳトランジスタ３７．３８のトラ
ンジスタサイズ ここて、Ｎ型ＭＯＳトランジスタ３７．３８の正帰還ア
ンプの構成は、Ｎ型ＭＯＳトランジスタ３７の負荷は二
乗特性であるＰ型ＭＯＳトランジスタ３１とアクティブ
負荷となるＰ型ＭＯＳトランジスタ３３とである。一方
、Ｎ型ＭＯＳトランジスタ３８の負荷は二乗特性である
Ｐ型ＭＯＳトランジスタ３４とアクティブ負荷となるＰ
型ＭＯＳトランジスタ３２とである。従って、ドレイン
電圧はＰ型ＭＯＳトランジスタ３１．３４の二乗特性で
クランプされ、Ｐ型ＭＯＳトランジスタ３２．３３のア
クティブ負荷で高利得を実現している。これらの回路は
、マスクレイアウト上比較的小さい面積で実現できる。
また、この７００回路の発振周波数ｆ。、Ｃは、次のよ
うに与えられる。
うに与えられる。
ｆｏｓｃ ＝ Ｉｏ ／ （２ｘ （ｖｐ ＋Ｖ）ｌ
） ＸＣ４３）１ｏ：Ｎ型ＭＯＳ）ランジスタ３９．４
０のドレイン電流値 Ｃ４３：コンデンサ４３の容量値 ＶＴＲ：Ｎ型トランジスタの閾値電圧 Ｖ’ｒｐ：Ｐ型トランジスタの閾値電圧また、スレショ
ルド電圧での反転には、インバータ等のシングルトラン
ジスタに比べ、同相入力抑圧比が１０〜３０倍よい差動
アンプの正帰還を用いているために、デジタル性ノイズ
が重畳された電源に対して、従来のＣ−ＭＯＳプロセス
で清掃された７００回路に比べて、ジッタの少ない高安
定な発振出力を持つ７００回路を提供できる。
） ＸＣ４３）１ｏ：Ｎ型ＭＯＳ）ランジスタ３９．４
０のドレイン電流値 Ｃ４３：コンデンサ４３の容量値 ＶＴＲ：Ｎ型トランジスタの閾値電圧 Ｖ’ｒｐ：Ｐ型トランジスタの閾値電圧また、スレショ
ルド電圧での反転には、インバータ等のシングルトラン
ジスタに比べ、同相入力抑圧比が１０〜３０倍よい差動
アンプの正帰還を用いているために、デジタル性ノイズ
が重畳された電源に対して、従来のＣ−ＭＯＳプロセス
で清掃された７００回路に比べて、ジッタの少ない高安
定な発振出力を持つ７００回路を提供できる。
更に、差動アンプの正帰還で反転するために、その反転
は高速であり、数十Ｍ Ｈｚの発振周波数を得ることが
出来る。
は高速であり、数十Ｍ Ｈｚの発振周波数を得ることが
出来る。
実施例２
第２図は、本発明に係る７００回路の他の構成例である
。
。
第１図に示した実施例のＮ型ＭＯ３Ｉ−ランジスタ３７
．３８の正帰還ループで、各々のドレイン出力を、ソー
スフォロアー回路を介して、他方のゲートに帰還してい
る。即ち、この回路では、Ｎ型ＭＯＳ）ランジスタ５０
とその定電流源であるＮ型ＭＯＳトランジスタ５２、お
よび、Ｎ型ＭＯＳ）ランジスタ５１とその定電流源であ
るＮ型ＭＯＳ）ランジスタ５３とで構成される。
．３８の正帰還ループで、各々のドレイン出力を、ソー
スフォロアー回路を介して、他方のゲートに帰還してい
る。即ち、この回路では、Ｎ型ＭＯＳ）ランジスタ５０
とその定電流源であるＮ型ＭＯＳトランジスタ５２、お
よび、Ｎ型ＭＯＳ）ランジスタ５１とその定電流源であ
るＮ型ＭＯＳ）ランジスタ５３とで構成される。
この７００回路の発振周波数ｆ。、。は、次のように与
えられる。
えられる。
ｆｏｓｃ ＝Ｉｏ ／ （２Ｘ （ＶＰ ＋２ＸＶＮ
） ＸＣ４３）第８図は、第２図に示した回路の動作を
説明する波形図である。
） ＸＣ４３）第８図は、第２図に示した回路の動作を
説明する波形図である。
即ち、ソースフォロアー回路が挿入された分だけ差動ア
ンプのドレインソース電圧が確保され、スイッング時に
飽和状態に追い込まれず差動アンプの入力がバランスし
たときに利得が低下しない。
ンプのドレインソース電圧が確保され、スイッング時に
飽和状態に追い込まれず差動アンプの入力がバランスし
たときに利得が低下しない。
従って、第１図に示した回路よりも高速にスイッチング
する点に特徴がある。
する点に特徴がある。
発明の詳細
な説明したように、本発明に係る７００回路は、高周波
発振が可能であり、且つ、電源ノイズに対しても安定性
が高い。また、Ｃ−ＭＯＳ）ランジスタにより構成され
ていることから集積化に良く馴染み、大規模集積回路へ
の適用が有利である。
発振が可能であり、且つ、電源ノイズに対しても安定性
が高い。また、Ｃ−ＭＯＳ）ランジスタにより構成され
ていることから集積化に良く馴染み、大規模集積回路へ
の適用が有利である。
第１図は、本発明に係る７００回路の構成例を示す回路
図であり、 第２図は、本発明の他の実施例の構成を示す回路図であ
り、 第３図は、従来のＣＭＯ５構成の７００回路の構成を示
す回路図であり、 第４図は、従来のバイポーラトランジスタ構成の７００
回路の構成を示す回路図であり、第５図は、第３図に示
した回路の動作を説明する波形図であり、 第６図は第４図に示す回路の動作を説明する波形図であ
り、 第７図は、第１図に示した回路の動作を説明する波形図
であり、 第８図は第２図に示す回路の動作を説明する波形図であ
る。 〔主な参照番号〕 １・・正電源入力端子、 ２・・負電源入力端子、 ３・・制御電圧入力端子、 ４・・７００回路の出力端子、 ５．６．８．９．１０．３１．３２．３３．３４．３５
．３６．３７．３８．３９．４０・・・・・・Ｐ型Ｍ
ＯＳ トランジスタ、 ７．４１．４２．５０．５１５２．５３・・・・・・Ｎ
型ＭＯＳトランジスタ、 １１．１２．１３．１４・・インバータ、１５．１６・
・ ・ ・ ・ ・ＮＯＲゲート、１７．３０．４３
・・・・コンデンサ、２０．２１．２２．２３・・ＮＰ
Ｎ型トランジスタ、２４．２５・ ・ ・ ・ ・ ・
ダイオード、２６．２７．２８．２９・・抵抗
図であり、 第２図は、本発明の他の実施例の構成を示す回路図であ
り、 第３図は、従来のＣＭＯ５構成の７００回路の構成を示
す回路図であり、 第４図は、従来のバイポーラトランジスタ構成の７００
回路の構成を示す回路図であり、第５図は、第３図に示
した回路の動作を説明する波形図であり、 第６図は第４図に示す回路の動作を説明する波形図であ
り、 第７図は、第１図に示した回路の動作を説明する波形図
であり、 第８図は第２図に示す回路の動作を説明する波形図であ
る。 〔主な参照番号〕 １・・正電源入力端子、 ２・・負電源入力端子、 ３・・制御電圧入力端子、 ４・・７００回路の出力端子、 ５．６．８．９．１０．３１．３２．３３．３４．３５
．３６．３７．３８．３９．４０・・・・・・Ｐ型Ｍ
ＯＳ トランジスタ、 ７．４１．４２．５０．５１５２．５３・・・・・・Ｎ
型ＭＯＳトランジスタ、 １１．１２．１３．１４・・インバータ、１５．１６・
・ ・ ・ ・ ・ＮＯＲゲート、１７．３０．４３
・・・・コンデンサ、２０．２１．２２．２３・・ＮＰ
Ｎ型トランジスタ、２４．２５・ ・ ・ ・ ・ ・
ダイオード、２６．２７．２８．２９・・抵抗
Claims (2)
- （１）各々のドレインを他方のゲートに接続した第１お
よび第２の１対のＭＯＳトランジスタと、該１対のＭＯ
Ｓトランジスタのソースを結合するコンデンサと、更に
、該１対のＭＯＳトランジスタのソースを各々定電流回
路に接続する回路と、該第一のＭＯＳトランジスタのド
レインを入力として該第２のＭＯＳトランジスタにその
出力を接続する第一のカレントミラー回路と、該第二の
ＭＯＳトランジスタのドレインを入力として該第一のト
ランジスタにその出力を接続する第二のカレントミラー
回路とを具備し、前記定電流回路の電流値を印加電圧に
より制御することにより発振周波数を変化するように構
成されたことを特徴とする電圧制御型発振器。 - （２）前記第一および第二のＭＯＳトランジスタの出力
を、ソースフォロアー回路を介して他方のゲートに帰還
するように構成したことを特徴とする特許請求範囲第一
項の電圧制御型発振器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246379A JPH0294914A (ja) | 1988-09-30 | 1988-09-30 | 電圧制御型発振器 |
| US07/415,689 US4947140A (en) | 1988-09-30 | 1989-10-02 | Voltage controlled oscillator using differential CMOS circuit |
| EP89118253A EP0361529B1 (en) | 1988-09-30 | 1989-10-02 | Voltage controlled oscillator |
| DE68921952T DE68921952T2 (de) | 1988-09-30 | 1989-10-02 | Spannungsgesteuerter Oszillator. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246379A JPH0294914A (ja) | 1988-09-30 | 1988-09-30 | 電圧制御型発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294914A true JPH0294914A (ja) | 1990-04-05 |
Family
ID=17147666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246379A Pending JPH0294914A (ja) | 1988-09-30 | 1988-09-30 | 電圧制御型発振器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4947140A (ja) |
| EP (1) | EP0361529B1 (ja) |
| JP (1) | JPH0294914A (ja) |
| DE (1) | DE68921952T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9100066A (nl) * | 1991-01-16 | 1992-08-17 | Koninkl Philips Electronics Nv | Oscillator. |
| US5585764A (en) * | 1995-06-13 | 1996-12-17 | Advanced Micro Devices, Inc. | High-speed voltage controlled oscillator which is insensitive to changes in power supply voltage |
| EP0779711A3 (en) * | 1995-12-14 | 1999-05-12 | STMicroelectronics, Inc. | A timer circuit |
| US5703543A (en) * | 1996-05-06 | 1997-12-30 | Taylor; Clive Roland | Current limited cross-coupled oscillators |
| FI100752B (fi) * | 1996-05-09 | 1998-02-13 | Nikolay Tchamov | Multivibraattoripiiri |
| US6307415B1 (en) | 1996-09-20 | 2001-10-23 | Stmicroelectronics, Inc. | Hysteresis circuit |
| SE515783C2 (sv) * | 1997-09-11 | 2001-10-08 | Ericsson Telefon Ab L M | Elektriska anordningar jämte förfarande för deras tillverkning |
| US6281821B1 (en) * | 1997-09-30 | 2001-08-28 | Jason P. Rhode | Digital-to-analog converter with power up/down transient suppression and automatic rate switching |
| US6094074A (en) * | 1998-07-16 | 2000-07-25 | Seiko Epson Corporation | High speed common mode logic circuit |
| US6011443A (en) * | 1998-07-16 | 2000-01-04 | Seiko Epson Corporation | CMOS voltage controlled oscillator |
| US6683505B2 (en) | 2001-08-24 | 2004-01-27 | Koninklijke Philips Electronics N.V. | High speed voltage controlled oscillator |
| US20090251227A1 (en) * | 2008-04-03 | 2009-10-08 | Jasa Hrvoje Hery | Constant gm oscillator |
| CN102394608B (zh) * | 2011-09-28 | 2014-06-04 | 上海复旦微电子集团股份有限公司 | 振荡器电路 |
| KR101607764B1 (ko) * | 2014-08-27 | 2016-03-31 | 숭실대학교산학협력단 | 차동 구조의 발진기 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138262A (en) * | 1977-05-10 | 1978-12-02 | Toshiba Corp | Emitter-coupling multivibrator |
| JPS546443A (en) * | 1977-06-16 | 1979-01-18 | Sharp Corp | Voltage control oscillation circuit |
| JPS60128709A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 電圧制御発振回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3857110A (en) * | 1972-08-24 | 1974-12-24 | Signetics Corp | Voltage controlled oscillator with temperature compensating bias source |
| JPS6271320A (ja) * | 1985-09-25 | 1987-04-02 | Toshiba Corp | 電流制御発振器 |
-
1988
- 1988-09-30 JP JP63246379A patent/JPH0294914A/ja active Pending
-
1989
- 1989-10-02 DE DE68921952T patent/DE68921952T2/de not_active Expired - Fee Related
- 1989-10-02 EP EP89118253A patent/EP0361529B1/en not_active Expired - Lifetime
- 1989-10-02 US US07/415,689 patent/US4947140A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138262A (en) * | 1977-05-10 | 1978-12-02 | Toshiba Corp | Emitter-coupling multivibrator |
| JPS546443A (en) * | 1977-06-16 | 1979-01-18 | Sharp Corp | Voltage control oscillation circuit |
| JPS60128709A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 電圧制御発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361529A2 (en) | 1990-04-04 |
| EP0361529A3 (en) | 1991-11-13 |
| US4947140A (en) | 1990-08-07 |
| EP0361529B1 (en) | 1995-03-29 |
| DE68921952D1 (de) | 1995-05-04 |
| DE68921952T2 (de) | 1995-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613017B2 (ja) | 電圧制御発振器 | |
| JPH0294914A (ja) | 電圧制御型発振器 | |
| JPH07212224A (ja) | 対称的出力を有する電圧制御発振器（ｖｃｏ）と同発振器に用いる論理ゲート | |
| KR0134914B1 (ko) | 아날로그 방식의 발진회로 | |
| JPH08139597A (ja) | クロック発生回路 | |
| JP3586172B2 (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| JPWO1999000903A6 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
| JPH0399516A (ja) | レベル変換回路 | |
| JPH10209820A (ja) | 電圧制御発振器 | |
| JPH09130218A (ja) | 演算増幅器およびディジタル信号伝達回路 | |
| US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
| US5262690A (en) | Variable delay clock circuit | |
| JPH09238054A (ja) | タイマー回路 | |
| JPH07176996A (ja) | 電流制御発振器 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2603627B2 (ja) | 発振周波数可変のリングオシレータを用いた高周波磁気治療器 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPS6125241B2 (ja) | ||
| JPH0245378B2 (ja) | ||
| JPH09270693A (ja) | レベル変換回路 | |
| JPH01106505A (ja) | 発振回路 | |
| JP2003195958A (ja) | 定電流源回路および集積回路 | |
| JP2002271176A (ja) | 電圧制御発振回路 | |
| JPH0685622A (ja) | 発振回路 | |
| CN114244277A (zh) | 一种精确控制占空比的集成振荡器 |