JPH09270693A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH09270693A JPH09270693A JP8075053A JP7505396A JPH09270693A JP H09270693 A JPH09270693 A JP H09270693A JP 8075053 A JP8075053 A JP 8075053A JP 7505396 A JP7505396 A JP 7505396A JP H09270693 A JPH09270693 A JP H09270693A
- Authority
- JP
- Japan
- Prior art keywords
- level
- transistor
- collector
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ページャー等の電源電圧である１Ｖ程度の低電
圧で動作可能なＥＣＬ−ＣＭＯＳレベル変換回路を提供
する。 【解決手段】ＥＣＬレベル入力をその２つの入力とする
差動増幅器と、この差動増幅器の出力を、カレントミラ
ー回路接続した一方のトランジスタＱ３のコレクタには
直接あるいは抵抗Ｒ４を介して接続し、両方のトランジ
スタＱ３，Ｑ４のベースには各々直接接続し、両方のト
ランジスタのエミッタを各々共通のグランドに接続し、
もう一方のトランジスタＱ４のコレクタを抵抗Ｒ３を介
して共通の電源に接続し、前記もう一方のトランジスタ
Ｑ４のコレクタから信号を出力するようにした論理振幅
増幅回路と、前記論理振幅増幅回路の信号出力を入力と
するＣＭＯＳインバータとから構成され、前記ＣＭＯＳ
インバータ出力をレベル変換回路出力とする。
圧で動作可能なＥＣＬ−ＣＭＯＳレベル変換回路を提供
する。 【解決手段】ＥＣＬレベル入力をその２つの入力とする
差動増幅器と、この差動増幅器の出力を、カレントミラ
ー回路接続した一方のトランジスタＱ３のコレクタには
直接あるいは抵抗Ｒ４を介して接続し、両方のトランジ
スタＱ３，Ｑ４のベースには各々直接接続し、両方のト
ランジスタのエミッタを各々共通のグランドに接続し、
もう一方のトランジスタＱ４のコレクタを抵抗Ｒ３を介
して共通の電源に接続し、前記もう一方のトランジスタ
Ｑ４のコレクタから信号を出力するようにした論理振幅
増幅回路と、前記論理振幅増幅回路の信号出力を入力と
するＣＭＯＳインバータとから構成され、前記ＣＭＯＳ
インバータ出力をレベル変換回路出力とする。
Description
【０００１】
【発明の属する技術分野】本発明は、レベル変換回路に
関し、特に半導体集積回路の分野において、ＥＣＬ（Ｅ
ｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）レベルの
信号振幅をＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍ
ｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
レベルの信号振幅に変換するレベル変換回路に関する。
関し、特に半導体集積回路の分野において、ＥＣＬ（Ｅ
ｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）レベルの
信号振幅をＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍ
ｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
レベルの信号振幅に変換するレベル変換回路に関する。
【０００２】
【従来の技術】半導体集積回路装置では、低消費電力と
高集積度を長所とするＣＭＯＳ回路と、高速動作を長所
とするＥＣＬ回路とを組み合わせて構成することによ
り、両者の長所を併せ持った論理回路が利用されてい
る。しかし、ＥＣＬ回路とＣＭＯＳ回路とを共有する回
路においては、ＥＣＬレベルの信号をＣＭＯＳレベルの
信号に変換するレベル変換回路が不可欠となる。従来こ
の種のレベル変換回路が特開昭６３−３１３５９５号公
報の従来例等に数多く提案されている。図７は前記の公
報記載の従来のレベル変換回路の回路図である。
高集積度を長所とするＣＭＯＳ回路と、高速動作を長所
とするＥＣＬ回路とを組み合わせて構成することによ
り、両者の長所を併せ持った論理回路が利用されてい
る。しかし、ＥＣＬ回路とＣＭＯＳ回路とを共有する回
路においては、ＥＣＬレベルの信号をＣＭＯＳレベルの
信号に変換するレベル変換回路が不可欠となる。従来こ
の種のレベル変換回路が特開昭６３−３１３５９５号公
報の従来例等に数多く提案されている。図７は前記の公
報記載の従来のレベル変換回路の回路図である。
【０００３】まずこの回路の構成を説明する。抵抗Ｒ
１，Ｒ２がそれぞれ負荷となっているＥＣＬレベルの入
力ＩＮ，ＩＮＢを受ける差動対をなすトランジスタＱ
１，Ｑ２と、定電流源ＩＤＤ１とからなる差動増幅器
と、前記差動増幅器のノードＣであるトランジスタＱ２
のコレクタに入力が接続され、出力がノードＯＵＴであ
るＣＭＯＳレベルの出力を行うＣＭＯＳインバータから
構成される。
１，Ｒ２がそれぞれ負荷となっているＥＣＬレベルの入
力ＩＮ，ＩＮＢを受ける差動対をなすトランジスタＱ
１，Ｑ２と、定電流源ＩＤＤ１とからなる差動増幅器
と、前記差動増幅器のノードＣであるトランジスタＱ２
のコレクタに入力が接続され、出力がノードＯＵＴであ
るＣＭＯＳレベルの出力を行うＣＭＯＳインバータから
構成される。
【０００４】次にこの回路の動作を説明する。直流動作
点の設定の上でバイポーラのトランジスタは１段当たり
コレクタ−エミッタ間電圧が０．２Ｖ程度必要であるこ
とから、トランジスタＱ２と電流源ＩＤＤ１の２段分の
トランジスタのコレクタ−エミッタ間電圧によってバイ
ポーラの差動増幅器の出力であるノードＣのローレベル
は０．４Ｖ程度までしか下げることができない。しか
し、電源電圧が３ＶあったならばノードＣには、図８に
示すように３．０Ｖ／０．４Ｖでハイ／ローとなる２．
６Ｖの論理振幅がとれるので、次段のＣＭＯＳインバー
タを十分にオン，オフさせることができ、図９に示すよ
うに出力端ＯＵＴにＣＭＯＳレベルのフルスイング出力
が得られる。
点の設定の上でバイポーラのトランジスタは１段当たり
コレクタ−エミッタ間電圧が０．２Ｖ程度必要であるこ
とから、トランジスタＱ２と電流源ＩＤＤ１の２段分の
トランジスタのコレクタ−エミッタ間電圧によってバイ
ポーラの差動増幅器の出力であるノードＣのローレベル
は０．４Ｖ程度までしか下げることができない。しか
し、電源電圧が３ＶあったならばノードＣには、図８に
示すように３．０Ｖ／０．４Ｖでハイ／ローとなる２．
６Ｖの論理振幅がとれるので、次段のＣＭＯＳインバー
タを十分にオン，オフさせることができ、図９に示すよ
うに出力端ＯＵＴにＣＭＯＳレベルのフルスイング出力
が得られる。
【０００５】
【発明が解決しようとする課題】しかし、最近はページ
ャー等のように乾電池一本で動作する装置が急速に普及
しているため、レベル変換回路を使用する周波数シンセ
サイザー等も低電圧化が必要となってきている。ところ
が、前述のレベル変換回路では、差動増幅器の出力であ
るノードＣの論理振幅には直流動作点の制約によって限
度があるため、乾電池一本で得られる１Ｖ程度の低電圧
では、図１０に示すようにノードＣには１．０Ｖ／０．
４Ｖでハイ／ローとなる０．６Ｖの論理振幅しかないた
め、次段のＣＭＯＳインバータを十分にオン，オフする
事ができず、図１１に示すようにノードＯＵＴにはＣＭ
ＯＳレベルの出力が得られないという欠点があった。
ャー等のように乾電池一本で動作する装置が急速に普及
しているため、レベル変換回路を使用する周波数シンセ
サイザー等も低電圧化が必要となってきている。ところ
が、前述のレベル変換回路では、差動増幅器の出力であ
るノードＣの論理振幅には直流動作点の制約によって限
度があるため、乾電池一本で得られる１Ｖ程度の低電圧
では、図１０に示すようにノードＣには１．０Ｖ／０．
４Ｖでハイ／ローとなる０．６Ｖの論理振幅しかないた
め、次段のＣＭＯＳインバータを十分にオン，オフする
事ができず、図１１に示すようにノードＯＵＴにはＣＭ
ＯＳレベルの出力が得られないという欠点があった。
【０００６】このように従来のレベル変換回路では、乾
電池一本で得られる１Ｖ程度の低電圧では動作しないと
いう欠点があった。
電池一本で得られる１Ｖ程度の低電圧では動作しないと
いう欠点があった。
【０００７】本発明の目的は、上記の欠点を解消し、１
Ｖ程度の低電圧でも動作するレベル変換回路を提供する
事にある。
Ｖ程度の低電圧でも動作するレベル変換回路を提供する
事にある。
【０００８】
【課題を解決するための手段】本発明のレベル変換回路
は、第１，第２の抵抗がそれぞれ負荷となっているＥＣ
Ｌレベルの入力を受ける差動対をなす第１，第２のトラ
ンジスタと定電流源からなる差動増幅器と、前記差動増
幅器の第２のトランジスタのコレクタとベースが接続さ
れエミッタが接地されている第３のトランジスタと、エ
ミッタが接地されベースが第３のトランジスタのベース
に接続されて電流源をなす第４のトランジスタとにより
カレントミラー回路を構成し、一端が電源に接続され他
端が第４のトランジスタのコレクタに接続されている第
３の抵抗とからなる論理振幅増幅回路と、入力が前記論
理振幅増幅回路の第４のトランジスタのコレクタに接続
され、ＣＭＯＳレベル出力に変換するＣＭＯＳインバー
タとから構成される。
は、第１，第２の抵抗がそれぞれ負荷となっているＥＣ
Ｌレベルの入力を受ける差動対をなす第１，第２のトラ
ンジスタと定電流源からなる差動増幅器と、前記差動増
幅器の第２のトランジスタのコレクタとベースが接続さ
れエミッタが接地されている第３のトランジスタと、エ
ミッタが接地されベースが第３のトランジスタのベース
に接続されて電流源をなす第４のトランジスタとにより
カレントミラー回路を構成し、一端が電源に接続され他
端が第４のトランジスタのコレクタに接続されている第
３の抵抗とからなる論理振幅増幅回路と、入力が前記論
理振幅増幅回路の第４のトランジスタのコレクタに接続
され、ＣＭＯＳレベル出力に変換するＣＭＯＳインバー
タとから構成される。
【０００９】
【発明の実施の形態】まず本発明の構成を図面を参照し
て説明する。図１は本発明の一実施の形態を示すレベル
変換回路の回路図である。
て説明する。図１は本発明の一実施の形態を示すレベル
変換回路の回路図である。
【００１０】本実施の形態におけるレベル変換回路は、
抵抗Ｒ１，Ｒ２がそれぞれ負荷となっているＥＣＬレベ
ルの入力ＩＮ，ＩＮＢを受ける差動対をなすトランジス
タＱ１，Ｑ２と定電流源ＩＤＤ１とからなるバイポーラ
の差動増幅器と、前記バイポーラの差動増幅器のノード
ＡであるトランジスタＱ２のコレクタにコレクタとベー
スが接続されエミッタが接地されているトランジスタＱ
３と、エミッタが接地され、ベースがトランジスタＱ３
のベースに接続されている電流源をなすトランジスタＱ
４とによりカレントミラー回路を構成し、一端が電源に
接続され他端がノードＢであるトランジスタＱ４のコレ
クタに接続されている抵抗Ｒ３からなる論理振幅増幅回
路と、入力が前記論理振幅増幅回路のトランジスタＱ４
のコレクタに接続され出力がノードＯＵＴであるＣＭＯ
Ｓレベル出力を行うＣＭＯＳインバータとから構成され
る。
抵抗Ｒ１，Ｒ２がそれぞれ負荷となっているＥＣＬレベ
ルの入力ＩＮ，ＩＮＢを受ける差動対をなすトランジス
タＱ１，Ｑ２と定電流源ＩＤＤ１とからなるバイポーラ
の差動増幅器と、前記バイポーラの差動増幅器のノード
ＡであるトランジスタＱ２のコレクタにコレクタとベー
スが接続されエミッタが接地されているトランジスタＱ
３と、エミッタが接地され、ベースがトランジスタＱ３
のベースに接続されている電流源をなすトランジスタＱ
４とによりカレントミラー回路を構成し、一端が電源に
接続され他端がノードＢであるトランジスタＱ４のコレ
クタに接続されている抵抗Ｒ３からなる論理振幅増幅回
路と、入力が前記論理振幅増幅回路のトランジスタＱ４
のコレクタに接続され出力がノードＯＵＴであるＣＭＯ
Ｓレベル出力を行うＣＭＯＳインバータとから構成され
る。
【００１１】次に本実施形態のレベル変換回路の動作を
特に１Ｖ電源の場合について説明する。バイポーラ差動
増幅器の出力であるノードＡのローレベルは、従来例と
同様に直流動作点の制約により図３に示すように０．４
Ｖ程度になり、ハイレベルはトランジスタＱ３がオンし
抵抗Ｒ２に電流が流れる分だけ電圧降下が生じ０．７Ｖ
程度になる。しかし、論理振幅増幅回路の出力であるノ
ードＢでは図４に示すように、トランジスタＱ３及びＱ
４がオンしているときは抵抗Ｒ３によってトランジスタ
Ｑ４の動作を妨げない程度の電圧（０．２Ｖ程度）にま
で電圧を降下させることができ、トランジスタＱ３及び
Ｑ４がオフしているときは１．０Ｖまで電圧が上昇す
る。このため、ＣＭＯＳインバータに１．０Ｖ／０．２
Ｖでハイ／ローとなる０．８Ｖの論理振幅の信号を入力
することができるので、次段のＣＭＯＳインバータを十
分にオン，オフさせることができ、図５に示すように、
ノードＯＵＴにＣＭＯＳレベルのフルスイング出力を得
ることができる。
特に１Ｖ電源の場合について説明する。バイポーラ差動
増幅器の出力であるノードＡのローレベルは、従来例と
同様に直流動作点の制約により図３に示すように０．４
Ｖ程度になり、ハイレベルはトランジスタＱ３がオンし
抵抗Ｒ２に電流が流れる分だけ電圧降下が生じ０．７Ｖ
程度になる。しかし、論理振幅増幅回路の出力であるノ
ードＢでは図４に示すように、トランジスタＱ３及びＱ
４がオンしているときは抵抗Ｒ３によってトランジスタ
Ｑ４の動作を妨げない程度の電圧（０．２Ｖ程度）にま
で電圧を降下させることができ、トランジスタＱ３及び
Ｑ４がオフしているときは１．０Ｖまで電圧が上昇す
る。このため、ＣＭＯＳインバータに１．０Ｖ／０．２
Ｖでハイ／ローとなる０．８Ｖの論理振幅の信号を入力
することができるので、次段のＣＭＯＳインバータを十
分にオン，オフさせることができ、図５に示すように、
ノードＯＵＴにＣＭＯＳレベルのフルスイング出力を得
ることができる。
【００１２】このように、本実施の形態の回路は電源電
圧１Ｖ程度の低電圧条件の下でもＥＣＬレベルの信号を
ＣＭＯＳレベルのフルスイングの信号に変換することが
できる。
圧１Ｖ程度の低電圧条件の下でもＥＣＬレベルの信号を
ＣＭＯＳレベルのフルスイングの信号に変換することが
できる。
【００１３】図６は本発明の他の実施の形態を説明する
ための回路図である。図６に示すこの実施の形態は、前
述した図１に対応するものであり、異なる点は論理振幅
増幅回路のトランジスタＱ３のコレクタをバイポーラの
差動増幅器のトランジスタＱ２のコレクタに直接接続せ
ずに、抵抗Ｒ４を介して接続するようにしたことであ
る。このような回路構成にすることにより、電源電圧が
上昇（下降）してトランジスタＱ３のベース電位が上昇
（下降）した場合に、抵抗Ｒ４に流れる電流が増大（減
少）し抵抗Ｒ４による電圧降下量が増大（減少）する。
そのためトランジスタＱ３のコレクタ電位が下降（上
昇）してコレクタ−エミッタ間の電圧が減少（増大）し
コレクタ電流が減少（増大）するためにベース電位が下
降（上昇）する。このようなフィードバック効果によっ
て、電源電圧が変動しても電流源であるトランジスタＱ
４を流れる電流値の変動を小さく抑えられるので、安定
した動作を実現することができる。
ための回路図である。図６に示すこの実施の形態は、前
述した図１に対応するものであり、異なる点は論理振幅
増幅回路のトランジスタＱ３のコレクタをバイポーラの
差動増幅器のトランジスタＱ２のコレクタに直接接続せ
ずに、抵抗Ｒ４を介して接続するようにしたことであ
る。このような回路構成にすることにより、電源電圧が
上昇（下降）してトランジスタＱ３のベース電位が上昇
（下降）した場合に、抵抗Ｒ４に流れる電流が増大（減
少）し抵抗Ｒ４による電圧降下量が増大（減少）する。
そのためトランジスタＱ３のコレクタ電位が下降（上
昇）してコレクタ−エミッタ間の電圧が減少（増大）し
コレクタ電流が減少（増大）するためにベース電位が下
降（上昇）する。このようなフィードバック効果によっ
て、電源電圧が変動しても電流源であるトランジスタＱ
４を流れる電流値の変動を小さく抑えられるので、安定
した動作を実現することができる。
【００１４】
【発明の効果】以上に説明したように、本発明のレベル
変換回路は、ＥＣＬレベルの入力を受ける差動増幅器の
出力を論理振幅増幅回路を介してＣＭＯＳのインバータ
に入力することによって、乾電池一本で得られるような
電源電圧１Ｖ程度の低電圧条件の下でもＥＣＬレベルの
信号をＣＭＯＳレベルの信号に変換することを可能にし
た。
変換回路は、ＥＣＬレベルの入力を受ける差動増幅器の
出力を論理振幅増幅回路を介してＣＭＯＳのインバータ
に入力することによって、乾電池一本で得られるような
電源電圧１Ｖ程度の低電圧条件の下でもＥＣＬレベルの
信号をＣＭＯＳレベルの信号に変換することを可能にし
た。
【図１】本発明のレベル変換回路の一実施の形態を示す
回路図である。
回路図である。
【図２】図１に示すレベル変換回路のＥＣＬレベルの入
力ＩＮ，ＩＮＢの電圧波形図の一例である。
力ＩＮ，ＩＮＢの電圧波形図の一例である。
【図３】図１に示すレベル変換回路のノードＡにおける
電圧波形図の一例である。
電圧波形図の一例である。
【図４】図１に示すレベル変換回路のノードＢにおける
電圧波形図の一例である。
電圧波形図の一例である。
【図５】図１に示すレベル変換回路のノードＯＵＴの電
圧波形図の一例である。
圧波形図の一例である。
【図６】本発明のレベル変換回路の他の実施の形態を示
す回路図である。
す回路図である。
【図７】従来のレベル変換回路の一例を示す回路図であ
る。
る。
【図８】図７に示すレベル変換回路の３Ｖ電源の時のノ
ードＣにおける電圧波形図の一例である。
ードＣにおける電圧波形図の一例である。
【図９】図７に示すレベル変換回路の３Ｖ電源の時のノ
ードＯＵＴの電圧波形図の一例である。
ードＯＵＴの電圧波形図の一例である。
【図１０】図７に示すレベル変換回路の１Ｖ電源の時の
ノードＣにおける電圧波形図の一例である。
ノードＣにおける電圧波形図の一例である。
【図１１】図７に示すレベル変換回路の１Ｖ電源の時の
ノードＯＵＴの電圧波形図の一例である。
ノードＯＵＴの電圧波形図の一例である。
ＩＮ，ＩＮＢ 入力端子 ＯＵＴ 出力端子 ＩＤＤ１ 電流源 Ｒ１〜Ｒ４ 抵抗 Ｑ１〜Ｑ４ バイポーラトランジスタ ＭＰ１ ＰｃｈＭＯＳＦＥＴ ＭＮ１ ＮｃｈＭＯＳＦＥＴ
Claims (3)
- 【請求項１】 ＥＣＬレベルの論理振幅信号をその２つ
の入力とする差動増幅器と、前記差動増幅器の出力を受
けてその出力信号の論理振幅を増幅する、カレントミラ
ー回路接続した２つのトランジスタを含む論理振幅増幅
回路と、前記論理振幅増幅回路の出力信号を入力とする
ＣＭＯＳインバータ回路とにより、ＣＭＯＳレベルの論
理振幅の信号を出力するようにしたことを特徴とするレ
ベル変換回路。 - 【請求項２】 請求項１記載のレベル変換回路におい
て、前記差動増幅器は、一方のＥＣＬレベル入力がベー
スに接続された第１のトランジスタと、他方のＥＣＬレ
ベル入力がベースに接続された第２のトランジスタとを
有し、前記第１のトランジスタのコレクタは第１の抵抗
を介して、前記第２のトランジスタのコレクタは第２の
抵抗を介して各々共通の電源ラインに接続し、また前記
第１及び第２のトランジスタの各エミッタは、一端をグ
ランドに接地された電流源に共通に接続するようにして
構成し、前記論理振幅増幅回路は、第３のトランジスタ
と第４のトランジスタとがカレントミラー回路を構成す
るように接続し、前記第３及び第４のトランジスタの各
ベース及び前記第３のトランジスタのコレクタには前記
差動増幅器の出力を接続し、前記第３及び第４のトラン
ジスタの各エミッタは前記共通グランドに接続するよう
に構成し、前記第４のトランジスタのコレクタは第３の
抵抗を介して共通の電源に接続した請求項１記載のレベ
ル変換回路。 - 【請求項３】 請求項２記載のレベル変換回路におい
て、前記論理振幅増幅回路の第３のトランジスタのコレ
クタを第４の抵抗を介して前記の差動増幅器の出力に接
続するようにして構成したレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08075053A JP3130791B2 (ja) | 1996-03-29 | 1996-03-29 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08075053A JP3130791B2 (ja) | 1996-03-29 | 1996-03-29 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270693A true JPH09270693A (ja) | 1997-10-14 |
| JP3130791B2 JP3130791B2 (ja) | 2001-01-31 |
Family
ID=13565083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08075053A Expired - Fee Related JP3130791B2 (ja) | 1996-03-29 | 1996-03-29 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298333A (ja) * | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004151268A (ja) * | 2002-10-29 | 2004-05-27 | Fuji Xerox Co Ltd | 透明コート層形成装置及びこれを用いたカラー画像形成装置 |
| JP6045671B1 (ja) * | 2015-09-30 | 2016-12-14 | 林 幸子 | 遠赤外線輻射体及び身体着用具 |
-
1996
- 1996-03-29 JP JP08075053A patent/JP3130791B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298333A (ja) * | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3130791B2 (ja) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01138813A (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| JPH0746098A (ja) | 遅延回路 | |
| JPH0220017B2 (ja) | ||
| JPH03231455A (ja) | 半導体集積回路 | |
| US5371421A (en) | Low power BiMOS amplifier and ECL-CMOS level converter | |
| JPH10336010A (ja) | Ｃｍｌｃｍｏｓ変換回路 | |
| JPH02892B2 (ja) | ||
| JPH0613878A (ja) | レベル変換回路 | |
| JP3130791B2 (ja) | レベル変換回路 | |
| JPH10190375A (ja) | 演算増幅回路 | |
| JP3082336B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換回路 | |
| JP3183187B2 (ja) | ヒステリシスコンパレータ | |
| JP2987971B2 (ja) | レベル変換回路 | |
| JPS63318817A (ja) | レベル変換回路 | |
| JPH05315937A (ja) | Ｃｍｏｓ／ｅｃｌレベル変換回路 | |
| JPH0653756A (ja) | カレントミラー回路 | |
| JP2763794B2 (ja) | 信号レベル変換回路 | |
| JP2947218B2 (ja) | レベル変換回路 | |
| US6400184B1 (en) | Transistor output circuit | |
| JP3326804B2 (ja) | コンパレータ回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPH1013209A (ja) | 半導体集積回路 | |
| EP0880229A1 (en) | Logic interface circuit | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0685569A (ja) | 増幅器回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |
|
| LAPS | Cancellation because of no payment of annual fees |