JPH0262964B2

JPH0262964B2 -

Info

Publication number: JPH0262964B2
Application number: JP57085641A
Authority: JP
Inventors: Robaato Paamukuisuto Suteiibun; Deyuan Geisaa Ronarudo
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-06-08
Filing date: 1982-05-20
Publication date: 1990-12-27
Also published as: NL8202138A; DE3221211A1; US4415861A; JPS57204627A; DE3221211C2

Description

【発明の詳細な説明】本発明は前縁及び後縁のタイミングがプログラ
ム可能なパルスをトリガ信号に応答して発生する
パルス発生器に関する。

パルス発生器の用途の１つとして、マイクロプ
ロセツサ・システムの如きデジタル・システムを
シミユレイシヨンするのに用いるデジタル・ワー
ド発生器のストローブ・パルス発生器がある。こ
の場合、ストローブ・パルスとワード発生器から
のデジタル・ワード・パターンとの時間関係は被
試験デジタル・システムの構成に応じて決めなけ
ればならない。ワード・パターンとストローブ・
パルスとの時間関係が被試験デジタル・システム
に対して適当でないと、このデジタル・システム
はワード・パターンを取込むことができない。ワ
ード発生器は種々の型式の被試験デジタル・シス
テムに適応させるので、前縁及び後縁がプログラ
ム可能なストローブ・パルスを発生するパルス発
生器が必要となる。

ワード発生器はクロツク信号に応じてワード・
パターンを発生するので、ストローブ・パルスを
発生させるトリガ信号としてこのクロツク信号を
用いてもよい。しかし、このクロツク信号はワー
ド・パターンの各サイクル毎に発生するのみで、
ストローブ・パルスの前縁及び後縁に同期しない
ので、このクロツク信号によりストローブ・パル
スの前縁及び後縁のタイミングを決定できない。
ストローブ・パルスの前縁及び後縁の生じる時点
を決定するには、ワード発生器からのクロツク信
号によりトリカされるデジタル遅延回路及び／ま
たは単安定マルチバイブレータを用いることがで
きるだろう。しかし、デジタル遅延回路は構成が
複雑かつ高価であり、ストローブ・パルスの前縁
及び後縁の両方を決定するには２個のデジタル遅
延回路が必要となる。単安定マルチバイブレータ
は時定数回路の充放電特性を利用しているので、
このマルチバイブレータのパルス幅は電源電圧に
応じて変化し、このパルス幅を正確に制御するの
が困難である。更に、多相ストローブ・パルスを
発生するには、従来のパルス発生器が複数個必要
となる。

従つて、本発明の目的の１つは前縁及び後縁が
プログラム可能なパルスを発生するパルス発生器
の提供にある。

本発明の他の目的はパルスの前縁及び後縁の発
生時点を正確に制御できるパルス発生器の提供に
ある。

本発明の更に他の目的は構成が簡単で安価なパ
ルス発生器の提供にある。

本発明の他の目的はワード発生器用のストロー
ブ・パルスを適当に発生するパルス発生器の提供
にある。

本発明の他の目的はパルス・パターンを記憶し
た小容量の記憶回路を有し、この記憶回路の内容
を容易に更新できるパルス発生器の提供にある。

本発明のその他の目的及び利点は添付図を参照
した以下の説明から当業者には明らかであろう。

本発明によれば、前縁及び後縁がプログラム可
能なパルスを発生するパルス発生器が得られる。
発振器がワード発生器からのクロツク信号の如き
トリガ信号を受けると、この発振器は所定周波数
のパルスの発生を開始する。カウンタがこの発振
器からのパルスを計数して、ランダム・アクセ
ス・メモリ（RAM）の如き書き換え可能な記憶
回路用のアドレス信号としての並列ビツト出力を
順次発生する。RAMはパルス・レベル情報、即
ち論理「１」及び「０」を記憶しているので、カ
ウンタからのアドレス信号に応じてこのRAMは
出力パルスを発生する。RAMの指定されたアド
レスの内容が論理「０」または「１」ならば、出
力パルスのレベルは夫々「低」または「高」であ
る。RAMの内容が「０」から「１」に変化する
と、出力レベルは「低」から「高」に変化し、こ
のレベル変化点が出力パルスの前縁に対応する。
同様にRAMの内容が「１」から「０」」に変化
すると、この遷移点が出力パルスの後縁に対応す
る。上述は正論理に関しての説明であるが、
RAMの「０」及び「１」を入れ換えれば負論理
となる。

遷移検出器がRAMの出力パルスの後縁を検出
すると、この検出器はパルスを発生して発振器の
パルス発生を停止させる。よつて大記憶容量の
RAMは必要ない。トリガ信号と出力パルス（前
縁及び後縁）との時間関係は発振器の発振周波数
及びRAMの内容により決まる。カウンタが発振
器からのパルスを受ける前に、このカウンタはリ
セツトされることに留意されたい。

多相パルスを発生するには、RAMを追加し、
この追加したRAMが共通のカウンタからのアド
レス信号に応じて第２パルスを発生する。追加し
た遷移検出器が第２パルスの後縁を検出する。２
個の遷移検出器が夫々第１及び第２パルスの後縁
を検出すると、共通の発振器は動作を停止する。

カウンタ及びRAMは従来の集積回路（IC）で
もよく、また遷移検出器は従来の論理ICの組合
せで構成してもよい。

第１図は本発明の好適な一実施例のブロツク図
である。この実施例はデジタル・ワード発生器の
ストローブ発生器として用いられる。ワード発生
器１０は端子１２に所定のワード・パターンＡを
発生すると共に、クロツク信号Ｂ及びストローブ
選択信号Ｃを発振器１４に供給する。クロツク信
号Ｂはワード・パターンＡの各サイクル毎に発生
し、発振器１４のトリガ信号として利用される。
ストローブ選択信号Ｃは発振器１４の付勢信号と
して作用する。即ち、ストローブ選択信号Ｃが
「低」のときのみ、発振器１４はパルスＤを発生
するように付勢される。信号Ｃが「低」の場合、
クロツク信号Ｂが供給されると、発振器１４は例
えば25MHz（40ナノ秒）の所定周波数のパルスＤ
の発生を開始する。パルスＤはカウンタ１６のク
ロツク端子に供給される。カウンタ１６にパルス
Ｄを供給する前に、発振器１４はカウンタ１６の
リセツト端子にリセツト・パルスを供給し、カウ
ンタ１６の全出力ビツトを「０」にする。RAM
の如き記憶回路１８はカウンタ１６からの並列出
力ビツトをアドレス信号として受け、出力パルス
Ｅを出力端子２０及び遷移検出器２２に供給す
る。遷移検出器２２は出力パルスＥの後縁を検出
すると、検出器２２は停止パルスＦを発振器１４
に供給して、発振器１４の発振動作を停止させ
る。書込み回路２４は低速クロツク、データＨ及
び書込み付勢（イネーブル）信号Ｉを夫々カウン
タ１６のクロツク端子、RAM１８のデータ入力
端子D_IN及び付勢端子に供給する。

第１図のパルス発生器の動作を第２及び第３図
を参照して説明しよう。時点T₀において、ワー
ド発生器１０は、クロツク信号Ｂの負方向変化に
応答してワード・パターンＡの第１ワードを発生
する。この間、ストローブ選択信号Ｃが「高」な
ので、発振器１４はパルスを発生しない。時点
T₁において、ワード発生器１０はクロツク信号
Ｂに応答してワード・パターンＡの第２ワードを
発生する。ストローブ選択信号Ｃが「低」なの
で、発振器１４はクロツク信号Ｂを受けると、パ
ルスＤの発生を開始する。カウンタ１６はパルス
Ｄを計数し、並列ビツト出力を順次増分する。例
えばRAM１８の内容は第３図において４角形で
示すようになつている。この４角形の上部の数字
は記憶アドレスを示す。RAM１８は読取りモー
ド（書込み回路２４がRAM１８の書込み付勢端
子に「高」を供給する）なので、RAM１８
はカウンタ１６からのアドレス信号に応じて出力
パルスＥを発生する。即ち、RAM１８のアドレ
ス１〜５の内容は「０」なので、カウンタ１６が
発振器１４からの５個のパルスを計数する間、
RAM１８は「低」を発生する。時点T₂におい
て、カウンタ１６は６番目のパルスを計数し、
RAM１８のアドレス６を指定する。RAM１８
のアドレス６〜９の内容は「１」なので、RAM
１８は時点T₂からT₃まで「高」を発生する。ま
たアドレス１０の内容は「０」であり、RAM１
８は「低」を発生する。パルスＢ及びＥの時間関
係はRAM１８の内容及び発振器１４の発振周波
数により決定することに留意されたい。この実施
例においてパルスＥの前縁及び後縁は時点T₂及
びT₃において生じる。遷移検出器２２がパルス
Ｅの後縁を検出すると、検出器２２は停止パルス
Ｆを発生して発振器１４を停止させる。上述の如
く、パルスＥの前縁及び後縁の発生時点はデジタ
ル回路により正確に制御される。従来のICが利
用できるので、本発明は構成が簡単で安価であ
る。更に停止パルスＦにより発振器１４が停止す
るので、後縁後の「０」を数多く記憶する必要が
ないので、RAM１８は大容量である必要はな
い。発振器１４がパルスを発生する前、または発
振器１４が動作を停止した後、発振器１４はカウ
ンタ１６にリセツト・パルスを供給してもよい。

RAM１８にパルス・パターンを書込むには、
書込み回路２４がRAM１８の書込み付勢端子
WEに「低」を供給して、RAM１８を書込みモ
ードにする。更に、書込み回路２４はカウンタ１
６のクロツク端子に低速クロツク信号を供給し、
またこの低速クロツク信号に同期して、RAM１
８のデータ入力端子にパルス・パターンＨを供給
する。カウンタ１６は低速クロツク信号を計数し
て、RAM１８にアドレス信号を供給する。
RAM１８の内容の更新は容易であり、任意所望
のパルス・パターンをRAM１８に記憶できる。

第４図は本発明の好適な一実施例の回路図であ
る。クロツク信号Ｂ及びストローブ選択信号Ｃは
10131型ICの如きＤフリツプ・フロツプ２６のク
ロツク及びＤ入力端に夫々供給される。発振器１
４はフリツプ・フロツプ２６の出力Ｓを発振制
御信号として受け、更にクリア制御信号Ｇ及び書
込み制御信号Ｊも受ける。発振器１４の一例を第
５図に示す。フリツプ・フロツプ２６からの出
力Ｓ及び書込み制御信号Ｊはフリツプ・フロツプ
２８のＤ入力及びリセツト端子に供給される。オ
ア・ゲート３０はフリツプ・フロツプ２８からの
Ｑ出力及び発振制御信号Ｓを受け、ノア・ゲート
３２はフリツプ・フロツプ２８のＱ出力及び発振
制御信号Ｓを受ける。ノア・ゲート３２の反転出
はオア（ノア）・ゲート３４に供給され、タイミ
ング・コンデンサ３６及び３８をオア・ゲート３
４の入出力端子間に並列に接続する。オア・ゲー
ト３４の反転出力Ｔはその入力端子にタイミング
抵抗器４０を介して供給されると共に、更にフリ
ツプ・フロツプ２８及びカウンタ１６のクロツク
端子にも供給される。発振周波数はタイミング・
コンデンサ３６−３８及び抵抗器４０で決まる。
アンド・ゲート４２はオア・ゲート３０の出力及
びクリア制御信号Ｇを受け、その出力Ｕはカウン
タ１６の計数制御端子Ｓに供給される。

再び第４図を参照すれば、カウンタ１６の10ビ
ツト出力は記憶部４６を有するRAM１８のアド
レス・デコーダ部４４に供給される。このように
アドレス・デコーダ部４４及び記憶部４６を有す
るRAM１８は従来形式のものであり、アドレ
ス・デコーダ部４４がアドレス信号をデコード
し、そのデコード出力により記憶部４６の各記憶
部分を選択する。記憶部４６はパルス・パターン
Ｈを受け、その出力をフリツプ・フロツプ４８の
Ｄ入力端子に供給する。RAM１８は更に書込み
付勢信号Ｉを受ける。カウンタ１６を３個の
10136型ICで構成してもよいし、RAM１８は
10146型ICでもよい。フリツプ・フロツプ４８の
Ｑ出力はフリツプ・フロツプ５０のＤ入力端子に
供給され、アンド・ゲート５２はフリツプ・フロ
ツプ４８及び５０の及びＱ出力を受けて、停止
パルスＦをフリツプ・フロツプ２６のセツト端子
に供給する。フリツプ・フロツプ４８−５０及び
アンド・ゲート５２は遷移検出器２２を構成す
る。アンド・ゲート５４は書込み付勢信号Ｉ及び
書込み制御信号Ｊを受け、その出力端子はカウン
タ１６及びフリツプ・フロツプ４８−５０のクロ
ツク端子に接続される。フリツプ・フロツプ４８
及び５０のリセツト端子は夫々フリツプ・フロツ
プ２６のＱ出力及び書込み制御信号Ｊを受ける。
信号Ｊはバツフアとしてのアンド・ゲート５６を
介してフリツプ・フロツプ２６のセツト端子に供
給される。排他的オア・ゲート５８はフリツプ・
フロツプ５０のＱ出力及び極性制御信号Ｋを受
け、ブツシユ・ブル出力Ｌ及びＭを発生する。信
号Ｇ，Ｈ，Ｉ及びＪは書込み回路２４から供給給
され（信号Ｇ及びＪは第１図に図示せず）、また
信号Ｂ，Ｃ及びＫはワード発生器１０から供給さ
れる（信号Ｋは第１図に図示せず）。

第４及び第５図の回路動作を次に説明する。パ
ルス発生モードにおいて、クリア制御信号Ｇ及び
書込み付勢信号Ｉは「高」であり、書込み制御信
号Ｊは「低」である。ストローブ制御信号Ｃが
「低」であり、かつクロツクＢの負方向変化がフ
リツプ・フロツプ２６のクロツク端子に供給され
ると、フリツプ・フロツプ２８のＤ入力端子、オ
ア・ゲート３０及びノア・ゲート３２に「高」が
供給される。オア・ゲート３０が「高」を発生す
ると、アンド・ゲート４２の出力Ｕが「高」とな
るので、カウンタ１６は計数モードになる。アン
ド・ゲート４２の出力Ｕが「低」のときに、カウ
ンタ１６の内容がクリア（リセツト）されること
に留意されたい。ノア・ゲート３２の出力が
「低」なので、オア・ゲート３４はノア・ゲート
３２の出力信号に影響されず、コンデンサ３６及
び３８の正帰還路からの信号のみを入力として受
ける増幅器として作用する。よつて、オア・ゲー
ト３４は発振を開始する。この発振が開始すると
直ちに、フリツプ・フロツプ２８のＤ入力端子の
「高」がクロツクされる（Ｑ端子が「高」にな
る）。フリツプ・フロツプ２８のＱ出力が「高」
である限り、ノア・ゲート３２の出力は「低」な
ので、オア・ゲート３４は上述のごとく発振器と
して動作し続け、パルスの発振が持続する。

カウンタ１６はクロツク信号Ｂに同期して計数
を行ない（開始し）、その出力はRAM１８の番
地を指定し、RAM１８は上述の如くパルスＥを
発生する。このパルスＥはフリツプ・フロツプ４
８に記憶される。ストローブ選択信号Ｃが「高」
の場合、フリツプ・フロツプ２６のＱ出力により
フリツプ・フロツプ４８はリセツト・モードに維
持されるので、パルスＥはフリツプ・フロツプ４
８を通過しない。ストローブ選択信号Ｃが「低」
の場合、発振器１４からのパルスＴの周期毎に、
パルスＥはフリツプ・フロツプ４８によりクロツ
ク（記憶）される。次にフリツプ・フロツプ４８
のＱ出力はフリツプ・フロツプ５０によりクロツ
ク（記憶）されて、排他的オア・ゲート５８に供
給される。極性制御信号Ｋが「高」ならば、この
ゲート５８はパルス「低」に応答し、信号Ｋが
「低」ならば、パルス「高」に応答する。

フリツプ・フロツプ４８の出力及びフリツ
プ・フロツプ５０のＱ出力の両方が「高」のと
き、アンド・ゲート５２はパルスＥの後縁を検出
して出力Ｆを「高」とする。即ち、パルスＥの後
縁の直前においてフリツプ・フロツプ４８及び５
０のＱ出力は共に「高」である。また、フリツ
プ・フロツプ４８及び５０は同じパルスＴをクロ
ツク端子に受けるので、パルスＥが「低」になつ
た直後（パルスＥの後縁の直後）のパルスＴによ
るクロツク動作完了により、フリツプ・フロツプ
４８のＱ出力は「低」（出力は「高」）になる
が、このクロツク動作時のフリツプ・フロツプ４
８のＱ出力はまだ「高」なので、このクロツク動
作によりフリツプ・フロツプ５０のＱ出力は
「高」のままである。よつて、この時アンド・ゲ
ート５２の全入力は「高」となり、その出力Ｆが
「高」となる。なお、フリツプ・フロツプ４８及
び５０の状態遷移時間は、パルスＴの周期に比較
して極めて短いことに留意されたい。この動作
は、RAM１８の出力が「高」から「低」に遷移
したときのみ生じる。アンド・ゲート５２からの
「高」出力Ｆはフリツプ・フロツプ２６をセツト
して、発振器１４の発振を停止させる。

パルスＴの発振は１）「高」ストローブ選択信
号Ｃまたは２）遷移検出器２２からの出力Ｆによ
り終了する。どちらによる動作も、フリツプ・フ
ロツプ２６のＱ出力を「高」とし、出力を
「低」とする。この動作によつて、フリツプ・フ
ロツプ２８のＱ出力はパルスＴの次の立下り縁に
おいて「低」になる。フリツプ・フロツプ２８の
出力はノア・ゲート３２を介してパルスＴの発生
を停止させ、オア・ゲート３０を介してカウンタ
１６に零をロードする。パルスＴはストローブ選
択信号Ｃにより再び発振するまでこの状態を保
つ。

RAM１８はパルス発生モードの前にプログラ
ムされている。プログラム期間中、書込み制御信
号Ｊは「高」なので、オア・ゲート３０及びノ
ア・ゲート３２の出力は「高」であり、発振器１
４は発振しない。カウンタ１６はクリア制御信号
Ｇによりクリアされ、アンド・ゲート５４を介し
た書込み付勢信号Ｉにより１ステツプづつ増分す
る。カウンタの各増分後に、パルス・パターンＨ
がRAM１８にロードされる。フリツプ・フロツ
プ４８及び５０はリセツトされていることに留意
されたい。

第６図は本発明の他の実施例の回路図である。
この実施例は第４図の実施例と類似しているの
で、同様な素子には同様な参照番号を付し、相違
点のみを説明する。この実施例は第２記憶部６０
及び第２遷移検出器６２を付加することにより、
多相パルスを発生する。発振器１４、カウンタ１
６及びアドレス・デコーダ部４４を記憶部４６及
び６０に共通に利用できる点に留意されたい。こ
れは、アドレス・デコーダ部４４がカウンタ１６
からのアドレス信号をデコードし、このデコード
出力が記憶部４６及び６０の記憶部分を共通に選
択するためである。フリツプ・フロツプ６４はフ
リツプ・フロツプ２６に対応し、そのＤ入力端子
に第２ストローブ選択信号Ｏを受け、そのセツト
入力端子に（バツフアとしての）アンド・ゲート
６６を介して書込み制御信号Ｊを受ける。発振器
１４はフリツプ・フロツプ２６及び６４の両出
力を受けるので、両方の出力が「低」のときに
発振器１４は発振を停止する。遷移検出器６２は
フリツプ・フロツプ６８−７０及びアンド・ゲー
ト７２により構成され、各素子の接続は遷移検出
器２２と同様である。排他的オア・ゲート７４は
フリツプ・フロツプ７０の出力及び第２極性制御
信号Ｐを受け、記憶部６０の内容に応じてプツシ
ユ・ブル出力Ｑ及びＲを発生する。プログラム期
間中、記憶部６０は第２パルス・パターンＮを記
憶する。よつて、ストローブ選択信号Ｃ及びＯが
共に「低」ならば、クロツク信号Ｂを受けると、
記憶部４６及び６０に記憶されたパルス・パター
ンを同時に読み出すので、これらパターンに応じ
た多相パルスが発生する。また、遷移検出器６２
は遷移検出器２２と同様に動作し、これら遷移検
出器２２及び６２が共に記憶部４６及び６０から
のパルスの後縁を（記憶部４６及び６０に記憶さ
れたパターンが異なれば異なる時点に）夫々検出
すると、フリツプ・フロツプ２６及び６４の出
力が共に「低」となつて、発振器１４の発振を停
止させる。

本発明の好適な実施例を図示し、説明したが、
本発明の要旨を逸脱することなく種々の変形変更
が可能なことが当業者には明らかであろう。例え
ば、発振器１４は正確なタイミング・パルスを発
生する水晶発振器でもよい。

上述せる本発明によれば、発振器がトリガ信号
に応じて出力信号を発生し、この出力信号をカウ
ンタが計数してアドレス信号を発生するので、パ
ルスをトリガ信号に応じて発生することができ
る。

又、本発明によれば、パルスの後縁に応答して
発振器が出力信号の発生を停止するので、記憶回
路にはパルスの後縁以降の情報を記憶させる必要
がない。よつて、記憶回路の記憶容量を節約でき
る。

更に、本発明によれば、発振器は、トリガ信号
に応じて発振を開始する。そして、パルスの後縁
を検出すると、発振器が発振を持続したまま、こ
の叛振器からの出力信号をカウンタに供給するの
を停止するのではなく、発振器自体の発振を停止
させる。すなわち、発振器は、このパルスの前縁
及び後縁の間以外の期間、発振を停止している。
よつて、本発明によれば、発振器の発振がノイズ
となつて回路の他の部分に悪影響を及ぼす期間を
最小にすることができる。

更に、本発明によれば、パルスの後縁を検出す
る検出器は、２個のラツチ回路及びゲート回路の
みで構成されているので、構成が簡単になる。

【図面の簡単な説明】

第１図は本発明の好適な一実施例のブロツク
図、第２図は第１図の動作を説明するタイミング
図、第３図は第１図の記憶回路の内容及び出力パ
ルスの関係を示す図、第４図は本発明の好適な一
実施例の回路図、第５図は第４図で用いられる発
振器の回路図、第６図は本発明の好適な他の実施
例の回路図である。１４は発振器、１６はカウンタ、１８は記憶回
路、２２は検出器である。

Claims

【特許請求の範囲】１前縁及び後縁のタイミングがプログラム可能
なパルスをトリガ信号に応答して発生するパルス
発生器において、上記トリガ信号に応じて発振を開始して出力信
号を発生する発振器と、該発振器からの出力信号を計数して順次変化す
るアドレス信号を発生するカウンタと、上記パルスの前縁及び後縁に対応するアドレス
間の連続したアドレスに論理「１」及び「０」の
一方が記憶されると共に、他のアドレスに上記論
理「１」及び「０」の他方が記憶され、上記カウ
ンタからのアドレス信号に応じて上記パルスを出
力する書き換え可能な記憶回路と、上記発振器からの出力信号に応じて上記記憶回
路からのパルス・レベルをラツチする第１ラツチ
回路、上記発振器からの出力信号に応じて上記第
１ラツチ回路からの出力レベルをラツチする第２
ラツチ回路、上記第１及び第２ラツチ回路の出力
レベルの組合わせが上記記憶回路からのパルスの
後縁に対応することを検出するゲート回路を有
し、該ゲート回路の出力信号に応じて上記発振器
の発振を停止させる検出器とを具え、上記記憶回路の記憶内容を更新することにより
上記パルスの前縁及び後縁のタイミングがプログ
ラム可能なことを特徴とするパルス発生器。