JPH0260136A - 半導体素子実装用基板の形成法 - Google Patents

半導体素子実装用基板の形成法

Info

Publication number
JPH0260136A
JPH0260136A JP21043188A JP21043188A JPH0260136A JP H0260136 A JPH0260136 A JP H0260136A JP 21043188 A JP21043188 A JP 21043188A JP 21043188 A JP21043188 A JP 21043188A JP H0260136 A JPH0260136 A JP H0260136A
Authority
JP
Japan
Prior art keywords
resin film
copper foil
varnish
cured
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21043188A
Other languages
English (en)
Inventor
Hiroshi Waki
脇 浩
Nobuhiro Fukuda
福田 信弘
Shunji Yoshida
芳田 俊爾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Toatsu Chemicals Inc
Original Assignee
Mitsui Toatsu Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Toatsu Chemicals Inc filed Critical Mitsui Toatsu Chemicals Inc
Priority to JP21043188A priority Critical patent/JPH0260136A/ja
Publication of JPH0260136A publication Critical patent/JPH0260136A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体素子実装用基板の形成法に関するもので
あり、とくに、二層構造の半導体素子実装用基板の形成
法に関する。
〔従来技術とその課題〕
近年、半導体素子を基板に実装する技術の進歩は急激で
ある。特にテープ自動配線接続(TapeAutoma
ted Bonding 、以下TABと略称する)は
集積回路を形成された半導体素子(以下ICチップと略
称する)を半導体素子実装用の回路基板にワイヤボンデ
ィングなしで、接続する技術であり、500〜600個
と云う多数の外部接続配線数を有するICチップの配線
接続を一度に可能にするため、高密度の実装技術が必要
とされている現在、研究開発が活発に進められている。
しかして、この方式には三層構造と二層構造とがある。
三層構造は一般的に銅箔等の導電性薄膜と耐熱性の樹脂
フィルムを接着剤で貼り合わせたものであり、耐熱性の
劣る接着剤を用いているために、TABとしての耐熱性
は、樹脂フィルム自体の耐熱性よりも低下して仕舞うと
いう大きい問題点を有している。
一方、二層構造においては、かかる接着剤を用いない為
に、TABとしての耐熱性は向上する。
しかしながら、ICチップを接続するために、ICチッ
プの接続が可能なように、接続回路パターンを形成せね
ばならない、このために、必要な部分以外の銅箔ならび
に樹脂フィルムをエツチングして除去しなければならな
い。しかして、このうち、銅箔のエツチングは化学的に
容易に低コストで実施されるが、樹脂フィルムのエツチ
ングは困難であった。TABに利用される特に耐熱性の
樹脂フィルムは耐薬品性にもすぐれているからである。
この困難さのために、従来技術においては、はとんど、
樹脂フィルムのエツチングが不要である三層構造で実施
されていた。というのは、三層構造においては、あらか
じめ型抜きやパンチング等により穴をあけた樹脂フィル
ムを用いて銅箔と接着することができるからである。
しかしながら、従来技術における二層構造の形成法は、
一つに、スパッタリングや蒸着等の方法であり、穴の部
分に銅箔等の導電性薄膜を形成することができなくなる
ので、あらかじめフィルムに穴をあけておくと言う手法
を採用することができない、また、二層構造の別の形成
手法である銅箔の上に樹脂フィルムのワニスや樹脂フィ
ルムの前駆体等を塗布、硬化させて、樹脂フィルムを形
成する方法においては、樹脂フィルムは銅箔と一体化し
た状態で形成されるので、同様に穴をあけておくことが
できないのである。
このように、耐熱性ならびに微細加工性にすぐれた特徴
をもつ二層構造のTABにおいては、樹脂フィルムのエ
ツチングを後で行い、穴(開口部)を形成するうことが
必要不可欠である。
本発明者らはこれらに鑑みて、鋭意検討した結果、耐熱
性の樹脂フィルムのエツチング工程を不要にする技術を
開発した。すなわち、好まし“くは幅狭の銅箔上に、開
口部が間隔を有して配置せられるように、樹脂フィルム
のワニスや樹脂フィルムの前駆体等から選択される材料
を、未塗布部分を残して、塗布、硬化せしめる方法によ
りこれらの課題が解決できることを見出し、本発明を完
成した。
〔課題を解決するための手段〕
すなわち、本発明は、硬化形成せしめてなる樹脂フィル
ムの開口部が間隔を有して配置せられるように、銅箔上
に、樹脂フィルムのワニスや樹脂フィルムの前駆体等か
ら選択される材料を、該開口部に相当する箇所を未塗布
とするごとく塗布して、硬化せしめることを特徴とする
半導体素子実装用基板の形成法、であり、特にその銅箔
が幅狭のものであり、さらには、銅箔の幅は50fff
f11以下であり、また、ポリアミド酸を樹脂フィルム
の前駆体とするような実装用基板の形成法、である。
〔発明の開示〕
以下、本発明を図面を参照しながら、詳細に説明する。
本発明は、第1図および第2図に例示したように、硬化
形成せしめてなる樹脂フィルム2の開口部が間隔を有し
て配置せられるように、銅M1上に、樹脂フィルムのワ
ニスや樹脂フィルムの前駆体等から選択される材料を、
該開口部に相当する箇所5を未塗布とするごとく塗布し
て、硬化セしめる半導体素子実装用基板の形成法、であ
る。
本発明において、銅箔については特に限定されるもので
はないが、銅箔の幅についてはカールの発生を防止する
と云う問題解決のために、より幅狭のものを用いること
が好ましい、けだし、本発明者らの検討によれば、銅箔
の幅があまり広い場合には、樹脂フィルムのワニスや樹
脂フィルムの前駆体等から選択される材料を塗布、硬化
せしめて、樹脂フィルムを形成すると、樹脂フィルムを
内側にしてカールする問題が顕著に生じるからである。
このカールの問題を少な(するためには、銅箔の幅を有
る程度以上狭くすればよいことが明らかとなった。しか
して、かかる観点から、銅箔の幅は5011II11以
下であり、好ましくは40mm以下であり、特に好まし
くは30na++以下である。なお、ICチップを実装
するためには、銅箔の幅は少なくとも20a+m以上あ
れば充分である。また、銅箔の厚みは特に限定されるも
のではなく、従来技術で用いられているもので充分であ
る。たとえば、5μm〜1501llI 、好ましくは
20μ−〜100 μmの厚みのmiを有効に用いるこ
とができる。また、銅箔の種類についても限定されるも
のはない、従来技術において、利用されている材料、具
体的には、圧延銅箔、電解銅箔等を有効に用いることが
できるのである。
本発明においては、樹脂フィルムのワニスや樹脂フィル
ムの前駆体等から選択される材料を用いて銅箔上にフィ
ルム化すればよい、これらの材料としてはポリイミド、
ポリアミドイミド、ポリパラバン酸、ポリヒダントイン
、ポリベンゾイミダゾール等の樹脂フィルムのワニスや
樹脂フィルムの前駆体等を有効に利用できる。得られる
樹脂フィルムの耐熱性、電気絶縁性、物理的強度、化学
的耐性等を鑑みるに、半導体素子実装用基板として、好
ましくは、ポリアミド酸を樹脂フィルムの前駆体として
銅箔に塗布し、これをイミド化することにより、硬化さ
せてポリイミドフィルムとすることである。樹脂フィル
ムのワニスや樹脂フィルムの前駆体等から選択される材
料を塗布、硬化せしめる際、塗布ならびに硬化の条件は
特に限定されない、硬化後の耐熱性樹脂フィルムに開口
部を形成せしめるためには、開口部に相当する位置を未
塗布とするように、樹脂フィルムのワニスや樹脂フィル
ムの前駆体等を塗布しなければよいのである。未塗布部
分を残す塗布方式はスクリーン印刷等の印刷方式が好ま
しい。
なお、硬化の条件としては、樹脂フィルムのワニスや樹
脂フィルムの前駆体等用いる材料に応じて適宜決定され
るものである。樹脂フィルムのワニスや樹脂フィルムの
前駆体等の塗布厚みは、10〜200μ麟であり、好ま
しくは15〜150μmであり、とくに、好ましくは2
0〜100μmである。
以下、さらに図面により本発明を説明する。第1図は本
発明の実施の態様の一つであり、第2図は第1図のA−
Aの位置における矢視断面図である。全ての図面におい
て、縦、横のサイズは任意に選択されており、とくに断
面図においては、説明を容易にするために、材料の厚み
を拡大強調している。第3図′は本発明の実施の態様を
説明するために、第1図のA−Aの位置において、TA
B形成のための工程ごとに当該断面を図示したものであ
る。第3図aは幅狭い銅箔リボン1を模式的に表してい
る。第3図すは当該銅箔リボン1に樹脂フィルムのワニ
スや樹脂フィルムの前駆体等2°が開口部5を除いて、
すなわち開口部を未塗布とするように、スクリーン印刷
法等により塗布された状態である。第3図Cは樹脂フィ
ルムのワニスや樹脂フィルムの前駆体等を常法に従い硬
化処理し、樹脂フィルム2としたものである。第3図d
はICチップを接続配線できるように銅箔リボンlの不
必要な部分を常法により、除去したところの断面図であ
り、二層構造のTABの断面構造を表している。第3図
eはICチップ3を配線接続した時の断面図であり、本
発明の適用例である。
第4図は本発明の別の実施例である。ここで第4図aは
平面図であり、第4図すはaのB−B位置における矢視
断面図を表している0銅箔lは樹脂フィルム2に埋め込
まれている。
このように、幅狭の銅箔を用いて、樹脂フィルムのワニ
スや樹脂フィルムの前駆体等で第4図すに示すごと(埋
め込むこともできるのである。銅箔の厚みが樹脂フィル
ムの厚みよりも薄いからである。また、TABフィルム
の送り機構はスプロケットにより駆動させる方法が一般
的に用いられているが、本実施例においては、このスプ
ロケット用の穴4の形成を樹脂フィルム形成と同時に実
施することができるため、極めて、実用的である。
〔実施例〕
以下、実施例により、本発明をさらに詳細に説明する。
〔実施例1〕 幅50mmで厚みが35μmの圧延銅箔のリボン上に、
開口部のサイズを7anX7mmとして、開口部のピッ
チが20閣になるように未塗布部分として残し、ポリイ
ミドの前駆体であるポリアミド酸ワニスを100μmの
塗布厚みにスクリーン印刷法により塗布したのち、イミ
ド化により硬化させ、耐熱性のポリイミドフィルムを形
成した。硬化後、第2図Cに示す形状のTAB用基材を
得た。
なお、イミドフィルムの幅方向において、回路形成に支
障となるカールは観察されなかった。
〔実施例2〕 実施例1において、銅箔の幅を25mにして、ポリアミ
ド酸ワニスの塗布幅を35−とし、塗布厚みを75μm
としたほかは、同様の操作を行った0本実施例において
は、TABに用いる場合のフィルム送りのためのスプロ
ケット用の開口部4を同時に印刷して形成した。硬化後
、イミドフィルムの幅方向において、回路形成に支障と
なるカールは観察されなかった。第4図に本実施例によ
り得られたTAB用基板基板材料した。
〔発明の効果〕
以上の実施例から明らかなように、本発明は二層構造の
TAB形成技術において、従来技術において、困難であ
った耐熱性の樹脂フィルムのエツチングを不要とするも
のであり、また幅狭の銅箔を用いることにより、得られ
る基板は従来技術において、問題であった樹脂フィルム
のカールも大幅に軽減されるものであるから、今後、二
層構造のTAB形成技術を大幅に進展させ、高密度実装
技術にきわめて、貢献するものである。すなわち、その
産業上の利用可能性は非常に大きいと言わざるを得ない
のである。
【図面の簡単な説明】
第1図および第2図は本発明の実施の態様を示すもので
、第1図は平面図、第2図はその断面図である。第3図
a〜第3図eは本発明をTABに使用するときの実施の
態様を示す断面図である。 第4図は本発明の別の実施のB様を示すもので、第4図
aはその平面図、第4図すはその断面図である0図中、
1   銅箔、2・−・・・・・・・・・耐熱性の樹脂
フィルム、2“・・・・・・・・−・・樹脂フィルムの
ワニスや樹脂フィルムの前駆体等、3   1Cチツプ
、5   開口部を示す。

Claims (4)

    【特許請求の範囲】
  1. (1)硬化形成せしめてなる樹脂フィルムの開口部が間
    隔を有して配置せられるように、銅箔上に、樹脂フィル
    ムのワニスや樹脂フィルムの前駆体等から選択される材
    料を、該開口部に相当する箇所を未塗布とするごとく塗
    布して、硬化せしめることを特徴とする半導体素子実装
    用基板の形成法。
  2. (2)銅箔が幅狭のものである請求項1記載の実装用基
    板の形成法。
  3. (3)銅箔の幅は50mm以下である請求項2記載の実
    装用基板の形成法。
  4. (4)ポリアミド酸を樹脂フィルムの前駆体とする請求
    項1記載の実装用基板の形成法。
JP21043188A 1988-08-26 1988-08-26 半導体素子実装用基板の形成法 Pending JPH0260136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21043188A JPH0260136A (ja) 1988-08-26 1988-08-26 半導体素子実装用基板の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21043188A JPH0260136A (ja) 1988-08-26 1988-08-26 半導体素子実装用基板の形成法

Publications (1)

Publication Number Publication Date
JPH0260136A true JPH0260136A (ja) 1990-02-28

Family

ID=16589208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21043188A Pending JPH0260136A (ja) 1988-08-26 1988-08-26 半導体素子実装用基板の形成法

Country Status (1)

Country Link
JP (1) JPH0260136A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246744A (ja) * 1988-08-08 1990-02-16 Chisso Corp フイルムキヤリヤー

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246744A (ja) * 1988-08-08 1990-02-16 Chisso Corp フイルムキヤリヤー

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
JPH0240230B2 (ja)
JP3760731B2 (ja) バンプ付き配線回路基板及びその製造方法
JPH04282843A (ja) 相互接続デバイスとその製造方法
JPH04283992A (ja) プリント回路基板の製造方法
JPH0260136A (ja) 半導体素子実装用基板の形成法
JPH06283866A (ja) 多層回路基板およびその製造方法
WO1998043295A1 (fr) Plaquette de circuit et son procede de production
KR100734582B1 (ko) 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법
US20020038721A1 (en) Wiring circuit board having bumps and method of producing same
JP2622163B2 (ja) 半導体素子実装用基板
JPH1117315A (ja) 可撓性回路基板の製造法
JPS61179598A (ja) 多層配線形成方法
JPH02265294A (ja) プリント配線板におけるバンプの形成方法
JPH11145607A (ja) 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板
JP2670305B2 (ja) 半導体素子実装用の基板
JP2549713B2 (ja) ブラインドスルーホールを有する多層プリント基板の製造方法
JP2000091716A (ja) 多層配線基板とその製造方法
JPS6167989A (ja) 多層配線基板の製造方法
JPS61179597A (ja) 多層配線形成方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPS58121698A (ja) 多層配線基板
JPS6167991A (ja) 多層配線基板の製造方法