JPH0256025A - １チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータInfo
- Publication number
- JPH0256025A JPH0256025A JP63324565A JP32456588A JPH0256025A JP H0256025 A JPH0256025 A JP H0256025A JP 63324565 A JP63324565 A JP 63324565A JP 32456588 A JP32456588 A JP 32456588A JP H0256025 A JPH0256025 A JP H0256025A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address value
- built
- rom
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はｌチップマイクロコンピュータに関する。
従来、プログラムメモリーとしてリードオンリーメモリ
（以下ＲＯＭという）をチップに内蔵した１チップマイ
クロコンピュータにおいては、プログラム起動アドレス
値およびインクラブドプログラム起動アドレス値は固定
されており、内蔵ＲＯＭ内からしか起動できないものや
、起動操作前に切換入力端子をセットすることにより、
内蔵ＲＯＭを無効にし、外部プログラムメモリーを内蔵
ＲＯＭのアドレス範囲におきかえて起動する例がある。
（以下ＲＯＭという）をチップに内蔵した１チップマイ
クロコンピュータにおいては、プログラム起動アドレス
値およびインクラブドプログラム起動アドレス値は固定
されており、内蔵ＲＯＭ内からしか起動できないものや
、起動操作前に切換入力端子をセットすることにより、
内蔵ＲＯＭを無効にし、外部プログラムメモリーを内蔵
ＲＯＭのアドレス範囲におきかえて起動する例がある。
第１図は従来例の概要図であり、プログラム起動アドレ
ス値１およびインクラブトプログラム起動アドレス値２
はそれぞれ１６進数で「００００」およびｒｏ０４０．
、＋をとり、（イ）では内蔵ＲＯＭ３から起動し、（ロ
）では内蔵ＲＯＭ３が無効となりそれぞれの起動アドレ
ス値は外部プログラムメモリー４を示すようになり、起
動は外部プログラムメモリー４からおこることになる。
ス値１およびインクラブトプログラム起動アドレス値２
はそれぞれ１６進数で「００００」およびｒｏ０４０．
、＋をとり、（イ）では内蔵ＲＯＭ３から起動し、（ロ
）では内蔵ＲＯＭ３が無効となりそれぞれの起動アドレ
ス値は外部プログラムメモリー４を示すようになり、起
動は外部プログラムメモリー４からおこることになる。
一般にＲＯＭを内蔵したｌチップマイクロコンピュータ
は、ＲＯＭを内蔵しないマイクロコンピュータと比較し
て、ユーザーの立場から見た時のコストが下がるという
メリットがあると言われる。
は、ＲＯＭを内蔵しないマイクロコンピュータと比較し
て、ユーザーの立場から見た時のコストが下がるという
メリットがあると言われる。
しかし、このことは１チップマイクロコンピュータの内
蔵ＲＯＭに個別ユーザーのプログラムを書き込む為に必
要なＲＯＭマスク費用が、１個あたりの費用として充分
安くなる程度に１種類のプログラムを書き込んだ１チッ
プマイクロコンピュータを大量使用する場合に言えるこ
とであり、少量しか使用する見込みのないユーザーにと
ってはＲＯＭマスク費用が１個あたりに換算すると高く
なりすぎて１チップマイクロコンピュータを使用できな
くなる。少量使用ユーザーにとって、従来例のうち内蔵
ＲＯＭ内からしか起動できないものはＲＯＭマスク費用
が必要なことからコスト高になり、外部プログラムメモ
リーから起動できるものであっても内蔵ＲＯＭを全く使
用しないというＲＯＭマスクを特注する必要が生じる。
蔵ＲＯＭに個別ユーザーのプログラムを書き込む為に必
要なＲＯＭマスク費用が、１個あたりの費用として充分
安くなる程度に１種類のプログラムを書き込んだ１チッ
プマイクロコンピュータを大量使用する場合に言えるこ
とであり、少量しか使用する見込みのないユーザーにと
ってはＲＯＭマスク費用が１個あたりに換算すると高く
なりすぎて１チップマイクロコンピュータを使用できな
くなる。少量使用ユーザーにとって、従来例のうち内蔵
ＲＯＭ内からしか起動できないものはＲＯＭマスク費用
が必要なことからコスト高になり、外部プログラムメモ
リーから起動できるものであっても内蔵ＲＯＭを全く使
用しないというＲＯＭマスクを特注する必要が生じる。
外部プログラムメモリーから起動できるものについては
、メーカーが内蔵ＲＯＭを無効にしたものを供給し、ユ
ーザーがＲＯＭマスク費用を負担しなくてもよいという
場合も考えられるが、この場合には一般のマイクロコン
ピュータと同様に複数のチップで製品が構成される事に
なり、１チップマイクロコンピュータである為に生じて
いたメリットが失われてしまっている。
、メーカーが内蔵ＲＯＭを無効にしたものを供給し、ユ
ーザーがＲＯＭマスク費用を負担しなくてもよいという
場合も考えられるが、この場合には一般のマイクロコン
ピュータと同様に複数のチップで製品が構成される事に
なり、１チップマイクロコンピュータである為に生じて
いたメリットが失われてしまっている。
以上のように従来の１チップマイクロコンピュータは少
量使用ユーザーに対する不適合性を有しており、その為
に大計生産する製品には１チップマイクロコンピュータ
を、少量生産しかしない製品には複数チップ構成のマイ
クロコンピュータをというような使いわけが行われ、そ
れぞれ別々のソフトウェア開発を行う必要が生じていた
。
量使用ユーザーに対する不適合性を有しており、その為
に大計生産する製品には１チップマイクロコンピュータ
を、少量生産しかしない製品には複数チップ構成のマイ
クロコンピュータをというような使いわけが行われ、そ
れぞれ別々のソフトウェア開発を行う必要が生じていた
。
本発明は従来の１チップマイクロコンピュータの持つ、
少量使用ユーザーに対する不適合性という欠点をなくし
、大量生産製品から少量生産製品まで同一のマイクロコ
ンピュータを用いることによってソフトウェア開発費用
を軽減できる１チップマイクロコンピュータを提供する
ことを目的とする。
少量使用ユーザーに対する不適合性という欠点をなくし
、大量生産製品から少量生産製品まで同一のマイクロコ
ンピュータを用いることによってソフトウェア開発費用
を軽減できる１チップマイクロコンピュータを提供する
ことを目的とする。
以下実施例に基づいて本発明の詳細な説明する。
第２図は本発明の一実施例の概要図であり、１は１６進
数で表わされたプログラム起動アドレス値、２は１６進
数で表わされたインクラブドプログラム起動アドレス値
、３は内蔵ＲＯＭ、４は外部プログラムメモリーである
。
数で表わされたプログラム起動アドレス値、２は１６進
数で表わされたインクラブドプログラム起動アドレス値
、３は内蔵ＲＯＭ、４は外部プログラムメモリーである
。
以後アドレス値は１６進数で表わし、内ＲＲＯＭ３のア
イドレス範囲を「００００」番地から「０ＦＦＦＪ番地
までとし、外部プログラムメモリー４のアドレス範囲を
ｒｌｏｏＯＪ番地から「ＦＦＦＦ、番地までとする。
イドレス範囲を「００００」番地から「０ＦＦＦＪ番地
までとし、外部プログラムメモリー４のアドレス範囲を
ｒｌｏｏＯＪ番地から「ＦＦＦＦ、番地までとする。
第２図の（イ）では内蔵ＲＯＭ３から起動するようにプ
ログラム起動アドレス値１は「００００」、インタラブ
ドプログラム起動アドレス値２は「００４０」としてい
る。第２図の（ロ）では外部プログラムメモリー４から
起動するようにプログラム起動アドレス値１はｒｌｏｏ
ＯＪ、インクラブドプログラム起動アドレス値２は’１
０４０Ｊとし、内蔵ＲＯＭ３を無効にすることなく使用
できるようにしている。
ログラム起動アドレス値１は「００００」、インタラブ
ドプログラム起動アドレス値２は「００４０」としてい
る。第２図の（ロ）では外部プログラムメモリー４から
起動するようにプログラム起動アドレス値１はｒｌｏｏ
ＯＪ、インクラブドプログラム起動アドレス値２は’１
０４０Ｊとし、内蔵ＲＯＭ３を無効にすることなく使用
できるようにしている。
第３図は第２図の概要図に対する具体的な実施例であり
、３０は内蔵ＲＯＭ３及びその周辺回路からなる１チッ
プマイクロコンピュータの一部分を示し、１はプログラ
ム起動アドレス値、１ａは内蔵ＲＯＭａ内のメモリーを
示すように設定されたプログラム起動アドレス値（ｒｏ
ｏｏｏ」）、１ｂは外部プログラムメモリー４内のメモ
リーを示すように設定されたプログラム起動アドレス値
（’１００ＯＪ）、２はインクラブドプログラム起動ア
ドレス値、２ａは内蔵ＲＯＭａ内のメモリーを示すよう
に設定されたインクラブドプログラム起動アドレス値（
’００４０Ｊ）、２ｂは外部プログラムメモリー４内の
メモリー示すように設定されたインタラブドプログラム
起動アドレス値（’１０４０」）、３は内蔵ＲＯＭ、４
は外部プログラムメモリー、５はプログラム起動アドレ
ス値およびインクラブドプログラム起動アドレス値変更
手段、６は変更制御信号発生手段、７は変更制御信号、
８はプログラムカウンタ（以下ＰＣという）、９はＰＣ
入力バス、１０はＰＣ出力バス、１１はＰＣデコーダー
１２はインストラクションバス、１３，１４．１５．
１６は論理積ゲート（以下ＡＮＤゲートという）、１７
．１８はインバーター １９は論理和ゲート（以下ＯＲ
ゲートという）、２０．２１，２２．２３は出力バッフ
ァ、２４はリセット信号、２５はインタラブド信号、２
６はＰＣラッチ信号、２７はプログラムメモリー選択信
号、２日はスイッチ、２９はプルアップ抵抗である。
、３０は内蔵ＲＯＭ３及びその周辺回路からなる１チッ
プマイクロコンピュータの一部分を示し、１はプログラ
ム起動アドレス値、１ａは内蔵ＲＯＭａ内のメモリーを
示すように設定されたプログラム起動アドレス値（ｒｏ
ｏｏｏ」）、１ｂは外部プログラムメモリー４内のメモ
リーを示すように設定されたプログラム起動アドレス値
（’１００ＯＪ）、２はインクラブドプログラム起動ア
ドレス値、２ａは内蔵ＲＯＭａ内のメモリーを示すよう
に設定されたインクラブドプログラム起動アドレス値（
’００４０Ｊ）、２ｂは外部プログラムメモリー４内の
メモリー示すように設定されたインタラブドプログラム
起動アドレス値（’１０４０」）、３は内蔵ＲＯＭ、４
は外部プログラムメモリー、５はプログラム起動アドレ
ス値およびインクラブドプログラム起動アドレス値変更
手段、６は変更制御信号発生手段、７は変更制御信号、
８はプログラムカウンタ（以下ＰＣという）、９はＰＣ
入力バス、１０はＰＣ出力バス、１１はＰＣデコーダー
１２はインストラクションバス、１３，１４．１５．
１６は論理積ゲート（以下ＡＮＤゲートという）、１７
．１８はインバーター １９は論理和ゲート（以下ＯＲ
ゲートという）、２０．２１，２２．２３は出力バッフ
ァ、２４はリセット信号、２５はインタラブド信号、２
６はＰＣラッチ信号、２７はプログラムメモリー選択信
号、２日はスイッチ、２９はプルアップ抵抗である。
はじめにプログラム起動アドレス値ｌおよびインクラブ
ドプログラム起動アドレス値２が内蔵ＲＯＭ３内に設定
される状態を説明する。変更制御信号発生手段６のスイ
ッチ２８を閉じるとプルアップ抵抗によって論理“１°
” （以下“１°゛という）となっていた変更制御信号
７は論理“”０”（以下″０°゛という）になる、これ
によりＡＮＤゲート１３および１５の出力は“°０”に
固定される。インバーター１７の出力は°“１°゛とな
りＡＮＤゲート１４および１６の出力はそれぞれリセッ
ト信号２４およびインクラブド信号２５の論理値となる
。
ドプログラム起動アドレス値２が内蔵ＲＯＭ３内に設定
される状態を説明する。変更制御信号発生手段６のスイ
ッチ２８を閉じるとプルアップ抵抗によって論理“１°
” （以下“１°゛という）となっていた変更制御信号
７は論理“”０”（以下″０°゛という）になる、これ
によりＡＮＤゲート１３および１５の出力は“°０”に
固定される。インバーター１７の出力は°“１°゛とな
りＡＮＤゲート１４および１６の出力はそれぞれリセッ
ト信号２４およびインクラブド信号２５の論理値となる
。
いまリセット信号２４が“１”になるとＡＮＤゲート１
４の出力は１”となり出力バッファ２゜を出力状態にし
、プログラム起動アドレス値１ａをＰＣ入力バス９に出
力する。リセット信号２４はまたＯＲゲート１９に接続
されておりＰＣラッチ信号２６を“１”にする。ＰＣラ
ッチ信号２６が“１′′になるとＰＣＢはＰＣ入力バス
９をラッチするのでＰＣ入力バス９に出力されているプ
ログラム起動アドレス値１ａがＰＣＢに取り込まれＰＣ
出力バス１０に出力される。ＰＣ出力バス１０は内ＲＲ
ＯＭ３、外部プログラムメモリー４およびＰＣデコーダ
ー１１に接続されている。ＰＣデコーダー１１はＰＣ出
力バス１０の値をデコードしてプログラムメモリー選択
信号２７を出力する。
４の出力は１”となり出力バッファ２゜を出力状態にし
、プログラム起動アドレス値１ａをＰＣ入力バス９に出
力する。リセット信号２４はまたＯＲゲート１９に接続
されておりＰＣラッチ信号２６を“１”にする。ＰＣラ
ッチ信号２６が“１′′になるとＰＣＢはＰＣ入力バス
９をラッチするのでＰＣ入力バス９に出力されているプ
ログラム起動アドレス値１ａがＰＣＢに取り込まれＰＣ
出力バス１０に出力される。ＰＣ出力バス１０は内ＲＲ
ＯＭ３、外部プログラムメモリー４およびＰＣデコーダ
ー１１に接続されている。ＰＣデコーダー１１はＰＣ出
力バス１０の値をデコードしてプログラムメモリー選択
信号２７を出力する。
この実施例ではＰＣ出力バスにｒｏｏｏｏ、からｒＯＦ
ＦＦＪの値があればプログラムメモリー選択信号２７は
内蔵ＲＯＭ３を選択するように“１″となり、「１００
０」からｒＦＦＦＦ、の値があれば外部プログラムメモ
リー４を選択するように“Ｏ”となる、現在ＰＣ出力バ
ス１０の値はｒｏｏｏｏＪであるからプログラムメモリ
ー選択信号２７は内＠ＲＯＭ３を選択しており、内ＲＲ
ＯＭ３はＰＣ出力バス１０の値に従って「００００」番
地のメモリー内容をインストラクションバス１２に出力
する。この時外部プログラムメモリー４はインバーター
１８を通ったメモリー選択信号２７を与えられている為
非選択状態にある。
ＦＦＪの値があればプログラムメモリー選択信号２７は
内蔵ＲＯＭ３を選択するように“１″となり、「１００
０」からｒＦＦＦＦ、の値があれば外部プログラムメモ
リー４を選択するように“Ｏ”となる、現在ＰＣ出力バ
ス１０の値はｒｏｏｏｏＪであるからプログラムメモリ
ー選択信号２７は内＠ＲＯＭ３を選択しており、内ＲＲ
ＯＭ３はＰＣ出力バス１０の値に従って「００００」番
地のメモリー内容をインストラクションバス１２に出力
する。この時外部プログラムメモリー４はインバーター
１８を通ったメモリー選択信号２７を与えられている為
非選択状態にある。
次にスイッチ２日を閉じたままでインタラブド信号２５
が“１”になった場合を考える。インタラブド信号２５
が１”になるとＡＮＤゲート１６の出力は“１”となり
出カバ４ツファ２２を出力状態にし、インタラブドプロ
グラム起動アドレス値２ａをＰＣ入力バス９に出力する
。インクラブド信号２５はまたＯＲゲート１９に接続さ
れておりＰＣラッチ信号２６を“１°”にする、以下リ
セット信号の時と同様にして内蔵ＲＯＭ３の「００４０
」番地のメモリー内容をインストラクションバス１２に
出力する。
が“１”になった場合を考える。インタラブド信号２５
が１”になるとＡＮＤゲート１６の出力は“１”となり
出カバ４ツファ２２を出力状態にし、インタラブドプロ
グラム起動アドレス値２ａをＰＣ入力バス９に出力する
。インクラブド信号２５はまたＯＲゲート１９に接続さ
れておりＰＣラッチ信号２６を“１°”にする、以下リ
セット信号の時と同様にして内蔵ＲＯＭ３の「００４０
」番地のメモリー内容をインストラクションバス１２に
出力する。
次にプログラム起動アドレス値１およびインクラブドプ
ログラム起動アドレス値２が外部プログラムメモリー４
内に設定される状態を説明する。
ログラム起動アドレス値２が外部プログラムメモリー４
内に設定される状態を説明する。
変更制御信号発生手段６のスイッチ２８を開くと変更制
御信号７はプルアップ抵抗２９により°′１”になる、
これによりインバーター１７の出力は“θ″になってＡ
ＮＤゲート１４および１６の出力は“０”に固定される
。変更制御信号７が“ｌ”であることからＡＮＤゲート
１３および１５の出力はそれぞれリセット信号２４およ
びインクラブド信号２５の論理値となる。いまリセット
信号２４が“１゛°になるとＡＮＤゲー）１３の出力は
“′１”となり出力バッファ２１を出力状態にし、プロ
グラム起動アドレス値１ｂをＰＣ人力バス９に出力する
。リセット信号２４はまたＰＣラッチ信号２６を“１°
”にしてＰＣＢにプログラム起動アドレス値１ｂをラッ
チさせる。ＰＣＢにラッチされたプログラム起動アドレ
ス値１ｂはＰＣ出力バス１０に出力され、ＰＣデコーダ
ー１１はその値をデコードしてプログラムメモリー選択
信号２７を出力する。この場合プログラム起動アドレス
値１ｂはｒｌｏｏｏＪであるから前述のようにプログラ
ムメモリー選択信号２７は“°０°゛となリインバータ
ー１８の出力が°“１′”となることによって外部プロ
グラムメモリー４が選択される。外部プログラムメモリ
ー４はＰＣ出力バス１０の値に従ってｒｌｏｏｏ、番地
、のメモリー内容をインストラクションバス１２に出力
する。この時内蔵プログラムは非選択状態にある。
御信号７はプルアップ抵抗２９により°′１”になる、
これによりインバーター１７の出力は“θ″になってＡ
ＮＤゲート１４および１６の出力は“０”に固定される
。変更制御信号７が“ｌ”であることからＡＮＤゲート
１３および１５の出力はそれぞれリセット信号２４およ
びインクラブド信号２５の論理値となる。いまリセット
信号２４が“１゛°になるとＡＮＤゲー）１３の出力は
“′１”となり出力バッファ２１を出力状態にし、プロ
グラム起動アドレス値１ｂをＰＣ人力バス９に出力する
。リセット信号２４はまたＰＣラッチ信号２６を“１°
”にしてＰＣＢにプログラム起動アドレス値１ｂをラッ
チさせる。ＰＣＢにラッチされたプログラム起動アドレ
ス値１ｂはＰＣ出力バス１０に出力され、ＰＣデコーダ
ー１１はその値をデコードしてプログラムメモリー選択
信号２７を出力する。この場合プログラム起動アドレス
値１ｂはｒｌｏｏｏＪであるから前述のようにプログラ
ムメモリー選択信号２７は“°０°゛となリインバータ
ー１８の出力が°“１′”となることによって外部プロ
グラムメモリー４が選択される。外部プログラムメモリ
ー４はＰＣ出力バス１０の値に従ってｒｌｏｏｏ、番地
、のメモリー内容をインストラクションバス１２に出力
する。この時内蔵プログラムは非選択状態にある。
次にスイッチ２８を開いたままでインクラブド信号２５
が“１゛になった場合を考える。インクラブド信号２５
が“ｌ”になるとＡＮＤゲート１５の出力はパ１”とな
り出力バッファ２３を出力状態にし、インクラブドプロ
グラム起動アドレス値２ｂをＰＣ入力バス９に出力する
。インクラブド信号２５はまたＰＣラッチ信号２６を“
１°”にしてＰＣＢにインクラブドプログラム起動アド
レス値２ｂをラッチさせＰＣ出力バス１０に出力させる
。ＰＣデコーダー１１はインクラブドプログラム起動ア
ドレス値２ｂの値ｒ１０４０Ｊをデコードしてプログラ
ムメモリー選択信号２７を“°０°′にする。これによ
って外部プログラムメモリー４はｒ１０４０Ｊ番地のメ
モリー内容をインストラクションバス１２に出力する。
が“１゛になった場合を考える。インクラブド信号２５
が“ｌ”になるとＡＮＤゲート１５の出力はパ１”とな
り出力バッファ２３を出力状態にし、インクラブドプロ
グラム起動アドレス値２ｂをＰＣ入力バス９に出力する
。インクラブド信号２５はまたＰＣラッチ信号２６を“
１°”にしてＰＣＢにインクラブドプログラム起動アド
レス値２ｂをラッチさせＰＣ出力バス１０に出力させる
。ＰＣデコーダー１１はインクラブドプログラム起動ア
ドレス値２ｂの値ｒ１０４０Ｊをデコードしてプログラ
ムメモリー選択信号２７を“°０°′にする。これによ
って外部プログラムメモリー４はｒ１０４０Ｊ番地のメ
モリー内容をインストラクションバス１２に出力する。
以上の実施例において内蔵ＲＯＭ３はＰＣＢのアドレス
値によって選択又は非選択状態を定められており、内蔵
ＲＯＭ３の中にあるプログラムを実行する事は変更制御
信号７の論理値にかかわらず可能となっている。
値によって選択又は非選択状態を定められており、内蔵
ＲＯＭ３の中にあるプログラムを実行する事は変更制御
信号７の論理値にかかわらず可能となっている。
第３図の実施例において、スイッチ２８はチップ上のパ
ターンによる等測的なスイッチでもよいし、変更制御信
号発生手段６はプログラムによるセット、リセットが可
能なフリップフロップでもよい。またインタラブドプロ
グラム起動アドレス２を複数用意したい時には、インク
ラブドプログラム起動アドレス２ａ、２ｂ、ＡＮＤゲー
ト１５゜１６および出力バッファ２２．２３を１組とし
てこれを増してやれば良い。
ターンによる等測的なスイッチでもよいし、変更制御信
号発生手段６はプログラムによるセット、リセットが可
能なフリップフロップでもよい。またインタラブドプロ
グラム起動アドレス２を複数用意したい時には、インク
ラブドプログラム起動アドレス２ａ、２ｂ、ＡＮＤゲー
ト１５゜１６および出力バッファ２２．２３を１組とし
てこれを増してやれば良い。
以上の様に本発明ではプログラム起動アドレス値および
インタラブドプログラム起動アドレス値が内蔵ＲＯＭ又
は外部プログラムメモリーのどちらの範囲内にあっても
内蔵ＲＯＭ内のプログラムを実行することができる。
インタラブドプログラム起動アドレス値が内蔵ＲＯＭ又
は外部プログラムメモリーのどちらの範囲内にあっても
内蔵ＲＯＭ内のプログラムを実行することができる。
すなわち、外部プログラムメモリーから起動しても内蔵
ＲＯＭ内のプログラムを実行できるということであり、
例えば内蔵ＲＯＭ内に各種のアプリケーションで共通に
使われるようなプログラムをサブルーチン化して書き込
んだチップがあればそのチップを多くのユーザーが共通
に使うことができるということである。
ＲＯＭ内のプログラムを実行できるということであり、
例えば内蔵ＲＯＭ内に各種のアプリケーションで共通に
使われるようなプログラムをサブルーチン化して書き込
んだチップがあればそのチップを多くのユーザーが共通
に使うことができるということである。
この場合、ユーザーは独自に開発したプログラムを外部
プログラムメモリーに書き込むが、この際内ｉ！ＲＯＭ
内のプログラムを利用できることから既存の複数チップ
で構成するマイクロコンピュータと比較してプログラム
開発工数の節約と外部プログラムメモリーの節約の効果
が期待できる。
プログラムメモリーに書き込むが、この際内ｉ！ＲＯＭ
内のプログラムを利用できることから既存の複数チップ
で構成するマイクロコンピュータと比較してプログラム
開発工数の節約と外部プログラムメモリーの節約の効果
が期待できる。
また、このようなチップはメーカーから見た時、ＲＯＭ
マスク費用の１個当たりの換算費用を小さく見積ること
ができ、このことは既存の１チップマイクロコンピュー
タで存在した少量使用ユーザーへのコストデメリットを
解消することにつながる。すなわち、既存の１チップマ
イクロコンピュータに存在している少量使用ユーザーへ
の不適当性は本発明によって解消することができる。こ
のことにより、大量使用ユーザーから少量使用ユーザー
にわたるまで本発明による１チップマイクロコンピュー
タが使用されるようになればソフトウェアの蓄積効果（
プログラムの蓄積、人的能力の蓄積等）および開発シス
テムの標準化等により、ソフトウェア開発費用を軽減で
きるという効果も生じる。
マスク費用の１個当たりの換算費用を小さく見積ること
ができ、このことは既存の１チップマイクロコンピュー
タで存在した少量使用ユーザーへのコストデメリットを
解消することにつながる。すなわち、既存の１チップマ
イクロコンピュータに存在している少量使用ユーザーへ
の不適当性は本発明によって解消することができる。こ
のことにより、大量使用ユーザーから少量使用ユーザー
にわたるまで本発明による１チップマイクロコンピュー
タが使用されるようになればソフトウェアの蓄積効果（
プログラムの蓄積、人的能力の蓄積等）および開発シス
テムの標準化等により、ソフトウェア開発費用を軽減で
きるという効果も生じる。
また、本発明はリセット後、インクラブド時にプログラ
ム起動アドレス値を選択的に変更することにより、内部
プログラムメモリーのような固定的なプログラム格納エ
リアでの起動シーケンスを外部プログラムメモリーのよ
うな可変的なプログラム格納エリアへ持っていくことが
できるので、つまりイニシャル後の初期化や割り込みに
対応するルーチン等、システムの性格、働きを決定する
重要な部分を可変的エリアに格納することもできるので
、システムの変更が容易にできる効果がある。
ム起動アドレス値を選択的に変更することにより、内部
プログラムメモリーのような固定的なプログラム格納エ
リアでの起動シーケンスを外部プログラムメモリーのよ
うな可変的なプログラム格納エリアへ持っていくことが
できるので、つまりイニシャル後の初期化や割り込みに
対応するルーチン等、システムの性格、働きを決定する
重要な部分を可変的エリアに格納することもできるので
、システムの変更が容易にできる効果がある。
さらに、例えばチップ内蔵の内部のプログラムメモリー
にサブルーチンセットとかＯ８の主要なソフトを入れて
おけば、ＢｉＯ２やその他の製品毎に特徴付ける必要の
あるソフトを外部プログラムメモリーに入れることによ
り種々の製品を作ることもできる。この際、共通ソフト
を内、Ｍしたｌチップマイクロコンピュータを用意する
ことにより大幅なコストダウンが達成できるものである
。
にサブルーチンセットとかＯ８の主要なソフトを入れて
おけば、ＢｉＯ２やその他の製品毎に特徴付ける必要の
あるソフトを外部プログラムメモリーに入れることによ
り種々の製品を作ることもできる。この際、共通ソフト
を内、Ｍしたｌチップマイクロコンピュータを用意する
ことにより大幅なコストダウンが達成できるものである
。
上記の説明では、内＠ＲＯＭをメーカーが用意する場合
を述べたが、数種類の製品を取扱うユーザーの場合、そ
れぞれで使用するプログラムを共通化してユーザーの側
から標準プログラム内蔵の１チップマイクロコンピュー
タを作ってもよいわけであり、ユーザーのファームウェ
アがチップ上に固定されるということが言える。
を述べたが、数種類の製品を取扱うユーザーの場合、そ
れぞれで使用するプログラムを共通化してユーザーの側
から標準プログラム内蔵の１チップマイクロコンピュー
タを作ってもよいわけであり、ユーザーのファームウェ
アがチップ上に固定されるということが言える。
第１図（イ）、（ロ）は従来のプログラム起動アドレス
値およびインクラブドプログラム起動アドレス値の内蔵
ＲＯＭと外部プログラムメモリーとの変更に関する概要
図、第２図（イ）、（ロ）は本発明のプログラム起動ア
ドレス値およびインクラブドプログラム起動アドレス値
の内蔵ＲＯＭと外部プログラムメモリーとの変更に関す
る概要図、第３図は本発明の実施例を示す図である。 ｌはプログラム起動アドレス値、２はインクラブドプロ
グラム起動アドレス値、３は内蔵ＲＯＭ。 ４は外部プログラムメモリー、５はプログラム起動アド
レス値およびインタラブドプログラム起動アドレス値変
更手段、６は変更制御信号発生手段、７は変更制御信号
である。 （イ） 第 図 （ロ） （イ） 第２図 （ロ）
値およびインクラブドプログラム起動アドレス値の内蔵
ＲＯＭと外部プログラムメモリーとの変更に関する概要
図、第２図（イ）、（ロ）は本発明のプログラム起動ア
ドレス値およびインクラブドプログラム起動アドレス値
の内蔵ＲＯＭと外部プログラムメモリーとの変更に関す
る概要図、第３図は本発明の実施例を示す図である。 ｌはプログラム起動アドレス値、２はインクラブドプロ
グラム起動アドレス値、３は内蔵ＲＯＭ。 ４は外部プログラムメモリー、５はプログラム起動アド
レス値およびインタラブドプログラム起動アドレス値変
更手段、６は変更制御信号発生手段、７は変更制御信号
である。 （イ） 第 図 （ロ） （イ） 第２図 （ロ）
Claims (1)
- リードオンリーメモリーを内部プログラムメモリーとし
てチップに内蔵した１チップマイクロコンピュータにお
いて、前記内部プログラムメモリー内の第１アドレスを
示す内部プログラム起動アドレス値及び前記チップとは
別に設けられる外部プログラムメモリー内の第２アドレ
スを示す外部プログラム起動アドレス値が設定されてい
るプログラム起動アドレス値設定手段、リセット信号の
入力を条件とし、かつアドレス値の変更制御信号発生手
段から出力される変更制御信号に応じて前記内部プログ
ラム起動アドレス値と前記外部プログラム起動アドレス
値とのうちどちらか一方のプログラム起動アドレス値を
出力する出力バッファ、前記出力バッファから出力され
る前記プログラム起動アドレス値に基づいて前記内部プ
ログラムメモリーと前記外部プログラムメモリーとのう
ちどちらか一方を選択するプログラムメモリー選択手段
を有することを特徴とする１チップマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324565A JPH0256025A (ja) | 1988-12-22 | 1988-12-22 | １チップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324565A JPH0256025A (ja) | 1988-12-22 | 1988-12-22 | １チップマイクロコンピュータ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55146510A Division JPS5771049A (en) | 1980-10-20 | 1980-10-20 | One-chip microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256025A true JPH0256025A (ja) | 1990-02-26 |
| JPH0567969B2 JPH0567969B2 (ja) | 1993-09-28 |
Family
ID=18167231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324565A Granted JPH0256025A (ja) | 1988-12-22 | 1988-12-22 | １チップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0256025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250337A (ja) * | 1990-02-28 | 1991-11-08 | Nec Ic Microcomput Syst Ltd | エミュレータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452430A (en) * | 1977-10-03 | 1979-04-25 | Nec Corp | Address switching unit |
| JPS5597641A (en) * | 1979-01-19 | 1980-07-25 | Nec Corp | Address generator |
-
1988
- 1988-12-22 JP JP63324565A patent/JPH0256025A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452430A (en) * | 1977-10-03 | 1979-04-25 | Nec Corp | Address switching unit |
| JPS5597641A (en) * | 1979-01-19 | 1980-07-25 | Nec Corp | Address generator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250337A (ja) * | 1990-02-28 | 1991-11-08 | Nec Ic Microcomput Syst Ltd | エミュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567969B2 (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315275B1 (en) | Flexible asic microcomputer | |
| US5438672A (en) | Microcontroller emulator for plural device architecture configured by mode control data and operated under control code transmitted via same switching bus | |
| JPH0221018B2 (ja) | ||
| JPS601643B2 (ja) | デジタルコンピュ−タ用の初期化回路 | |
| US5155819A (en) | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions | |
| JPS6322336B2 (ja) | ||
| US5848289A (en) | Extensible central processing unit | |
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| JP2621894B2 (ja) | マイクロコンピュータ | |
| JPH0155497B2 (ja) | ||
| JPH0256025A (ja) | １チップマイクロコンピュータ | |
| US5317750A (en) | Microcontroller peripheral expansion bus for access to internal special function registers | |
| JPH04305735A (ja) | マイクロプログラム制御回路 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JP3182906B2 (ja) | マイクロコンピュータ | |
| KR920010469A (ko) | 싱글칩 마이크로컴퓨터 및 다기능메모리 | |
| JPH1139212A (ja) | マイクロコンピュータ | |
| JPH0934748A (ja) | エミュレーション用マイクロコンピュータ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPH0776896B2 (ja) | 集積回路 | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS63184858A (ja) | ワンチツプマイクロコンピユ−タ |