JPH0239494A - 小型基板の搭載方法 - Google Patents

小型基板の搭載方法

Info

Publication number
JPH0239494A
JPH0239494A JP18891388A JP18891388A JPH0239494A JP H0239494 A JPH0239494 A JP H0239494A JP 18891388 A JP18891388 A JP 18891388A JP 18891388 A JP18891388 A JP 18891388A JP H0239494 A JPH0239494 A JP H0239494A
Authority
JP
Japan
Prior art keywords
solder
small
board
shaped part
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18891388A
Other languages
English (en)
Other versions
JP2638964B2 (ja
Inventor
Kenichi Oki
健一 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18891388A priority Critical patent/JP2638964B2/ja
Publication of JPH0239494A publication Critical patent/JPH0239494A/ja
Application granted granted Critical
Publication of JP2638964B2 publication Critical patent/JP2638964B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔(既要〕 母基板に小型基板を搭載するための新規方法に関し、 はんだバンプ形成工程を排除することで母基板の製造工
程を短縮させると共に、樹脂外装の形成による小型基板
接続部の損傷をなくすことを目的とし、 母基板と該母基板に搭載する小型基板との搭載間隙を設
定する高さの第1のC形部と、該第1のC形部の上に該
小型基板を支持する第2のC形部とを一体に具えた金属
端子を作成し、 複数個の該金属端子それぞれの該第2のC形部に第1の
はんだを抱えせしめ、 該母基板の所定部にはんだ層を形成するまたは、該第1
のC形部に第2のはんだを抱えせしめ、該小型基板と該
端子とは該第1のはんだを溶融せしめて接続し、 該母基板と該端子とは該はんだ層または該第2のはんだ
を溶融せしめて接続することを特徴とじ構成する。
〔産業上の利用分野〕
本発明は、母基板に小型基板を搭載するための新規方法
に関する。
されるため、母基板とはんだバンプまたは、小型基板と
ばんだノ、\ンプとの接続の損なわれることがあった。
本発明の目的は、前記問題点を除去する小型基板の搭載
方法を提供することである。
〔従来の技術〕
小型基板を母基板に搭載する従来方法は、母基板の上面
にはんだバンプを形成し、該バンプの上に小型基板を搭
載していた。はんだハンプの形成には、はんだハンプ形
成用のマスクおよび、バンプ用はんだ例えば恨の球状体
の表面にはんだを被着させたものを使用することになる
〔発明が解決しようとする課題〕
母基板に小型基板を搭載する従来方法は、母基板の製造
工程にはんだバンプ形成工程を組み込む必要があり、外
装が樹脂外装である装置では、外装を形成するときおよ
び形成後の応力が、電気的および機械的接続媒体となる
はんだハンプに付加〔課題を解決するための手段〕 本発明方法は第1図および第2図に示す実施例によれば
、母基板1と母基板1に搭載する小型基板2との搭載間
隙を設定する高さの第1のC形部4または14と、第1
のC形部4または14の上に小型基板2を支持する第2
のC形部5または15とを一体に具えた金属端子3また
は13を作成し、複数個の金属端子3または13それぞ
れの第2のC形部5または15に第1のはんだ7または
17を抱えせしめ、 母基板1の所定部にはんだ層9を形成するまたは、第1
のC形部に第2のはんだ18を抱えせしめ、小型基板2
と端子3または13とは第1のはんだ7または17を溶
融せしめて接続し、 母基板1と端子3または13とははんだ層9または第2
のはんだ18を溶融せしめて接続することを特徴とした
小型基板の搭載方法である。
〔作用] 上記手段によれば、母基板および小型基板とは別工程で
作成される金属端子を利用することで、母基板からはん
だバンプ形成工程を排除し、母基板の製造工程が短縮さ
れると共に、樹脂外装の形成に伴う応力を金属端子が吸
収することで、母基板と小型基板との接続部の損傷をな
くすことでできる。
〔実施例〕
以下に、図面を用いて本発明による小型基板の搭載方法
の実施例を説明する。
第1図は本発明の一実施例による小型基板の搭載方法を
説明するための図である。
第1図において本発明方法は、第1図(イ)に示すよう
な金属端子3を作成し、C形部5にはんだ7を抱えせし
めた複数個の金属端子3を利用して、母基板1に小型基
+ri2を搭載する。
第1図(イ)において、銅合金の板材より作成した端子
3は、母基板1と小型基板2との間隙を設定する高さの
第1のC形部4と、C形部4の上、に小型基板2を支持
する第2のC形部5と、C形部4と5を連接させる連接
部材6とを一体に形成してなり、C形部5には、例えば
糸はんだを適当な長さに切断したはんだ7を抱えせしめ
る。
第1図(I])において、母基板1の上面には端子3を
接続する複数個所に導体層8とはんだ層9を形成し、小
型基板2の上面には導体層8との対向位置に導体層10
を形成してなり、C形部4と5の間で小型基板2の端部
を挟持する複数個の端子3は、はんだ層9の上に搭載さ
れるようにしたのち、その全体をはんだ溶融温度に加熱
し冷却させる。
すると、第1図(ハ)に示すように、はんだ7はC形部
5から流出してC形部5と導体層10とを電気的2m械
的に接続するはんだN11を形成すると共に、はんだ層
9は溶融時の表面張力によってC形部4と導体層8とを
電気的1機械的に接続するはんだ層12を形成するよう
になる。
このように、端子3を介して電気的1機械的に小型基板
2を母基板1に搭載した装置は、母基板1の製造工程か
らはんだバンプ形成工程を排除し、樹脂外装を形成させ
る際の応力を端子3が吸収するようになるため、母基板
1と端子3とを接続するはんだ層11および、小型基板
2と端子3とを接続するはんだ層12には、その接続を
損なうような応力が付加されないようになる。
第2図は本発明の他の実施例による小型基板の搭載方法
を説明するための図である。
第2図において本発明方法は、第1図(イ)に示すよう
な金属端子13を作成し、C形部15にはんだ17を抱
えC形部14にはんだ18を抱えせしめた複数個の金属
端子13を利用して、母基板1に小型基板2を搭載する
第2図(イ)において、銅合金の板材より作成した端子
13は、母基板1と小型基板2との間隙を設定する高さ
の第1のC形部14と、C形部14の上に小型基板2を
支持する第2のC形部15と、C形部14と15を連接
させる連接部材16とを一体に形成してなり、C形部1
4に例えば糸はんだを適当な長さに切断したはんだ17
を抱え、C形部15には例えば糸はんだを適当な長さに
切断したはんだ18を抱えせしめる。
第2図(TI)において、母基板1の上面には端子13
を接続する複数個所に導体層8を形成し、小型基板2の
上面には導体層8との対向位置に導体層10を形成して
なり、C形部14と15の間で小型基板2の端部を挟持
する複数個の端子13は、導体層9の上に搭載されるよ
うにしたのち、その全体をはんだ溶融温度に加熱し冷却
させる。
すると、第2図(ハ)に示すように、はんだ17はC形
部14から流出してC形部14と導体層10とを電気的
1機械的に接続するはんだ層19を形成すると共に、は
んだ18はC形部15から流出してC形部15と導体層
8とを電気的2機械的に接続するはんだ層20を形成す
るようになる。
このように、端子13を介して電気的2機械的に小型基
板2を母基板1に搭載した装置は、母基板1の製造工程
からはんだバンプ形成工程を排除し、樹脂外装を形成さ
せる際の応力を端子13が吸収するようになるため、母
基板1と端子3とを接続するはんだ層19および、小型
基板2と端子3とを接続するはんだ層20には、その接
続を損なうような応力が付加されないようになる。
〔発明の効果〕
以上説明したように本発明方法によれば、母基板および
小型基板とは別工程で作成される金属端子を利用するこ
とで、母基板からはんだハンプ形成工程を排除し、母基
板の製造工程が短縮されると共に、樹脂外装の形成に伴
う応力を金属端子が吸収することで、母基板と小型基板
との接続部の損傷をなくした効果がある。
第2図は本発明の他の実施例による小型基板の搭載方法
の説明図、 である。
図中において、 1 は母基十反、 2は小型基板、 3.13は金属端子、 4.14は第1のC形部、 5.15は第2のC形部、 7.17は第1のはんだ、 9ははんだ層、 11.12,19.20は溶融はんだ層、を示す。
【図面の簡単な説明】
第1図は本発明の一実施例による小型基板の搭載方法の
説明図、 (イ) 」\・力祉明n−1r今a令)1割ろノj、弓壮入(仮
nシq書へ顎玄刀さ免−el廚う篤 ;  図 (ハラ 本2発9月Cイ九〇実施介Itこよろ〕1.ヤ差オ々の
塔れう窮云の苫之明図邦 ? 図

Claims (1)

  1. 【特許請求の範囲】  母基板(1)と該母基板に搭載する小型基板(2)と
    の搭載間隙を設定する高さの第1のC形部(4,14)
    と、該第1のC形部の上に該小型基板を支持する第2の
    C形部(5,15)とを一体に具えた金属端子(3,1
    3)を作成し、 複数個の該金属端子それぞれの該第2のC形部に第1の
    はんだ(7,17)を抱えせしめ、該母基板の所定部に
    はんだ層(9)を形成するまたは、該第1のC形部に第
    2のはんだ(18)を抱えせしめ、 該小型基板と該端子とは該第1のはんだを溶融せしめて
    接続し、 該母基板と該端子とは該はんだ層または該第2のはんだ
    を溶融せしめて接続することを特徴とした小型基板の搭
    載方法。
JP18891388A 1988-07-28 1988-07-28 小型基板の搭載方法 Expired - Lifetime JP2638964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18891388A JP2638964B2 (ja) 1988-07-28 1988-07-28 小型基板の搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18891388A JP2638964B2 (ja) 1988-07-28 1988-07-28 小型基板の搭載方法

Publications (2)

Publication Number Publication Date
JPH0239494A true JPH0239494A (ja) 1990-02-08
JP2638964B2 JP2638964B2 (ja) 1997-08-06

Family

ID=16232081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18891388A Expired - Lifetime JP2638964B2 (ja) 1988-07-28 1988-07-28 小型基板の搭載方法

Country Status (1)

Country Link
JP (1) JP2638964B2 (ja)

Also Published As

Publication number Publication date
JP2638964B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
JPH0810716B2 (ja) 電子パッケージ
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JPH0239494A (ja) 小型基板の搭載方法
JPH04130760A (ja) 半導体チップキャリア
JP2908922B2 (ja) 半導体装置およびその製造方法
JP2974840B2 (ja) 半導体素子の実装方法
KR100499336B1 (ko) 플립칩 패키지소자와 제조방법
JP2856197B2 (ja) Bga接続構造
JP2970101B2 (ja) 半導体素子の支持基板及びそれを使用した回路装置
JPH03200343A (ja) 半田バンプの形成方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP2633745B2 (ja) 半導体装置の実装体
JPS62238684A (ja) リ−ド接続方法
JPH0669052B2 (ja) 半導体素子の高密度実装方法
JP2712595B2 (ja) 半導体装置の接合方法
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法
JPH05315337A (ja) 半導体装置用電極とその実装体
JPH0883862A (ja) 回路基板および回路基板の製造方法
JP4767160B2 (ja) チップ部品の搭載方法
JPH04268739A (ja) 半導体装置の製造方法
JPH09102517A (ja) 半導体装置
JPH0344945A (ja) 半導体装置の実装体およびその実装方法
JPS62193294A (ja) 高密度実装基板
JPS59161056A (ja) セラミツクパツケ−ジ半導体装置
JPS61222138A (ja) 混成集積回路