JP2970101B2 - 半導体素子の支持基板及びそれを使用した回路装置 - Google Patents
半導体素子の支持基板及びそれを使用した回路装置Info
- Publication number
- JP2970101B2 JP2970101B2 JP20921991A JP20921991A JP2970101B2 JP 2970101 B2 JP2970101 B2 JP 2970101B2 JP 20921991 A JP20921991 A JP 20921991A JP 20921991 A JP20921991 A JP 20921991A JP 2970101 B2 JP2970101 B2 JP 2970101B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- electrode
- support substrate
- circuit board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップ方式で
実装した半導体素子と基板との熱膨脹係数の差によって
生じる応力を分散し、信頼性を向上させるための半導体
素子の支持基板及びそれを使用した回路装置に関する。
実装した半導体素子と基板との熱膨脹係数の差によって
生じる応力を分散し、信頼性を向上させるための半導体
素子の支持基板及びそれを使用した回路装置に関する。
【０００２】
【従来の技術】近年、半導体素子を多数個用いる機器の
開発が促進されている。半導体実装方法においては機器
をより小型化，高機能化するために、より高密度な実装
方法の検討が行われており、従来の挿入型であるＤＩＬ
型パッケージから面実装型であるＱＦＰ型へ、さらには
半導体素子を樹脂モールドしないベアチップ実装方式で
あるワーヤーボンディング方式やフリップチップ（以下
ＦＣ方式と略す）に移行しつつある。
開発が促進されている。半導体実装方法においては機器
をより小型化，高機能化するために、より高密度な実装
方法の検討が行われており、従来の挿入型であるＤＩＬ
型パッケージから面実装型であるＱＦＰ型へ、さらには
半導体素子を樹脂モールドしないベアチップ実装方式で
あるワーヤーボンディング方式やフリップチップ（以下
ＦＣ方式と略す）に移行しつつある。
【０００３】以下に従来のＦＣ方式について図５を用い
て説明する。図において、１１は半導体素子（以下チッ
プと呼ぶ）、１２はチップ上に形成された電極端子（以
下パッドと呼ぶ）、１３は突起電極（以下バンプと呼
ぶ）、１５は回路基板であり、１６は回路基板１５上に
形成されたパッドである。このようなＦＣ方式は、チッ
プ１１の回路基板１５に対する占有面積がチップ１１の
サイズと同等であり、非常に高密度なデバイスを得るこ
とができる。また、チップ１１と回路基板１５間の配線
長が他の実装方式に比べ極端に短くなり、渦電流による
高周波特性の劣化や信号の遅延も改善される。
て説明する。図において、１１は半導体素子（以下チッ
プと呼ぶ）、１２はチップ上に形成された電極端子（以
下パッドと呼ぶ）、１３は突起電極（以下バンプと呼
ぶ）、１５は回路基板であり、１６は回路基板１５上に
形成されたパッドである。このようなＦＣ方式は、チッ
プ１１の回路基板１５に対する占有面積がチップ１１の
サイズと同等であり、非常に高密度なデバイスを得るこ
とができる。また、チップ１１と回路基板１５間の配線
長が他の実装方式に比べ極端に短くなり、渦電流による
高周波特性の劣化や信号の遅延も改善される。
【０００４】しかしながら上記の構成では、チップ１１
に比べ回路基板１５の熱膨脹係数が大きいために、ヒー
トサイクル試験で生じた応力により、バンプ１３がパッ
ド１２及び回路基板１５から破断しやすい。この応力に
対する信頼性を高めるために、バンプの高さを高くすれ
ばヒートサイクル性が向上するという報告もあるが、バ
ンプ材料として半田を用いた場合、バンプ１３を高くす
るためにはパッド１２のサイズを大きくしなければなら
ず、結果、チップ１１そのものを大きくしなければなら
ず高密度実装からかけ離れた実装形態になる。
に比べ回路基板１５の熱膨脹係数が大きいために、ヒー
トサイクル試験で生じた応力により、バンプ１３がパッ
ド１２及び回路基板１５から破断しやすい。この応力に
対する信頼性を高めるために、バンプの高さを高くすれ
ばヒートサイクル性が向上するという報告もあるが、バ
ンプ材料として半田を用いた場合、バンプ１３を高くす
るためにはパッド１２のサイズを大きくしなければなら
ず、結果、チップ１１そのものを大きくしなければなら
ず高密度実装からかけ離れた実装形態になる。
【０００５】そこで、図６ａに示すようにチップ１１と
回路基板１５との間に樹脂製の支持基板１４を介在させ
て、それぞれの間をバンプ１３ａ，１３ｂ，１３ｃで接
続し、チップ１１の大きさを変えずにヒートサイクル性
を向上させようとするものが提案されている（『ＶＬＳ
Ｉ ＣＨＩＰ ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ ＴＥ
ＣＨＮＯＬＯＧＹ ＵＳＩＮＧ ＳＴＡＣＫＥＤ ＳＯ
ＬＤＥＲ ＢＵＮＰＳ』 ＩＭＣ １９９８ Ｐｒｏｃ
ｅｅｄｉｎｇｓ，Ｔｏｋｙｏ，Ｍａｙ２５−２７，１９
８８）。この支持基板１４は同図ｂの平面図に示すよう
に、チップ１１のパッド１２と回路基板１５のパッド１
６とに対向するように、外周部にパッド１７が形成され
ている。このパッド１７は同図ｃの支持基板１４の拡大
断面図に示すように、支持基板１４の基材となる樹脂製
のフィルム３３に形成された透孔３２上に形成され、Ｔ
ｉの金属層３１の両側を銅３０で覆った構造をしてい
る。
回路基板１５との間に樹脂製の支持基板１４を介在させ
て、それぞれの間をバンプ１３ａ，１３ｂ，１３ｃで接
続し、チップ１１の大きさを変えずにヒートサイクル性
を向上させようとするものが提案されている（『ＶＬＳ
Ｉ ＣＨＩＰ ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ ＴＥ
ＣＨＮＯＬＯＧＹ ＵＳＩＮＧ ＳＴＡＣＫＥＤ ＳＯ
ＬＤＥＲ ＢＵＮＰＳ』 ＩＭＣ １９９８ Ｐｒｏｃ
ｅｅｄｉｎｇｓ，Ｔｏｋｙｏ，Ｍａｙ２５−２７，１９
８８）。この支持基板１４は同図ｂの平面図に示すよう
に、チップ１１のパッド１２と回路基板１５のパッド１
６とに対向するように、外周部にパッド１７が形成され
ている。このパッド１７は同図ｃの支持基板１４の拡大
断面図に示すように、支持基板１４の基材となる樹脂製
のフィルム３３に形成された透孔３２上に形成され、Ｔ
ｉの金属層３１の両側を銅３０で覆った構造をしてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ように支持基板１４を設けるＦＣ方式においても、パッ
ド１７がチップ１１の外周部に設けられた電極端子に対
応した位置にのみ形成されているため、ヒートサイクル
試験においてチップ１１と回路基板１５の熱膨脹係数の
差によって生じる応力が外周部のバンプに集中してしま
い、なおも信頼性が劣るという問題を有していた。
ように支持基板１４を設けるＦＣ方式においても、パッ
ド１７がチップ１１の外周部に設けられた電極端子に対
応した位置にのみ形成されているため、ヒートサイクル
試験においてチップ１１と回路基板１５の熱膨脹係数の
差によって生じる応力が外周部のバンプに集中してしま
い、なおも信頼性が劣るという問題を有していた。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体素子の支持基板は、回路基板と外周
部に沿って電極端子が設けられた半導体素子との間に配
置され、表面には前記半導体素子の電極端子と対向する
位置に、突起電極を介して前記半導体素子の電極端子と
接続される第１の電極端子を形成し、裏面には前記第１
の電極端子と導通し、他の突起電極を介して前記回路基
板に設けられた電極端子と対向する位置にて接続される
第２の電極端子をその全面にわたって形成してなる支持
基板であって、前記第１と第２の電極端子をそれぞれ別
層の導電体層で形成するとともに、前記支持基板の外周
に形成した第１の電極端子に対向する位置にも、前記第
２の電極端子を配置したものである。
に、本発明の半導体素子の支持基板は、回路基板と外周
部に沿って電極端子が設けられた半導体素子との間に配
置され、表面には前記半導体素子の電極端子と対向する
位置に、突起電極を介して前記半導体素子の電極端子と
接続される第１の電極端子を形成し、裏面には前記第１
の電極端子と導通し、他の突起電極を介して前記回路基
板に設けられた電極端子と対向する位置にて接続される
第２の電極端子をその全面にわたって形成してなる支持
基板であって、前記第１と第２の電極端子をそれぞれ別
層の導電体層で形成するとともに、前記支持基板の外周
に形成した第１の電極端子に対向する位置にも、前記第
２の電極端子を配置したものである。
【０００８】
【作用】この構成では、熱膨張係数の差によってチップ
や配線基板に生じる応力は、支持基板のチップ占有領域
全面に分散したバンプに分散される。このため、外周部
にバンプを配置したものに比べ、それぞれのバンプに生
じる応力は小さくなり、ヒートサイクル試験においてそ
の信頼性は飛躍的に向上する。また特に、支持基板は、
第１の電極端子と第２の電極端子とを別層の導電体層で
形成し、第１の電極端子と対向する裏面側の位置にも第
２の電極端子を形成するようにしている。このため支持
基板の裏面全面を有効に利用できるため、回路基板と接
続する突起電極を太くしたり、互いの電極間も広くした
りでき、ヒートサイクルに対する信頼性をより向上させ
ることができる。
や配線基板に生じる応力は、支持基板のチップ占有領域
全面に分散したバンプに分散される。このため、外周部
にバンプを配置したものに比べ、それぞれのバンプに生
じる応力は小さくなり、ヒートサイクル試験においてそ
の信頼性は飛躍的に向上する。また特に、支持基板は、
第１の電極端子と第２の電極端子とを別層の導電体層で
形成し、第１の電極端子と対向する裏面側の位置にも第
２の電極端子を形成するようにしている。このため支持
基板の裏面全面を有効に利用できるため、回路基板と接
続する突起電極を太くしたり、互いの電極間も広くした
りでき、ヒートサイクルに対する信頼性をより向上させ
ることができる。
【０００９】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。図１は本発明の第１の実施例における
半導体の支持基板の平面図を示すものである。図におい
て、支持基板１４は、その表面の外周部にチップ１１の
パッド１２に対向するようにバンプ１３ａが接続される
パッド２１を形成し、その裏面に回路基板１５とバンプ
１３ｂを介して接続するためのパッド２２を碁盤目状に
形成してなるものである。
ながら説明する。図１は本発明の第１の実施例における
半導体の支持基板の平面図を示すものである。図におい
て、支持基板１４は、その表面の外周部にチップ１１の
パッド１２に対向するようにバンプ１３ａが接続される
パッド２１を形成し、その裏面に回路基板１５とバンプ
１３ｂを介して接続するためのパッド２２を碁盤目状に
形成してなるものである。
【００１０】ここでパッド２１の真下にパッド２２を配
置することができないと、支持基板１４の裏面を有効に
活用することができない。図１ａに示すようにパッド２
１の真下にもパッド２２を配置するためには、そのＢ−
Ｂ断面の同図ｃに示すように、支持基板１４内にパッド
２１の導電層とパッド２２の導電層とを２層に形成し、
上下導電層間を導通させる構成にすれば良い。上下導電
層間の接続には、たとえばメッキ法のような既知の方法
で行えば良い。
置することができないと、支持基板１４の裏面を有効に
活用することができない。図１ａに示すようにパッド２
１の真下にもパッド２２を配置するためには、そのＢ−
Ｂ断面の同図ｃに示すように、支持基板１４内にパッド
２１の導電層とパッド２２の導電層とを２層に形成し、
上下導電層間を導通させる構成にすれば良い。上下導電
層間の接続には、たとえばメッキ法のような既知の方法
で行えば良い。
【００１１】また実装方法は、図１ｂに示すようにまず
バンプ１３ａの形成されたチップ１１と支持基板１４の
パッド２１を接続し、次いで、支持基板１４の裏面の碁
盤目状のパッド２２にそれぞれバンプ１３ｂを形成した
後に回路基板１５と接続する。なお、さきに述べた実装
方法以外にも、予め回路基板上１５にバンプ材料を形成
しておき、支持基板１４にチップ１１を接続したモジュ
ールを設置し、加熱によりモジュールと回路基板１５と
を接続しても良く、さらには、支持基板１４上にバンプ
１３ａ，１３ｂを形成しておき、チップ，支持基板１
４，回路基板１５をアライメント後、加熱等の方法にて
一括で接続しても良い。
バンプ１３ａの形成されたチップ１１と支持基板１４の
パッド２１を接続し、次いで、支持基板１４の裏面の碁
盤目状のパッド２２にそれぞれバンプ１３ｂを形成した
後に回路基板１５と接続する。なお、さきに述べた実装
方法以外にも、予め回路基板上１５にバンプ材料を形成
しておき、支持基板１４にチップ１１を接続したモジュ
ールを設置し、加熱によりモジュールと回路基板１５と
を接続しても良く、さらには、支持基板１４上にバンプ
１３ａ，１３ｂを形成しておき、チップ，支持基板１
４，回路基板１５をアライメント後、加熱等の方法にて
一括で接続しても良い。
【００１２】以上のように形成された支持基板１４は、
パッド２２を大きくしかも各パッド間の間隔も広くする
ことができるので、同図ｂの回路装置の断面図に示すよ
うに、パンプ１３ｂや回路基板１５のパッド１６も大き
くしかも間隔をあけて配置できる。このため、回路基板
１５と支持基板１４との位置合わせが容易になり、特
に、グリーンシート方式を用いるセラミック基板を回路
基板とした際に、焼成時のグリーンシート収縮ばらつき
による回路基板１５のパッドの位置がばらつくことを完
全にカバーでき、実装時の位置合わせによる歩留まりの
低下を極端に抑えることが可能になる。
パッド２２を大きくしかも各パッド間の間隔も広くする
ことができるので、同図ｂの回路装置の断面図に示すよ
うに、パンプ１３ｂや回路基板１５のパッド１６も大き
くしかも間隔をあけて配置できる。このため、回路基板
１５と支持基板１４との位置合わせが容易になり、特
に、グリーンシート方式を用いるセラミック基板を回路
基板とした際に、焼成時のグリーンシート収縮ばらつき
による回路基板１５のパッドの位置がばらつくことを完
全にカバーでき、実装時の位置合わせによる歩留まりの
低下を極端に抑えることが可能になる。
【００１３】また、本実施例における支持基板１４は、
通常のテープキャリア方式での実装に用いられる検査装
置及び設備が流用することができ、連続生産性を高める
ことができる。すなわち、図２に示すように、支持基板
１４を可撓性を有するテープ状のフィルム５に連続して
形成しておけば、図３に示すように、リールトウリール
といわれる連続生産が可能になる。図２において、２は
パッド２１に導通する試験用電極であり、破線３はチッ
プ１１の外形寸法である。チップ１１の実装時には、送
り穴４を設けた一定幅の連続したフィルム５を供給リー
ル６から巻き取りリール７に供給し、ワークエリアＷに
おいてチップ１１をパッド２１にバンプ１３ａを介して
接続した後、試験用電極２によりチップ１１の接続後の
試験を行う。この工程の後、良品のみを前記チップ外形
３にて打ち抜き、回路基板１５に接続する。
通常のテープキャリア方式での実装に用いられる検査装
置及び設備が流用することができ、連続生産性を高める
ことができる。すなわち、図２に示すように、支持基板
１４を可撓性を有するテープ状のフィルム５に連続して
形成しておけば、図３に示すように、リールトウリール
といわれる連続生産が可能になる。図２において、２は
パッド２１に導通する試験用電極であり、破線３はチッ
プ１１の外形寸法である。チップ１１の実装時には、送
り穴４を設けた一定幅の連続したフィルム５を供給リー
ル６から巻き取りリール７に供給し、ワークエリアＷに
おいてチップ１１をパッド２１にバンプ１３ａを介して
接続した後、試験用電極２によりチップ１１の接続後の
試験を行う。この工程の後、良品のみを前記チップ外形
３にて打ち抜き、回路基板１５に接続する。
【００１４】このように、支持基板１４と試験用電極２
とをテープ状に形成することにより、支持基板１４上に
チップ１１を接続した後にモジュールとして試験が可能
となり、インラインでの検査が容易に行えるようにな
る。これにより、回路基板１５への実装歩留まりを飛躍
的に向上させることができ、作業性の良い実装方法が得
られる。また、試験用電極２は、フィルム５の裏面また
は両面に形成しても良い。
とをテープ状に形成することにより、支持基板１４上に
チップ１１を接続した後にモジュールとして試験が可能
となり、インラインでの検査が容易に行えるようにな
る。これにより、回路基板１５への実装歩留まりを飛躍
的に向上させることができ、作業性の良い実装方法が得
られる。また、試験用電極２は、フィルム５の裏面また
は両面に形成しても良い。
【００１５】また、支持基板１４と回路基板１５の間に
は、図４に示すような支持基板１４のパッド２２と回路
基板１５のパッドと対向する位置にパッド３３を形成し
た第２の支持基板１９を介在させても良く、さらにこの
支持基板を多数用いてチップ１１と回路基板１５の間隔
を広げ、信頼性をさらに高めることもできる。
は、図４に示すような支持基板１４のパッド２２と回路
基板１５のパッドと対向する位置にパッド３３を形成し
た第２の支持基板１９を介在させても良く、さらにこの
支持基板を多数用いてチップ１１と回路基板１５の間隔
を広げ、信頼性をさらに高めることもできる。
【００１６】なお、以上の実施例において、パッドは支
持基板の裏面に碁盤目状に配置したが、支持基板の裏面
全体を有効に利用し、バンプ内に発生する応力を分散さ
せるものであれば他の配列にしても良い。
持基板の裏面に碁盤目状に配置したが、支持基板の裏面
全体を有効に利用し、バンプ内に発生する応力を分散さ
せるものであれば他の配列にしても良い。
【００１７】
【発明の効果】以上のように本発明の半導体素子の支持
基板は、回路基板とバンプを介して接続するためのパッ
ドを、支持基板の全面に分散して配置したので、回路基
板との熱膨張係数の差により生じる変形及び応力は著し
く小さくなる。このため、ヒートサイクルにおける信頼
性の高い回路装置を提供することができる。また、これ
らのパッドの大きさも従来のものに比べて大きく、しか
も間隔をあけて形成できるので、回路基板の電極位置の
ばらつきに影響されることなく実装時の位置決めを容易
に行える。また特に、支持基板は、第１の電極端子と第
２の電極端子とを別層の導電体層で形成し、第１の電極
端子と対向する裏面側の位置にも第２の電極端子を形成
する場合には、支持基板の裏面全面をより有効に利用で
きるため、回路基板と接続する突起電極をより太くした
り、互いの電極間もより広くしたりでき、ヒートサイク
ルに対する信頼性をより向上させることができる。さら
に、リールトゥリールでの連続生産も可能で、支持基板
にチップを載せた状態でチップの動作検査を行うことに
より、実装歩留まりを向上させることができる。
基板は、回路基板とバンプを介して接続するためのパッ
ドを、支持基板の全面に分散して配置したので、回路基
板との熱膨張係数の差により生じる変形及び応力は著し
く小さくなる。このため、ヒートサイクルにおける信頼
性の高い回路装置を提供することができる。また、これ
らのパッドの大きさも従来のものに比べて大きく、しか
も間隔をあけて形成できるので、回路基板の電極位置の
ばらつきに影響されることなく実装時の位置決めを容易
に行える。また特に、支持基板は、第１の電極端子と第
２の電極端子とを別層の導電体層で形成し、第１の電極
端子と対向する裏面側の位置にも第２の電極端子を形成
する場合には、支持基板の裏面全面をより有効に利用で
きるため、回路基板と接続する突起電極をより太くした
り、互いの電極間もより広くしたりでき、ヒートサイク
ルに対する信頼性をより向上させることができる。さら
に、リールトゥリールでの連続生産も可能で、支持基板
にチップを載せた状態でチップの動作検査を行うことに
より、実装歩留まりを向上させることができる。
【００１８】また、支持基板と回路基板との間に、支持
基板の電極端子または回路基板の電極端子と対向する位
置に電極端子を設けた第２の支持基板を少なくとも１枚
以上介在させて、チップと回路基板との間隔を広げるよ
うにすれば、さらに応力に対する信頼性の高い回路装置
を得ることができる。
基板の電極端子または回路基板の電極端子と対向する位
置に電極端子を設けた第２の支持基板を少なくとも１枚
以上介在させて、チップと回路基板との間隔を広げるよ
うにすれば、さらに応力に対する信頼性の高い回路装置
を得ることができる。
【図１】（ａ）本発明の第１の実施例における半導体素子の支持
基板の透視図 （ｂ）同実施例における半導体素子の支持基板を使用し
た回路装置の断面図 （ｃ）同実施例における半導体素子の支持基板の断面図
基板の透視図 （ｂ）同実施例における半導体素子の支持基板を使用し
た回路装置の断面図 （ｃ）同実施例における半導体素子の支持基板の断面図
【図２】本発明の他の実施例における半導体素子の支持
基板の平面図
基板の平面図
【図３】同実施例における生産工程説明図
【図４】その他の実施例において用いられる第２の支持
基板の断面図
基板の断面図
【図５】従来の回路装置の断面図
【図６】（ａ）従来の半導体素子の支持基板を使用した回路装置
の断面図 （ｂ）従来の半導体素子の支持基板の平面図 （ｃ）同支持基板の拡大断面図
の断面図 （ｂ）従来の半導体素子の支持基板の平面図 （ｃ）同支持基板の拡大断面図
【符号の説明】 ２ 試験用電極 ５ テープ状フィルム １１ 半導体素子 １２ 電極端子 １３ａ 突起電極 １３ｂ 突起電極 １４ 支持基板 １５ 回路基板 １６ 電極端子 １９ 第２の支持基板 ２１ 半導体素子の電極に対向した電極端子 ２２ 碁盤目状に配置した電極端子
Claims (3)
- 【請求項１】回路基板と外周部に沿って電極端子が設け
られた半導体素子との間に配置され、表面には前記半導
体素子の電極端子と対向する位置に、突起電極を介して
前記半導体素子の電極端子と接続される第１の電極端子
を形成し、裏面には前記第１の電極端子と導通し、他の
突起電極を介して前記回路基板に設けられた電極端子と
対向する位置にて接続されるよう、第２の電極端子をそ
の全面にわたって形成してなる支持基板であって、前記
第１と第２の電極端子をそれぞれ別層の導電体層で形成
するとともに、前記支持基板の外周に形成した第１の電
極端子に対向する位置にも、前記第２の電極端子を配置
したことを特徴とする半導体素子の支持基板。 - 【請求項２】回路基板と外周部に沿って電極端子が設け
られた半導体素子との間に配置され、表面には前記半導
体素子の電極端子と対向する位置に、突起電極を介して
前記半導体素子の電極端子と接続される第１の電極端子
を形成し、裏面には前記第１の電極端子と導通し、他の
突起電極を介して前記回路基板に設けられた電極端子と
対向する位置にて接続される第２の電極端子をその全面
にわたって形成してなる支持基板を、可撓性を有するテ
ープ状の基材に、第１の電極端子に接続された試験用電
極とともに連続して形成したことを特徴とする半導体素
子の支持基板。 - 【請求項３】その表面には、外周部に沿って電極端子が
設けられた半導体素子の前記電極端子と対向する位置に
第１の電極端子が配置され、その裏面には前記第１の電
極端子と導通する第２の電極端子が全面にわたって配置
された支持基板を前記半導体素子と接続し、前記支持基
板と回路基板との間に、支持基板の第２の電極端子と前
記回路基板の電極端子とに対向する位置に電極端子を設
けた第２の支持基板を少なくとも１枚以上介在させ、そ
れぞれ対向する電極端子の間を突起電極を介して接続し
てなることを特徴とする半導体素子の支持基板を使用し
た回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20921991A JP2970101B2 (ja) | 1991-08-21 | 1991-08-21 | 半導体素子の支持基板及びそれを使用した回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20921991A JP2970101B2 (ja) | 1991-08-21 | 1991-08-21 | 半導体素子の支持基板及びそれを使用した回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547955A JPH0547955A (ja) | 1993-02-26 |
| JP2970101B2 true JP2970101B2 (ja) | 1999-11-02 |
Family
ID=16569321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20921991A Expired - Fee Related JP2970101B2 (ja) | 1991-08-21 | 1991-08-21 | 半導体素子の支持基板及びそれを使用した回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970101B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169643B1 (en) | 1998-12-28 | 2007-01-30 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus |
| JP6004441B2 (ja) | 2013-11-29 | 2016-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 基板接合方法、バンプ形成方法及び半導体装置 |
-
1991
- 1991-08-21 JP JP20921991A patent/JP2970101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547955A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
| US5994768A (en) | Multi-layer lead frame | |
| US20020053727A1 (en) | Semiconductor device | |
| US6060775A (en) | Semiconductor device | |
| JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
| US20020070446A1 (en) | Semiconductor device and method for the production thereof | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| JPH0513504A (ja) | 垂直半導体相互接続方法及び構成体 | |
| JP2970101B2 (ja) | 半導体素子の支持基板及びそれを使用した回路装置 | |
| US5196992A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin | |
| JP3164391B2 (ja) | 垂直リードオンチップパッケージ | |
| EP0171783A2 (en) | Module board and module using the same and method of treating them | |
| JP3096226B2 (ja) | 半導体装置の製造方法 | |
| US20010050418A1 (en) | Semiconductor device with semiconductor chip on flexible tape | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH03192742A (ja) | 電気回路部品の接続方法 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| CN100369241C (zh) | 四方扁平无接脚型态的晶片封装结构及其工艺 | |
| JPS63117437A (ja) | 半導体チツプ | |
| WO1992011743A2 (en) | An interconnect structure for connecting electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |