JP4767160B2 - チップ部品の搭載方法 - Google Patents

チップ部品の搭載方法 Download PDF

Info

Publication number
JP4767160B2
JP4767160B2 JP2006346989A JP2006346989A JP4767160B2 JP 4767160 B2 JP4767160 B2 JP 4767160B2 JP 2006346989 A JP2006346989 A JP 2006346989A JP 2006346989 A JP2006346989 A JP 2006346989A JP 4767160 B2 JP4767160 B2 JP 4767160B2
Authority
JP
Japan
Prior art keywords
chip component
solder
conductor film
component mounting
chip part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006346989A
Other languages
English (en)
Other versions
JP2008159830A (ja
Inventor
国英 岩元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006346989A priority Critical patent/JP4767160B2/ja
Publication of JP2008159830A publication Critical patent/JP2008159830A/ja
Application granted granted Critical
Publication of JP4767160B2 publication Critical patent/JP4767160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83143Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は半導体素子等のチップ部品を回路基板等のチップ部品支持体上に半田を用いて搭載するチップ部品の搭載方法に関するものである。
従来から、多くの機器や装置に回路装置が組み込まれている。その回路装置の中に、チップ部品をチップ部品支持体上に半田などを用いて搭載したものがある。回路部品としては例えば半導体素子が用いられ、チップ部品支持体としては例えばセラミック基板にチップ部品搭載用導体膜が形成された回路基板が用いられる。このような回路装置は、半導体部品に形成されている回路配線が回路基板の回路配線と電気的に接続されるようになっており、この構成により所定の機能が働くようになっている。
上記回路装置は次のような従来のチップ部品の搭載方法により製造される。先ず、セラミックス基板に形成されたチップ部品搭載用導体膜の上面に半田ペーストを塗布し、しかる後に半導体素子をチップ部品搭載用導体膜に半田ペーストを介して載せるように回路基板上に配置する。そして、半田ペーストを加熱してフラックスを液化させてチップ部品搭載用導体膜の表面の半田濡れ性を高めるとともに半田を溶融させ、しかる後に半田を冷却して固化させることにより回路基板と半導体素子とが機械的に接合されるとともに、回路基板の回路配線と半導体部品の回路配線とが電気的に接続される。
従来、半田ペーストの溶融と固化を行なう過程で、半田ペーストの表面の大部分をチップ部品が覆っているために、半田ペースト内のフラックスを含む有機成分のうち気化する成分が放出されずに残り、残った気体が固化した半田の内部にボイドを形成するという問題点があった。ボイドが内部に多く存在している半田は、強度が弱く、また、ボイドを起点とするクラックが発生しやすいので、信頼性が低い。さらに、半田の密度が低くなることから、半導体素子のように発熱するようなチップ部品を採用している場合には、半田がチップ部品に発生した熱を吸収性しにくくなるので、チップ部品の性能を低下させることになる。
このような問題点に対し、例えば、半導体素子をチップ部品搭載用導体膜に載せる際に、半田ペーストとこの半田ペーストよりも融点が高くて厚みが厚い半田部材とを介しておくことにより、厚みが厚い半田部材によってチップ部品と半田ペーストの表面との間に隙間が形成され、半田ペーストの表面から半田ペーストのフラックスを含む有機成分のうち気化する成分を充分に放出させ、固化した後の半田をボイドが少なくなるように形成していた(例えば、特許文献1を参照。)。
特開平8−293670号公報
しかしながら、このような搭載方法を採用した場合には、固化した半田は、種類の異なる半田を溶融して固化させたものであるために場所によって熱膨張係数が異なっており、そのため温度サイクルにより劣化しやすく、製品寿命が短くなるおそれがあった。
また、導体膜上に載せる工程が、2種類の半田のそれぞれについて別々に必要なので、工数が多いチップ部品の搭載方法になるという問題点もある。
本発明は上記のような従来のチップ部品の搭載方法における問題点に鑑み案出されたものであり、その目的は、半田の内部のボイドを少なくしたチップ部品の搭載方法を提供することにある。
本発明のチップ部品の搭載方法は、下面に導体膜が形成された四角形状のチップ部品を準備するとともに、前記チップ部品を搭載し固定する四角形状の固定領域および該固定領域の一辺の両端からそれぞれ引き出されたガイド領域を有するチップ部品搭載用導体膜が上面に形成された支持基体を準備する第1工程と、前記チップ部品搭載用導体膜の上面に半田を配置する第2工程と、前記チップ部品を、下面の一辺側の両端を前記チップ部品搭載用導体膜の前記ガイド領域に前記半田を介して載せるように前記支持基体上に配置する第3工程と、前記半田を加熱して溶融させて溶融した前記半田によって前記チップ部品を前記チップ部品搭載用導体膜の前記ガイド領域から前記固定領域上に移動させ、しかる後に、前記半田を冷却して固化させて前記チップ部品搭載用導体膜上に前記チップ部品を接合する第4工程とを含むものである。
本発明のチップ部品の搭載方法によれば、チップ部品を搭載するチップ部品搭載用導体膜は、固定領域の一辺の両端からそれぞれ引き出されたガイド領域を有する構成とした。そして、チップ部品を、下面の一辺側の両端をチップ部品搭載用導体膜のガイド領域に半田を介して載せるように支持基体上に配置することとした。このようにしておいて半田を加熱すると、半田が溶融する前は、チップ部品が固定領域には配置されておらず、遮るものがないので、チップ部品搭載用導体膜の上面に配置した半田の内部に含まれるフラックス等の有機成分が気化すると、容易に半田の外へ放出されることになる。半田が溶融し始める頃には、有機成分のうち気化する成分の多くが半田の外へ放出されている。そして、半田が溶融すると、チップ部品の下面の導体膜と支持基体上のチップ部品搭載用導体膜との間で溶融した半田の強い表面張力による引っ張り合いが生じる。このとき、チップ部品搭載用導体膜において、ガイド領域は、固定領域の一辺の両端からそれぞれ引き出された面積の小さな領域であるため、固定領域と比較して溶融した半田の表面張力による引っ張り力が小さい。従って、半田が溶融するとチップ部品はチップ部品搭載用導体膜のガイド領域を通過して固定領域上に移動することとなる。このように、本発明のチップ部品の搭載方法によれば、半田が溶融と固化を行なう過程で半田の内部の気化する成分が充分に放出されるので、固化した後の半田の内部のボイドを少なくしたチップ部品の搭載方法とすることができる。
以下に、本発明のチップ部品の搭載方法およびチップ部品支持体について添付図面を参照しつつ詳細に説明する。
図1(a)〜(d)は本発明のチップ部品の搭載方法の実施の形態の一例を説明するための平面図であり、図2(a)は図1(a)のA−A’線断面図であり、図2(b)は図1(b)のB−B’線断面図であり、図2(c)は図1(c)のC−C’線断面図であり、図2(d)は図1(d)のD−D’線断面図である。同図において、1はチップ部品、2は支持基体、3はチップ部品搭載用導体膜、4は半田である。
チップ部品1は、例えば上面に能動回路パターンが形成されたシリコン半導体基板等の半導体回路素子である。下面にはAu等の導体膜が蒸着等により全面に形成されている。
支持基体2は、例えば絶縁基板であり、絶縁体の材料としては窒化珪素・アルミナ・ムライト・ガラスセラミックス等のセラミックス材料や、エポキシ・ポリアミド等の有機樹脂材料が用いられる。
支持基体2の上面に形成されたチップ部品搭載用導体膜3は、例えば銅を主成分とするメタライズ膜の表面にニッケル層および金層を形成したものである。
チップ部品搭載用導体膜3の上面に配置した半田4は、錫・銀・銅を主成分とする鉛フリーのクリーム半田である。クリーム半田には、金属成分以外にロジンまたはパラフィン中にアミンおよびハロゲン化合物を分散させてなるフラックスが含まれており、このようなフラックスをIPA(イソプロピルアルコール)等の有機成分に溶解させてクリーム半田中に分散させている。
本発明のチップ部品の搭載方法は以下のように行なわれる。
(第1工程)先ず、チップ部品1とチップ部品搭載用導体膜3が上面に形成された支持基体2とを準備する。チップ部品1は、複数の半導体回路素子領域が縦横の並びに配置してなるウエハをダイシングカットすることにより、四角形状の半導体回路素子として得ることができる。支持基体2としては窒化珪素基板を用いる。チップ部品搭載用導体膜3は、銅導体を焼き付けたメタライズ膜の表面に先ずニッケル層をメッキにより形成し、さらにその表面に金層をメッキにより形成したものを用いる。
本発明のチップ部品の搭載方法においては、チップ部品搭載用導体膜3に特徴がある。具体的には、図1(a)に示すように、チップ部品搭載用導体膜3は、チップ部品1を搭載し固定する四角形状の固定領域3aおよび固定領域3aの一辺の両端からそれぞれ引き出されたガイド領域3bを有する構成とする。固定領域3は、チップ部品1の下面の形状に合わせた形状をしており、チップ部品1の下面と同等か少し広い面積とする。ガイド領域3bは、引き出された長さLは0.3〜1.0mmとし、引き出された幅Wは0.3mm以上で且つチップ部品1の寸法Xに対し1/3の寸法以下とする。
(第2工程)次に、図1(b)および図2(b)に示すように、チップ部品搭載用導体膜3の上面に半田4を配置する。半田4は、材料として、錫・銀・銅の金属成分と、アミン、ハロゲン化物、ロジン、IPAを含む有機成分とを含む半田ペーストとする。そして、チップ部品搭載用導体膜3よりも少し小さめに開口部が形成されたメタルマスクを準備して、チップ部品搭載用導体膜3に、メタルマスクの開口部の位置を合わせて半田ペーストをスクリーン印刷することにより、この半田パターンの形状・厚みに応じた半田ペーストから成る半田4を、チップ部品搭載用導体膜3の上面に配置する。
(第3工程)次に、図1(c)および図2(c)に示すように、チップ部品1を、下面の一辺側の両端をチップ部品搭載用導体膜3のガイド領域3bに半田4を介して載せるように支持基体2上に配置する。このとき、チップ部品1はガイド領域3b上の半田4の粘着力によって仮固定される。また、チップ部品搭載用導体膜3の固定領域3a上にはチップ部品1を配置しないように注意する。
(第4工程)そして、半田4を加熱して溶融させる。半田4を加熱すると、先ず、半田4に含まれるアミン、ハロゲン化物等の活性化物がチップ部品搭載用導体膜3の表面の酸化皮膜を破壊し、溶融したロジンが露出したチップ部品搭載用導体膜3の金属面を覆っていく。次に、半田4に含まれる錫・銀・銅が溶融して、ロジンを押しのけながらチップ部品搭載用導体膜3の表面の隅々に行き渡ろうとする。
第3工程のようにしておいて半田4を加熱すると、半田4が溶融する前は、チップ部品1が固定領域3aには配置されておらず、遮るものがないので、チップ部品搭載用導体膜3の上面に配置した半田4の内部に含まれるフラックス等の有機成分が気化すると、容易に半田4の外へ放出されることになる。半田4が溶融し始める頃には、有機成分のうち気化する成分の多くが半田4の外へ放出される。そして半田4が溶融すると、チップ部品1の下面の導体膜と支持基体2上のチップ部品搭載用導体膜3との間で溶融した半田4の強い表面張力による引っ張り合いが生じる。このとき、チップ部品搭載用導体膜3において、ガイド領域3bは、固定領域3aの一辺の両端からそれぞれ引き出された面積の小さな領域であるため、固定領域3aと比較して溶融した半田4の表面張力による引っ張り力が小さい。従って、図1(d)および図2(d)に示すように、半田4が溶融するとチップ部品1はチップ部品搭載用導体膜3のガイド領域3bを通過して固定領域3a上に移動することとなる。
また、チップ部品1の下面の導体膜のうち半田4と接触している領域は、面積としてはかなり小さなものであり、半田4の金属成分が溶融する前にフラックスがチップ部品1の下面の導体膜には濡れ広がりにくいので、チップ部品搭載用導体膜3の半田濡れ性を損なうことが少なく、チップ部品1のガイド領域3b上から固定領域3a上への移動がスムーズに行なわれる。
以上のように、溶融した半田4によってチップ部品1をチップ部品搭載用導体膜3のガイド領域3bから固定領域3a上に移動させ、しかる後に、半田4を冷却して固化させてチップ部品搭載用導体膜3上にチップ部品1を接合する。
ところで、本発明のチップ部品の搭載方法を用いると、半田4が溶融した後にチップ部品1がチップ部品搭載用導体膜3の上をガイド領域3bから固定領域3aへと大きく移動するので、溶融した半田4は、チップ部品1によって均されることになるので、搭載後の半田4は全体的に厚みが均一になりやすく、搭載されたチップ部品1の傾きを小さくすることができる。例えば、チップ部品1を搭載した後にチップ部品1と支持基体2との間でワイヤーボンディングを行なう場合、チップ部品1の傾きが小さくなることにより、ワイヤーボンディング装置のキャピラリーの先端部分がチップ部品1に全体的に接触しやすくなるので、チップ部品1と支持基体2に形成された回路配線との電気的な接続が良好に行なわれる。
本発明のチップ部品の搭載方法を採用して、寸法が35×35×1.0mmの窒化珪素からなる支持基体2の上面に、寸法が5.5×5.5mmの固定領域3aおよび固定領域3aの一辺の両端から引き出された寸法が0.5×0.5mmのガイド領域3bを有するチップ部品搭載用導体膜3を形成し、ガイド領域3bに、錫・銀・銅を主成分とする厚みが0.15mmの半田4を介して、寸法が5×5×0.3mmのシリコン単結晶基板から成る半導体素子としてのチップ部品1を搭載した。本発明のチップ部品の搭載方法を採用したものについて6個のサンプルを作製し、半田4の断面積におけるボイドの面積比率を測定してみると、6個のサンプルのいずれも3%以下であった。また、チップ部品1の傾き角を測定してみると、6個のサンプルのいずれも1°以下であった。
比較例として、ガイド領域3bを有しないチップ部品搭載用導体膜3が上面に形成された支持基体2を準備し、チップ部品1を、チップ部品搭載用導体膜3の固定領域3aに半田4を介して載せるように支持基体2上に配置し、半田4を加熱して溶融させ、しかる後に、半田4を冷却して固化させてチップ部品搭載用導体膜3上にチップ部品1を接合したものについて6個のサンプルを作製した。この比較例について半田4の断面積におけるボイドの面積比率を測定してみると、6個のサンプルのいずれも35%以上であった。また、チップ部品1の傾き角を測定してみると、6個のサンプルのうち4個が1°を超えていた。なお、径が100μm以下のワイヤーを用いてワイヤーボンディングする場合は、チップ部品1の傾きが1°を超えると、接合不良の発生が顕著に増加する。
このように、本発明のチップ部品の搭載方法によれば、半田4の溶融と固化を行なう過程で半田4の内部から気化する成分が充分に放出されて、固化した後の半田4の内部のボイドを少なくしたチップ部品の搭載方法とすることができる。
支持基体2の上面にチップ部品搭載用導体膜3が形成されたチップ部品支持体は、例えば、他に配線や電極パッドが形成された回路基板である。チップ部品支持体がこのような回路基板である場合は、上面にチップ部品1が搭載され、チップ部品1に形成されている回路配線が回路基板の回路配線と電気的に接続されることにより回路装置が構成され、所定の機能が働くようになる。
また、本発明のチップ部品支持体によれば、支持基体2の上面に、四角形状の固定領域3aおよび該固定領域3aの一辺の両端からそれぞれ引き出されたガイド領域3bを有するチップ部品搭載用導体膜3が形成されていることから、チップ部品搭載用導体膜3上にチップ部品1を半田4を介して配置したときに位置がずれていても、両ガイド領域3b上の融解した半田4の表面張力が両側から引っ張って自動的にチップ部品1の位置を合わせるので、チップ部品1を支持基体2上のチップ部品搭載用導体膜3の固定領域3aの上面に精度良く搭載することができる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更や改良等が可能である。
例えば、上述した本発明のチップ部品の搭載方法の一例においては、図1(a)〜(d)に示すように、チップ部品搭載用導体膜3のガイド領域3bは四角形状をしているが、これに限定されるものではなく、例えば、図3(a)に平面図で示すような三角形状としてもよく、図3(b)に平面図で示すような半円形状としてもよい。
(a)〜(d)は、本発明のチップ部品の搭載方法の実施の形態の一例を説明するための平面図である。 (a)は図1(a)のA−A’線断面図であり、(b)は図1(b)のB−B’線断面図であり、(c)は図1(c)のC−C’線断面図であり、(d)は図1(d)のD−D’線断面図である。 (a)および(b)は、本発明のチップ部品の搭載方法の実施の形態の他の例を示す、チップ部品搭載用導体膜の平面図である。
符号の説明
1・・・チップ部品
2・・・支持基体
3・・・チップ部品搭載用導体膜
3a・・・固定領域
3b・・・ガイド領域
4・・・半田

Claims (1)

  1. 下面に導体膜が形成された四角形状のチップ部品を準備するとともに、前記チップ部品を搭載し固定する四角形状の固定領域および該固定領域の一辺の両端からそれぞれ引き出されたガイド領域を有するチップ部品搭載用導体膜が上面に形成された支持基体を準備する第1工程と、
    前記チップ部品搭載用導体膜の上面に半田を配置する第2工程と、
    前記チップ部品を、下面の一辺側の両端を前記チップ部品搭載用導体膜の前記ガイド領域に前記半田を介して載せるように前記支持基体上に配置する第3工程と、
    前記半田を加熱して溶融させて溶融した前記半田によって前記チップ部品を前記チップ部品搭載用導体膜の前記ガイド領域から前記固定領域上に移動させ、しかる後に、前記半田を冷却して固化させて前記チップ部品搭載用導体膜上に前記チップ部品を接合する第4工程とを含むチップ部品の搭載方法。
JP2006346989A 2006-12-25 2006-12-25 チップ部品の搭載方法 Expired - Fee Related JP4767160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006346989A JP4767160B2 (ja) 2006-12-25 2006-12-25 チップ部品の搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006346989A JP4767160B2 (ja) 2006-12-25 2006-12-25 チップ部品の搭載方法

Publications (2)

Publication Number Publication Date
JP2008159830A JP2008159830A (ja) 2008-07-10
JP4767160B2 true JP4767160B2 (ja) 2011-09-07

Family

ID=39660414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346989A Expired - Fee Related JP4767160B2 (ja) 2006-12-25 2006-12-25 チップ部品の搭載方法

Country Status (1)

Country Link
JP (1) JP4767160B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110170B2 (ja) * 1992-09-02 2000-11-20 第一高周波工業株式会社 板状体のろう接方法
JP2002223062A (ja) * 2001-01-26 2002-08-09 Toyo Commun Equip Co Ltd プリント配線基板のパッド形状
JP2003151998A (ja) * 2001-11-16 2003-05-23 Denso Corp 半導体装置の製造方法
JP4747281B2 (ja) * 2006-03-29 2011-08-17 三菱マテリアル株式会社 Au−Sn合金はんだペーストを用いた基板と素子の接合方法

Also Published As

Publication number Publication date
JP2008159830A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
US6596634B2 (en) Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
KR100443023B1 (ko) 반도체 장치 및 반도체 모듈
JP5363789B2 (ja) 光半導体装置
JP6206494B2 (ja) 半導体装置
JPH0810716B2 (ja) 電子パッケージ
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP4994173B2 (ja) 電子部品
JP2004140195A (ja) 半導体装置及びその製造方法
JP4767160B2 (ja) チップ部品の搭載方法
KR100715410B1 (ko) 혼성 집적 회로
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2001102477A (ja) 回路搭載用支持板の製造方法及び回路搭載用支持基板及び電子部品
JP2005051128A (ja) 半導体チップ及びその製造方法、並びに半導体装置の製造方法
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JPH10112514A (ja) 半導体装置及びその製造方法
JPH05175380A (ja) 混成集積回路及びその製造方法
JP2010177381A (ja) 突起電極の形成方法及び形成装置
JP2019046840A (ja) 半導体装置の製造方法
JP2004186250A (ja) プリント配線板
JP2004007021A (ja) 半導体装置およびその製造方法
JP2005353962A (ja) チップ部品の実装方法
JP2006108409A (ja) 半導体装置及び半導体装置の製造方法
JP2008282946A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees